JPS60200545A - 実装基板 - Google Patents
実装基板Info
- Publication number
- JPS60200545A JPS60200545A JP5602084A JP5602084A JPS60200545A JP S60200545 A JPS60200545 A JP S60200545A JP 5602084 A JP5602084 A JP 5602084A JP 5602084 A JP5602084 A JP 5602084A JP S60200545 A JPS60200545 A JP S60200545A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- thermal conductivity
- aluminum
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、電子素子実装基板に適用して有効な技術に関
するものであり、特に、半導体装置のパッケージに適用
して有効な技術に関するものである。
するものであり、特に、半導体装置のパッケージに適用
して有効な技術に関するものである。
近年、セラミックボード等のメモリモジュールボードの
開発が盛んになって来ている。セラミックボードは信頼
性番３ついては極めて良好であるが、高価であり、特に
多ピンになるとその加工費が増大し、更に高価となる。
開発が盛んになって来ている。セラミックボードは信頼
性番３ついては極めて良好であるが、高価であり、特に
多ピンになるとその加工費が増大し、更に高価となる。
また、重旦が大きく、かつ、割れ易いという問題がある
。そこで、低価なプリント基板（ＰＣＢ）が考えられる
が、セラミックリードレスチップキャリヤ（１，ＣＣ）
を塔載する場合、ＰＣＢとの熱膨張係数が異なるため半
田接合部に温度サイクル等による劣下が経時的に発生し
、装置の信頼度が低減するため、高密度実装用メモリモ
ジュールボードとしてはほとんど採用されていない。
。そこで、低価なプリント基板（ＰＣＢ）が考えられる
が、セラミックリードレスチップキャリヤ（１，ＣＣ）
を塔載する場合、ＰＣＢとの熱膨張係数が異なるため半
田接合部に温度サイクル等による劣下が経時的に発生し
、装置の信頼度が低減するため、高密度実装用メモリモ
ジュールボードとしてはほとんど採用されていない。
本発明の目的は、軽量で放熱性がよく、かつ、信頼度の
低減を防止した安価な電子素子実装裁板を提供すること
にある。
低減を防止した安価な電子素子実装裁板を提供すること
にある。
本願の前記ならびにその他の目的と新規な特徴は、本明
細書の記述及び添イ１図面によって明らかになるであろ
う。
細書の記述及び添イ１図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
ずなわち、４２アロイ月の表面に銅等の熱伝導性の良好
な金属層を形成した平板」二に絶縁層を介して配線パタ
ーン又は多層配線構成パターンを基板部と一体に構成す
ることにより、軽量で放熱性がよく、かつ、信頼度の低
減を防止した安価な電子素子実装基板を得ることである
。
な金属層を形成した平板」二に絶縁層を介して配線パタ
ーン又は多層配線構成パターンを基板部と一体に構成す
ることにより、軽量で放熱性がよく、かつ、信頼度の低
減を防止した安価な電子素子実装基板を得ることである
。
以下、本発明の構成について、実施例とともに説明する
。
。
〔実施例１〕
第１図は、本発明の電子素子実装基板の実施例１の構成
を示す斜視図、第２図は、第１図のＩ−Ｉ切断線におけ
る断面図である。
を示す斜視図、第２図は、第１図のＩ−Ｉ切断線におけ
る断面図である。
第１図及び第２図において、ｌはシリコンに近い熱膨張
係数を有する４２７０イ（４２％Ｎ１−Ｆ ｅ合金）か
らなる平板、２Ａ、２Ｂは４２７０イ平板１の表面に薄
いクラッド（Ｃ１ａｄ）された銅又はアルミニウム等の
熱伝導性の良好な金属層、３は金属層２Ａの表面に設け
られたアルミナ等からなる絶縁層、４は絶縁層３の上面
に配設された配線パターンであり、リード部４Ａも一体
に形成しである。５は半導体素子ペレット、６はボンデ
ィングワイヤである。
係数を有する４２７０イ（４２％Ｎ１−Ｆ ｅ合金）か
らなる平板、２Ａ、２Ｂは４２７０イ平板１の表面に薄
いクラッド（Ｃ１ａｄ）された銅又はアルミニウム等の
熱伝導性の良好な金属層、３は金属層２Ａの表面に設け
られたアルミナ等からなる絶縁層、４は絶縁層３の上面
に配設された配線パターンであり、リード部４Ａも一体
に形成しである。５は半導体素子ペレット、６はボンデ
ィングワイヤである。
熱膨張係数の大きい銅又はアルミニウム層が薄く、基板
の大部分をシリコンに近い熱膨張係数を持つ厚いＮ ｉ
−Ｆ ｅ合金で構成しているので、基板の熱膨張係数
を全体としてシリコンに近いものにできる。
の大部分をシリコンに近い熱膨張係数を持つ厚いＮ ｉ
−Ｆ ｅ合金で構成しているので、基板の熱膨張係数
を全体としてシリコンに近いものにできる。
なお、これにより、半導体ペレットを基板に固着する手
段として、金−シリコンゴム等を用いることが可能とな
るが、ストレスを吸収するシリコンゴム等の弾性材料、
熱伝導率も良くスー１ヘレスを吸収する銀（Ａｇ）入す
エポキシ系又はポリイミド系樹脂を用いることが望まし
い。
段として、金−シリコンゴム等を用いることが可能とな
るが、ストレスを吸収するシリコンゴム等の弾性材料、
熱伝導率も良くスー１ヘレスを吸収する銀（Ａｇ）入す
エポキシ系又はポリイミド系樹脂を用いることが望まし
い。
第１図及び第２図に示す基板に、低融点がガラス等を封
止材として用いてアルミナセラミック等のキャップを接
着すれば、半導体装置として構成することができる。
止材として用いてアルミナセラミック等のキャップを接
着すれば、半導体装置として構成することができる。
キャップは基板と同一材料であってもよい。
次に、本実施例１の電子素子実装基板（以下。
基板という）の製造方法を説明する。
第３図及び第４図は、本実施例１の基板の製造方法を説
明するための図であり、第３図はその平面図、第４図は
第３図のＩＩＩ−Ｉｌｌ切断線における断面図である。
明するための図であり、第３図はその平面図、第４図は
第３図のＩＩＩ−Ｉｌｌ切断線における断面図である。
まず、第３図及び第４図に示すように、４２７０イから
なる平板ｌの表裏両面に銅（Ｃｕ）又はアルミニウム（
ＡＱ）等の熱伝導性の良好な金属層２Ａ、２Ｂをクラッ
ドして基板素材を製作する。
なる平板ｌの表裏両面に銅（Ｃｕ）又はアルミニウム（
ＡＱ）等の熱伝導性の良好な金属層２Ａ、２Ｂをクラッ
ドして基板素材を製作する。
この基板素材の金属層２Ａの上にアルミナ（ＡＱ２０３
）等からなる絶縁層３を蒸着等により形成し、その絶縁
層３の上面にアルミニウム（ＡＱ）等からなるリード部
４Ａも含む配線パターン４を蒸着等により形成する。
）等からなる絶縁層３を蒸着等により形成し、その絶縁
層３の上面にアルミニウム（ＡＱ）等からなるリード部
４Ａも含む配線パターン４を蒸着等により形成する。
次に、第：３回の一点鎖線で示すように、前記配線パタ
ーン４のリード部４Ａの周辺に、プレス加工及びＩＪ抜
き加」ニして、第３図の斜線を施した部分を除去し・て
リードを形成する。この打抜かれたり−トを所定の形状
に折り曲げて本実施例１の基（及が完成する。
ーン４のリード部４Ａの周辺に、プレス加工及びＩＪ抜
き加」ニして、第３図の斜線を施した部分を除去し・て
リードを形成する。この打抜かれたり−トを所定の形状
に折り曲げて本実施例１の基（及が完成する。
このように、基板本体とリードを一体に形成できる構造
とすることにより加工が極めて容易に多量生産でき、か
つ、基板の材料が安価なもので構成されているため、コ
ストを低減することができる。
とすることにより加工が極めて容易に多量生産でき、か
つ、基板の材料が安価なもので構成されているため、コ
ストを低減することができる。
また、前記基板及びリードは薄く（例えば、０゜２５ｍ
ｍ程度）形成することにより、基板全体を軽くすること
ができる。
ｍ程度）形成することにより、基板全体を軽くすること
ができる。
また、前記基板のすべての部分に、熱伝導のよい銅等が
含まれているため、熱放散が極めて良好である。また、
基板の熱膨張係数が半導体素子等の熱膨張係数に近いた
め熱サイクルをかけても応力が半導体素子等にかからな
い。
含まれているため、熱放散が極めて良好である。また、
基板の熱膨張係数が半導体素子等の熱膨張係数に近いた
め熱サイクルをかけても応力が半導体素子等にかからな
い。
〔実施例２〕
第５図及び第６図は、本発明の基板の実施例２の構成を
示す図であり、第５図はその平面図、第６図は第５図の
■−■切断図である。
示す図であり、第５図はその平面図、第６図は第５図の
■−■切断図である。
本実施例２は、前記実施例１の基板上の配線パターンを
多層配線構造とし、リードの配線は単層としたものであ
る。
多層配線構造とし、リードの配線は単層としたものであ
る。
前記多層配線の構成は、実施例に示した方法を繰り返す
ことによって形成される。
ことによって形成される。
このように基板上の配線を多層配線構造とすることによ
り大型の半導体ペレットを複数個塔載することかｕＪ能
であり、多用途に適用できる。
り大型の半導体ペレットを複数個塔載することかｕＪ能
であり、多用途に適用できる。
（１）基板の素材を４２７０イ平板の少なくとも一面に
熱伝導性の良好な金属層を形成したものとしたので、放
熱性を向上させることができる。
熱伝導性の良好な金属層を形成したものとしたので、放
熱性を向上させることができる。
（２）基板本体及びリードを薄く形成することが可能で
あるため基板全体を軽量化することができる。
あるため基板全体を軽量化することができる。
（３）前記基板本体が半導体素子等の熱膨張係数に近い
物質で構成されているため熱サイクルによる応力が低減
される。これにより信頼性の低減を防止することができ
る。
物質で構成されているため熱サイクルによる応力が低減
される。これにより信頼性の低減を防止することができ
る。
（４）素材がすべて安価なもので構成されており、かつ
、打抜き加工で基板本体とリードが一体に形成されるた
め、コスＩ・の低減ができる。
、打抜き加工で基板本体とリードが一体に形成されるた
め、コスＩ・の低減ができる。
（５）多層配線構造の基板が容易に得られ、多用途に適
用できる。例えば、半導体装置に適用した場合極めて有
効である。
用できる。例えば、半導体装置に適用した場合極めて有
効である。
（６）前記（１）乃至（４）により熱伝導（放熱性）が
良く、熱ストレスによる信頼性の低下のない半導体装置
を安価に製造できる。
良く、熱ストレスによる信頼性の低下のない半導体装置
を安価に製造できる。
以上本発明を実施例にもとづき具体的に説明したが、本
発明は前記実施例に限定されるものでなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
発明は前記実施例に限定されるものでなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
第１図は、本発明の基板の実施例１の構成を示す斜視図
、 第２図は、第１図の１−１切断線における断面図、 第３図及び第４図は、実施例１の基板の製造方法を説明
するための図であり、第３図は、その平面図、第４図は
、第３図のＩｌｌ −ＩＩＩ切断線における断面図、
、 第２図は、第１図の１−１切断線における断面図、 第３図及び第４図は、実施例１の基板の製造方法を説明
するための図であり、第３図は、その平面図、第４図は
、第３図のＩｌｌ −ＩＩＩ切断線における断面図、
Claims (1)
- 【特許請求の範囲】 １、その表面に熱伝導性の良好な金属層を形成した平板
上に、絶Ｍ層を介して配線パターンとり一トを基板部と
一体に構成したことを特徴とする電子素子実装基板。 ２、前記配線パターンを多層配線構成としたことを特徴
とする特許請求の範囲第１項記載の電子素子実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5602084A JPS60200545A (ja) | 1984-03-26 | 1984-03-26 | 実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5602084A JPS60200545A (ja) | 1984-03-26 | 1984-03-26 | 実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60200545A true JPS60200545A (ja) | 1985-10-11 |
Family
ID=13015378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5602084A Pending JPS60200545A (ja) | 1984-03-26 | 1984-03-26 | 実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200545A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01316966A (ja) * | 1988-06-16 | 1989-12-21 | Hitachi Metals Ltd | Ｉｃリード部材 |
| KR100660126B1 (ko) | 2004-06-24 | 2006-12-21 | 주식회사에스엘디 | 방열판 구조를 가진 회로 기판 |
| KR100870095B1 (ko) * | 2007-03-16 | 2008-11-25 | 주식회사에스엘디 | 방열 특성이 우수한 회로 기판 및 회로 기판을 이용한 발광모듈 |
-
1984
- 1984-03-26 JP JP5602084A patent/JPS60200545A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01316966A (ja) * | 1988-06-16 | 1989-12-21 | Hitachi Metals Ltd | Ｉｃリード部材 |
| KR100660126B1 (ko) | 2004-06-24 | 2006-12-21 | 주식회사에스엘디 | 방열판 구조를 가진 회로 기판 |
| KR100870095B1 (ko) * | 2007-03-16 | 2008-11-25 | 주식회사에스엘디 | 방열 특성이 우수한 회로 기판 및 회로 기판을 이용한 발광모듈 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| JP3879033B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
| KR100606295B1 (ko) | 회로 모듈 | |
| JPS60200545A (ja) | 実装基板 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPS60254646A (ja) | 半導体装置 | |
| JPS6120760Y2 (ja) | ||
| JPH01302757A (ja) | 基板集合シート | |
| US8531022B2 (en) | Routable array metal integrated circuit package | |
| JPH06216492A (ja) | 電子装置 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPS6211014Y2 (ja) | ||
| JP2970595B2 (ja) | Ｂｇａ型半導体装置 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPS6016447A (ja) | 小型電子部品の実装構造 | |
| KR100533762B1 (ko) | 반도체패키지 | |
| JPH0320067B2 (ja) |