JPS6016449A - 小型電子部品 - Google Patents
小型電子部品Info
- Publication number
- JPS6016449A JPS6016449A JP59129335A JP12933584A JPS6016449A JP S6016449 A JPS6016449 A JP S6016449A JP 59129335 A JP59129335 A JP 59129335A JP 12933584 A JP12933584 A JP 12933584A JP S6016449 A JPS6016449 A JP S6016449A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package
- ceramic package
- electronic component
- bent inward
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67138—Apparatus for wiring semiconductor or solid state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は小型電子装置を内蔵しプリント配線基板へ取
付けるためのパッケージ（小型電子部品）に関するもの
で、主としてＩＣ，ＬＳＩ用の小型セラミックパッケー
ジを対象とスル。
付けるためのパッケージ（小型電子部品）に関するもの
で、主としてＩＣ，ＬＳＩ用の小型セラミックパッケー
ジを対象とスル。
従来よりＩＣ，ＬＳＩ等の実装方式として、（１）リー
ドコネクション及び（２）リードレスコネクション（半
田フェースダウンコネクション）等がよく知られている
。
ドコネクション及び（２）リードレスコネクション（半
田フェースダウンコネクション）等がよく知られている
。
上記（］）は第４図（ａ）を参照し、ｉＣ，ＬＳ’Ｉパ
ッケージ１の下面より横方向に延びるリード５をプリン
ト基板７等の配線８に半田付けするもので、この場合リ
ード部分の実装密度が低下する欠点があり、又同図（ｂ
）を参照し、Ｉ Ｃ、、Ｌ Ｓ Ｉパンケージ１下面よ
り縦方向へ折曲って延びるリード線５をプリント基板７
等の配線上のスルーホール１１へ半田付けするもので、
この場合（ａ）より実装密度は上るがスルーホールのピ
ッチＬをパッケージの幅Ｗより大きくとる必要があり、
例えば１．５鶴以下とすることは困難である。
ッケージ１の下面より横方向に延びるリード５をプリン
ト基板７等の配線８に半田付けするもので、この場合リ
ード部分の実装密度が低下する欠点があり、又同図（ｂ
）を参照し、Ｉ Ｃ、、Ｌ Ｓ Ｉパンケージ１下面よ
り縦方向へ折曲って延びるリード線５をプリント基板７
等の配線上のスルーホール１１へ半田付けするもので、
この場合（ａ）より実装密度は上るがスルーホールのピ
ッチＬをパッケージの幅Ｗより大きくとる必要があり、
例えば１．５鶴以下とすることは困難である。
上記（２）は第４図（Ｃ）を参照し、ＩＣ，ＬＳＩのパ
ッケージ主面に接続端子１２を設けておき、基板７上の
配線８に対向させて半田層９を介して直接に溶着するも
のであり、この場合は実装密度は最小とし得るが、熱的
整合の関係からＩＣパッケージと同じ膨張率をもつ基板
であることが必要である。すなわち、パッケージがセラ
ミック、ガラスであれば、基板はそれに対応しセラミッ
ク、ガラスを材料とするものでなければならない。
ッケージ主面に接続端子１２を設けておき、基板７上の
配線８に対向させて半田層９を介して直接に溶着するも
のであり、この場合は実装密度は最小とし得るが、熱的
整合の関係からＩＣパッケージと同じ膨張率をもつ基板
であることが必要である。すなわち、パッケージがセラ
ミック、ガラスであれば、基板はそれに対応しセラミッ
ク、ガラスを材料とするものでなければならない。
この発明は上記の欠点を解消するべくなされたもので、
その目的は前記リードレスコネクションに近い実装密度
を有し、しかも取付は基板の材質的制約のないリードコ
ネクションの長所を生かした新たなコネクションの方式
を提供することにあり、又、時計用モジエール、カメラ
用モジネール等の小形にして高密度実装用のパッケージ
を提供することにある。
その目的は前記リードレスコネクションに近い実装密度
を有し、しかも取付は基板の材質的制約のないリードコ
ネクションの長所を生かした新たなコネクションの方式
を提供することにあり、又、時計用モジエール、カメラ
用モジネール等の小形にして高密度実装用のパッケージ
を提供することにある。
以下図面を参照し具体的に説明する。
第１図は本発明を成すための前提として本発明者が考え
たパッケージの一つの例を示し、１はセラミックパッケ
ージ本体、−２は本体に内装されたＩＣ，ＬＳＩ半導体
素子、３は封止蓋、４はメタライズ配線層、５はリード
で配線層に銀ロウ層６を介して取付けられ先端を内側に
折り曲げである。
たパッケージの一つの例を示し、１はセラミックパッケ
ージ本体、−２は本体に内装されたＩＣ，ＬＳＩ半導体
素子、３は封止蓋、４はメタライズ配線層、５はリード
で配線層に銀ロウ層６を介して取付けられ先端を内側に
折り曲げである。
上記パッケージにおいて、リードの配線基板への最大取
付間隔りはパッケージの横幅Ｗとほぼ等しく、上記リー
ドのパッケージ取付部から基板への取付部までのリード
長さ召、はリードの幅（厚さ）ｔにほぼ等しいか又はそ
れより太きくとっである。
付間隔りはパッケージの横幅Ｗとほぼ等しく、上記リー
ドのパッケージ取付部から基板への取付部までのリード
長さ召、はリードの幅（厚さ）ｔにほぼ等しいか又はそ
れより太きくとっである。
例えばＬはＷと同じ１．５ｗＬとする。又、ノくソケー
ジ下面から基板取付部までのリード長さん一〇、２５〜
１０とし、このリードを取付ける銀ロウのパッケージ下
面よりの長さ６＋！ ＝ ０．２５〜５とすると、銀ロ
ウを取除いたリードの有効長さβ−右−Ｂ、をリード厚
さｔ＝０．２５脇に対して、例えば４ｍ１ｎ≧０．２５
語とする。
ジ下面から基板取付部までのリード長さん一〇、２５〜
１０とし、このリードを取付ける銀ロウのパッケージ下
面よりの長さ６＋！ ＝ ０．２５〜５とすると、銀ロ
ウを取除いたリードの有効長さβ−右−Ｂ、をリード厚
さｔ＝０．２５脇に対して、例えば４ｍ１ｎ≧０．２５
語とする。
第２図は上記パッケージ（小型電子部品）をフ。
リント基板に取付けた場合の形態を示し、７Ｇマ樹脂基
板、８は銅等から成るプリント配線、９は半田である。
板、８は銅等から成るプリント配線、９は半田である。
第３図は、上記第１図に示したツク・ノケージを基にし
て考えた本発明の一実施例である。本体ｌの上面にリー
ド５が半田層６によって接続され、このリード５はセラ
ミツクツ（ツケージ本体１の側部を通り上記パッケージ
本体下部まで延びている。
て考えた本発明の一実施例である。本体ｌの上面にリー
ド５が半田層６によって接続され、このリード５はセラ
ミツクツ（ツケージ本体１の側部を通り上記パッケージ
本体下部まで延びている。
そして、リード先端が内側に曲げられている。この場合
、リードの有効長さＥを充分に大きく取ることができる
。
、リードの有効長さＥを充分に大きく取ることができる
。
上記実施例に示した小型電子部品は上記第２図に示すよ
うに、絶縁基板に接続される。
うに、絶縁基板に接続される。
本発明の適用分野は、電子腕時計、カメラ、自動車等の
電子回路の組込まれた／Ｊ％形モジュール。
電子回路の組込まれた／Ｊ％形モジュール。
コンビーータ、ＭＣ等の高密度モジュール等におけるパ
ッケージである。
ッケージである。
第１図は本発明を成すために本発明者が考えたパッケー
ジ断面図、第２図はこのパッケージを配線基板に取付け
た状態を示す一部断面図、第３図は本発明の実施例の正
面図、第４図は従来例によるパッケージとその取付は態
様を示す正面図（一部所面図）である。
ジ断面図、第２図はこのパッケージを配線基板に取付け
た状態を示す一部断面図、第３図は本発明の実施例の正
面図、第４図は従来例によるパッケージとその取付は態
様を示す正面図（一部所面図）である。
Claims (1)
- １、 セラミックパッケージ内に小型電子装置を内蔵し
配線基板に接続される小型電子部品であって、上記小型
電子装置と配線基板との導通な行な５ リードを有しか
つこのリードの一端が上記セラミックパッケージの上面
に接続され、上記リードは上記セラミックパッケージの
上面から上記セラミックパッケージの側部を通って上記
セラミックパッケージ下部で、上記セラミックパッケー
ジの内側に折り曲げられてなることを特徴とする小型電
子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129335A JPS6016449A (ja) | 1984-06-25 | 1984-06-25 | 小型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129335A JPS6016449A (ja) | 1984-06-25 | 1984-06-25 | 小型電子部品 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7315576A Division JPS52156559A (en) | 1976-06-23 | 1976-06-23 | Small electronic device packaging package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016449A true JPS6016449A (ja) | 1985-01-28 |
Family
ID=15007060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59129335A Pending JPS6016449A (ja) | 1984-06-25 | 1984-06-25 | 小型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016449A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136572U (ja) * | 1985-02-13 | 1986-08-25 | ||
| US5895970A (en) * | 1997-05-02 | 1999-04-20 | Nec Corporation | Semiconductor package having semiconductor element, mounting structure of semiconductor package mounted on circuit board, and method of assembling semiconductor package |
-
1984
- 1984-06-25 JP JP59129335A patent/JPS6016449A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136572U (ja) * | 1985-02-13 | 1986-08-25 | ||
| US5895970A (en) * | 1997-05-02 | 1999-04-20 | Nec Corporation | Semiconductor package having semiconductor element, mounting structure of semiconductor package mounted on circuit board, and method of assembling semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6891276B1 (en) | Semiconductor package device | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| JPH0445981B2 (ja) | ||
| EP0330372A2 (en) | Hybrid ic with heat sink | |
| US5844305A (en) | Lead frame for semiconductor devices | |
| JPS6016449A (ja) | 小型電子部品 | |
| JP2000124366A (ja) | 電子部品の実装構造 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH01232753A (ja) | 半導体装置 | |
| JPS5559746A (en) | Semiconductor device and its mounting circuit device | |
| JPS6016447A (ja) | 小型電子部品の実装構造 | |
| JPS6016448A (ja) | 小型電子部品 | |
| JPH05267561A (ja) | 高速処理用電子部品搭載用基板 | |
| KR20020088300A (ko) | 냉매를 방열재로 사용한 반도체 패키지 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH05335364A (ja) | 電子部品搭載用多層基板 | |
| JP2000031315A (ja) | Ｂｇａパッケージ及びその製造方法 | |
| JPH042478Y2 (ja) | ||
| JPH0574989A (ja) | マルチチツプモジユール実装構造体 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPS59193054A (ja) | 半導体装置 | |
| JPH04212446A (ja) | 厚膜ハイブリッドｉｃ | |
| JPS63115394A (ja) | 電子回路パツケ−ジ | |
| JPH0562040U (ja) | Ｉｃパッケージング構造 |