JPH042478Y2 - - Google Patents
Info
- Publication number
- JPH042478Y2 JPH042478Y2 JP1982104527U JP10452782U JPH042478Y2 JP H042478 Y2 JPH042478 Y2 JP H042478Y2 JP 1982104527 U JP1982104527 U JP 1982104527U JP 10452782 U JP10452782 U JP 10452782U JP H042478 Y2 JPH042478 Y2 JP H042478Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead conductor
- resin package
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 238000005476 soldering Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Multi-Conductor Connections (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置の改良に関し、特に外部機
器と電気的接続するためのリード端子部分の改良
に関するものである。
器と電気的接続するためのリード端子部分の改良
に関するものである。
従来から広く利用されている一般の半導体装置
は、シリコン等からなる半導体基板をリードフレ
ームにダイボンドし、その後に樹脂やセラミツク
等で封止して、外封止体から外部接続用リード線
を導出した構造として提供されている。このよう
な構造の半導体装置は、各種機器に組込むに際し
て、一旦プリント基板に実装し、更にこのプリン
ト基板を機器の基板用コネクタに挿入して使用さ
れている。
は、シリコン等からなる半導体基板をリードフレ
ームにダイボンドし、その後に樹脂やセラミツク
等で封止して、外封止体から外部接続用リード線
を導出した構造として提供されている。このよう
な構造の半導体装置は、各種機器に組込むに際し
て、一旦プリント基板に実装し、更にこのプリン
ト基板を機器の基板用コネクタに挿入して使用さ
れている。
第１図は例えばマイクロコンピユータの一部を
構成するROMとなる半導体装置の実装状態を示
す図で、DIPタイプとして200Å程度の板厚のリ
ード導体２，２…が外部に導出された半導体装置
１は、プリント基板３に設けられた孔３ａに各上
記リード端子２を挿入してハンダ付けにより固定
した後カセツトケース４に納められる。プリント
基板には予め外部機器のコネクタ部に挿入するた
めの端子５が作製され、上記カセツトケース４に
納めた状態で端子５はカセツトケース４の一側壁
から露出し、機器側のコネクタに挿入されること
により、半導体装置１と機器本体との電気的接続
が行われる。
構成するROMとなる半導体装置の実装状態を示
す図で、DIPタイプとして200Å程度の板厚のリ
ード導体２，２…が外部に導出された半導体装置
１は、プリント基板３に設けられた孔３ａに各上
記リード端子２を挿入してハンダ付けにより固定
した後カセツトケース４に納められる。プリント
基板には予め外部機器のコネクタ部に挿入するた
めの端子５が作製され、上記カセツトケース４に
納めた状態で端子５はカセツトケース４の一側壁
から露出し、機器側のコネクタに挿入されること
により、半導体装置１と機器本体との電気的接続
が行われる。
従来の半導体装置は上述のようにプリント基板
の孔にリード端子を挿入してハンダ付けするか、
ICソケツトに挿入するか、或いはフラツトパツ
ケージの場合のようにプリント基板の銅箔パター
ン上に直接ハンダ付けして機器へ搭載するための
準備がなされ、いずれにしても半導体装置が直接
機器側のコネクタに挿入されることはなく、半導
体装置は一旦プリント基板やICソケツトに取付
けられた後機器への実装が行われていた。
の孔にリード端子を挿入してハンダ付けするか、
ICソケツトに挿入するか、或いはフラツトパツ
ケージの場合のようにプリント基板の銅箔パター
ン上に直接ハンダ付けして機器へ搭載するための
準備がなされ、いずれにしても半導体装置が直接
機器側のコネクタに挿入されることはなく、半導
体装置は一旦プリント基板やICソケツトに取付
けられた後機器への実装が行われていた。
上記従来のような構造では、プリント基板や
ICソケツトを別途に準備する必要があり、半導
体装置をプリント基板にハンダ付けする必要があ
り、部品点数が多いだけではなく組立て作業が複
雑になり、またハンダ付部分等で接続不良を招く
惧れもあつた。
ICソケツトを別途に準備する必要があり、半導
体装置をプリント基板にハンダ付けする必要があ
り、部品点数が多いだけではなく組立て作業が複
雑になり、またハンダ付部分等で接続不良を招く
惧れもあつた。
本考案は上記従来装置の欠点を除去し、プリン
ト基板やICソケツトを介することなくパツケー
ジから導出されたリード端子を直接機器への接続
のためのコネクタとして利用する半導体装置を提
供するものである。
ト基板やICソケツトを介することなくパツケー
ジから導出されたリード端子を直接機器への接続
のためのコネクタとして利用する半導体装置を提
供するものである。
次に実施例を挙げて本考案を詳細に説明する。
第２図は本考案の一実施例を示す斜視図であ
る。同図の如く半導体チツプ（図示せず）はリー
ド端子１２，１２…と電気的接続され、該電気的
接続領域及び半導体チツプは樹脂パツケージ１３
にて封止されて半導体部品１０を成す。
る。同図の如く半導体チツプ（図示せず）はリー
ド端子１２，１２…と電気的接続され、該電気的
接続領域及び半導体チツプは樹脂パツケージ１３
にて封止されて半導体部品１０を成す。
カセツトケース１４は前記半導体部品１０を被
覆するものであり、カセツトケース１４の１側面
には前記半導体部品１０の樹脂パツケージ１３の
リード端子１２，１２…導出領域より大きい開孔
１４ａが設けられ、リード端子１２，１２…を前
記開孔１４ａ方向に配置させて半導体部品１０が
カセツトケース１４内に収納される。この時、半
導体部品１０はカセツトケース１４に接着剤によ
り固着されても、或いはかみ合せにより一定の強
度で結合されてもよい。ここで、リード端子１
２，１２…はカセツトケース１４一側面の開孔１
４ａにて形成されるケース１４内部空間に配置さ
れ、機器側のコネクタに直接挿入するプラグとし
て用いられるため、板厚をより厚くするなど機械
的強度を充分に有するよう構成される。
覆するものであり、カセツトケース１４の１側面
には前記半導体部品１０の樹脂パツケージ１３の
リード端子１２，１２…導出領域より大きい開孔
１４ａが設けられ、リード端子１２，１２…を前
記開孔１４ａ方向に配置させて半導体部品１０が
カセツトケース１４内に収納される。この時、半
導体部品１０はカセツトケース１４に接着剤によ
り固着されても、或いはかみ合せにより一定の強
度で結合されてもよい。ここで、リード端子１
２，１２…はカセツトケース１４一側面の開孔１
４ａにて形成されるケース１４内部空間に配置さ
れ、機器側のコネクタに直接挿入するプラグとし
て用いられるため、板厚をより厚くするなど機械
的強度を充分に有するよう構成される。
第３図は上記半導体部品１０のみを示す斜視図
で、機械的強度を考慮して0.4mm以上の板厚から
なるリードフレーム１１には上記リード端子１
２，１２…が一定のピツチで一方向に延びて形成
され、リードフレームの他の周囲には放熱や位置
決めの役目を果す外枠が設けられている。リード
フレーム１１の中央部にはダイボンド部が設けら
れて半導体チツプを搭載し、上記リード端子１
２，１２…との間がワイヤボンデイングされてい
る。半導体チツプ及びワイヤボンド部は樹脂１３
によつて封止され、外部環境から保護されてい
る。
で、機械的強度を考慮して0.4mm以上の板厚から
なるリードフレーム１１には上記リード端子１
２，１２…が一定のピツチで一方向に延びて形成
され、リードフレームの他の周囲には放熱や位置
決めの役目を果す外枠が設けられている。リード
フレーム１１の中央部にはダイボンド部が設けら
れて半導体チツプを搭載し、上記リード端子１
２，１２…との間がワイヤボンデイングされてい
る。半導体チツプ及びワイヤボンド部は樹脂１３
によつて封止され、外部環境から保護されてい
る。
第４図は更に本考案による他の実施例を示し、
半導体部品１０に抵抗や容量、その他のIC等の
外付け部品が必要となる場合を対応して、リード
端子１２，１２…が設けられていないその他の外
枠部品に部品取付け端子１５が形成されている。
該部品取付け端子１５に抵抗、コンデンサをハン
ダ付けすることにより、プリント基板を要するこ
となく外付け部品を付加することができる。
半導体部品１０に抵抗や容量、その他のIC等の
外付け部品が必要となる場合を対応して、リード
端子１２，１２…が設けられていないその他の外
枠部品に部品取付け端子１５が形成されている。
該部品取付け端子１５に抵抗、コンデンサをハン
ダ付けすることにより、プリント基板を要するこ
となく外付け部品を付加することができる。
上記各実施例において、半導体装置の機能に応
じて機器のコネクタ部への半導体装置の挿脱操作
が頻繁に実行される場合には、リード端子１２の
表面に金等の貴金属またはニツケルメツキを施す
ことが望ましい。
じて機器のコネクタ部への半導体装置の挿脱操作
が頻繁に実行される場合には、リード端子１２の
表面に金等の貴金属またはニツケルメツキを施す
ことが望ましい。
以上のように本考案によれば、半導体装置のリ
ードフレームを従来より板厚を厚くして機械的強
度を強く形成し、機器側のコネクタに挿入するプ
ラグとして利用することにより、従来装置で必要
とされていたプリント基板やICソケツトを省く
ことができるため、はんだ付部分が減少して不良
発生の原因を少なくすることができ、半導体装置
の製造工程数を大幅に減少することができる。ま
た、カセツトケース内に収納される半導体装置は
その電気的接続領域が全て予め樹脂封止されてい
るため、カセツト着脱時の衝撃等による悪影響を
受け難くなり、カセツトケースへの半導体部品収
納時の自由度が高く、カセツトケースの外形を小
型に且つ任意形状にすることが可能となる。した
がつて本考案は信頼性が高く、安価な半導体装置
の製造に寄与するものである。
ードフレームを従来より板厚を厚くして機械的強
度を強く形成し、機器側のコネクタに挿入するプ
ラグとして利用することにより、従来装置で必要
とされていたプリント基板やICソケツトを省く
ことができるため、はんだ付部分が減少して不良
発生の原因を少なくすることができ、半導体装置
の製造工程数を大幅に減少することができる。ま
た、カセツトケース内に収納される半導体装置は
その電気的接続領域が全て予め樹脂封止されてい
るため、カセツト着脱時の衝撃等による悪影響を
受け難くなり、カセツトケースへの半導体部品収
納時の自由度が高く、カセツトケースの外形を小
型に且つ任意形状にすることが可能となる。した
がつて本考案は信頼性が高く、安価な半導体装置
の製造に寄与するものである。
第１図は従来の半導体装置の実装形態を示す斜
視図、第２図は本考案による半導体装置の実装形
態を示す斜視図、第３図及び第４図は本考案によ
る半導体装置の実施例を示す斜視図である。 １０……半導体部品、１１……リードフレー
ム、１２……リード端子、１３……樹脂パツケー
ジ。
視図、第２図は本考案による半導体装置の実装形
態を示す斜視図、第３図及び第４図は本考案によ
る半導体装置の実施例を示す斜視図である。 １０……半導体部品、１１……リードフレー
ム、１２……リード端子、１３……樹脂パツケー
ジ。
Claims (1)
- 【実用新案登録請求の範囲】 半導体チツプと電気的接続されている、リード
フレームから形成されているリード導体と、 該リード導体の一部を導出させ、前記半導体チ
ツプ及び該半導体チツプとリード導体との電気的
接続領域とを少なくとも封止する樹脂パツケージ
と、 一側面に前記樹脂パツケージのリード導体導出
領域より大きい開孔を有し、前記リード導体を前
記開孔方向に配置させて前記樹脂パツケージ及び
リード導体とを収納する保護ケースと、 前記樹脂パツケージの前記リード導体導出面以
外の面に位置し、リードフレームの一部より成
る、放熱、位置決め用外枠とを備えてなり、 前記リード導体をプラグとして機器コネクタ部
へ直接挿脱させてなることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10452782U JPS599554U (ja) | 1982-07-09 | 1982-07-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10452782U JPS599554U (ja) | 1982-07-09 | 1982-07-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS599554U JPS599554U (ja) | 1984-01-21 |
| JPH042478Y2 true JPH042478Y2 (ja) | 1992-01-28 |
Family
ID=30245397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10452782U Granted JPS599554U (ja) | 1982-07-09 | 1982-07-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599554U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5068356A (ja) * | 1973-10-20 | 1975-06-07 |
-
1982
- 1982-07-09 JP JP10452782U patent/JPS599554U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5068356A (ja) * | 1973-10-20 | 1975-06-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS599554U (ja) | 1984-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891687A (en) | Multi-layer molded plastic IC package | |
| JP2724312B2 (ja) | Ｉｃチップ・キャリアパッケージ | |
| US5854740A (en) | Electronic circuit board with semiconductor chip mounted thereon, and manufacturing method therefor | |
| JP2781018B2 (ja) | 半導体装置およびその製造方法 | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| GB2199988A (en) | Multi-layer molded plastic ic package | |
| EP0272390A2 (en) | Packages for a semiconductor device | |
| JPH042478Y2 (ja) | ||
| US5470796A (en) | Electronic package with lead wire connections and method of making same | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH04316897A (ja) | Ｉｃカード | |
| EP0727819A2 (en) | Stucked arranged semiconductor device and manufacturing method for the same | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2000183275A (ja) | 半導体装置 | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| JPH08107127A (ja) | 半導体装置 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPH0458189B2 (ja) | ||
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP2822984B2 (ja) | 混成集積回路のシールド構造 |