JPH04139737A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH04139737A JPH04139737A JP2261190A JP26119090A JPH04139737A JP H04139737 A JPH04139737 A JP H04139737A JP 2261190 A JP2261190 A JP 2261190A JP 26119090 A JP26119090 A JP 26119090A JP H04139737 A JPH04139737 A JP H04139737A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- wiring pattern
- pattern
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229920005989 resin Polymers 0.000 claims abstract description 34
- 239000011347 resin Substances 0.000 claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 abstract description 8
- 230000001070 adhesive effect Effects 0.000 abstract description 8
- 239000003973 paint Substances 0.000 abstract description 3
- 238000007639 printing Methods 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、電子機器に使用される半導体モジュールの製
造にあたり、回路基板上に半導体チップを高密度に実装
する方法に関する。
造にあたり、回路基板上に半導体チップを高密度に実装
する方法に関する。
（従来の技術）
近年、電子機器の小型、軽量、高機能化が進められてお
り、このような流れに沿って、ＩＣのような電子部品と
その実装技術においては、小型化、集積化（多ピン、狭
ピッチ化）による高密度実装が求められている。また、
ＩＣの小型化と多ビン化に応じて、ＩＣのパッケージ技
術も挿入実装型から表面実装型へ移行しつつある。
り、このような流れに沿って、ＩＣのような電子部品と
その実装技術においては、小型化、集積化（多ピン、狭
ピッチ化）による高密度実装が求められている。また、
ＩＣの小型化と多ビン化に応じて、ＩＣのパッケージ技
術も挿入実装型から表面実装型へ移行しつつある。
そして、近年のこのような小型、軽量、高機能化を支え
ているのが、ＩＣパッケージや半導体チップ（ペアチッ
プ）のような表面実装型部品と、これらを基板に搭載す
るための面実装技術である。
ているのが、ＩＣパッケージや半導体チップ（ペアチッ
プ）のような表面実装型部品と、これらを基板に搭載す
るための面実装技術である。
従来から、半導体（ペア）チップを基板へ実装するには
、以下に示すようなワイヤボンディング方式が採られて
いた。
、以下に示すようなワイヤボンディング方式が採られて
いた。
すなわち、第５図に示すように、表面に銅箔のエツチン
グ等により導体パターン１が形成された回路基板２上の
所定の位置に、半導体チップ３を電極（パッド）を上に
して（フェイスアップ）配置し、導電性接着剤４等によ
り接着しくダイボンド）乾燥した後、半導体チップ３の
電極と回路基板２上の導体パターン１（電極端子）とを
、金線のような細いボンディングワイヤ５で接続し、次
いでこれらの外側を絶縁性の封止用樹脂６で気密に封止
する方式が採られていた。
グ等により導体パターン１が形成された回路基板２上の
所定の位置に、半導体チップ３を電極（パッド）を上に
して（フェイスアップ）配置し、導電性接着剤４等によ
り接着しくダイボンド）乾燥した後、半導体チップ３の
電極と回路基板２上の導体パターン１（電極端子）とを
、金線のような細いボンディングワイヤ５で接続し、次
いでこれらの外側を絶縁性の封止用樹脂６で気密に封止
する方式が採られていた。
またその他に半導体チップの実装方式としては、バンブ
が形成された半導体チップを下向き（フェイスダウン）
に配置し、バンブを基板上に直接はんだ付けするフリッ
プチップボンディング方式（ＦＣＢ方式）や、テープキ
ャリアによる自動的なボンディング方式（ＴＡＢ方式）
等が行われている。そしてこれらの方法により、ＩＣ，
ＬＳＩ等の半導体チップが基板上に実装され、高密度化
が進められている。
が形成された半導体チップを下向き（フェイスダウン）
に配置し、バンブを基板上に直接はんだ付けするフリッ
プチップボンディング方式（ＦＣＢ方式）や、テープキ
ャリアによる自動的なボンディング方式（ＴＡＢ方式）
等が行われている。そしてこれらの方法により、ＩＣ，
ＬＳＩ等の半導体チップが基板上に実装され、高密度化
が進められている。
（発明が解決しようとする課題）
しかしながらこのような半導体チップの実装方法のうち
で、特にワイヤボンディング方式においては、いくつか
の問題があった すなわち、ボンディングワイヤ５が金線などの貴金属線
であるため、材料コストが高く、また直径が２５μｍと
極めて細いため、ワイヤ切断や接続部の剥がれが生じや
すく、接続信頼性が充分でなかった。
で、特にワイヤボンディング方式においては、いくつか
の問題があった すなわち、ボンディングワイヤ５が金線などの貴金属線
であるため、材料コストが高く、また直径が２５μｍと
極めて細いため、ワイヤ切断や接続部の剥がれが生じや
すく、接続信頼性が充分でなかった。
また、モールドパッケージ化されたＩＣに比べて、ペア
チップそのものは小さいが、ワイヤボンディング領域全
体は占有面積が大きいため、実装密度を充分に上げるこ
とが難しかった。さらに、ペアチップの保管に特別な配
慮を必要とするばかりでなく、高精度のボンディングを
行うために、専用のボンディング装置を必要とするとい
う問題があった。
チップそのものは小さいが、ワイヤボンディング領域全
体は占有面積が大きいため、実装密度を充分に上げるこ
とが難しかった。さらに、ペアチップの保管に特別な配
慮を必要とするばかりでなく、高精度のボンディングを
行うために、専用のボンディング装置を必要とするとい
う問題があった。
さらに、前記したＦＣＢ方式やＴＡＢ方式においては、
部品の実装位置精度を上げるために、はんだ付けにユる
接続の際に、極めて高度な調整を行わなければならない
という問題があった。
部品の実装位置精度を上げるために、はんだ付けにユる
接続の際に、極めて高度な調整を行わなければならない
という問題があった。
本発明はこれらの問題を解決するためになされたもので
、半導体ペアチップを、高価な金線等を使用することな
く安価にかつ容易に実装し、高密度で信頼性の高いモジ
ュールを得ることができる、半導体チップの実装方法を
提供することを目的とする。
、半導体ペアチップを、高価な金線等を使用することな
く安価にかつ容易に実装し、高密度で信頼性の高いモジ
ュールを得ることができる、半導体チップの実装方法を
提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明の半導体チップの実装方法は、表面に導体パター
ンが形成された回路基板に半導体チップを実装するにあ
たり、前記半導体チップを前記回路基板上にダイボンド
し、その上に内側主面に半導体チップの電極と回路基板
の導体パターンとを接続する所定の配線パターンが形成
された樹脂フィルムをその配線パターン形成面を内側に
して被覆し、前記フィルムの配線パターンを前記半導体
チップの電極および前記回路基板の導体パターンにそれ
ぞれ電気的に接続することを特徴としている。請求項１
記載のものである。またこの方法において、前記半導体
チップを、前記回路基板の表面に設けられた前記半導体
チップを収容する凹部の底面にダイボンドし、その上に
被覆した前記樹脂フィルムを、その周縁部を前記凹部外
周域に固着するようにしてもよい。請求項２記載のもの
である。
ンが形成された回路基板に半導体チップを実装するにあ
たり、前記半導体チップを前記回路基板上にダイボンド
し、その上に内側主面に半導体チップの電極と回路基板
の導体パターンとを接続する所定の配線パターンが形成
された樹脂フィルムをその配線パターン形成面を内側に
して被覆し、前記フィルムの配線パターンを前記半導体
チップの電極および前記回路基板の導体パターンにそれ
ぞれ電気的に接続することを特徴としている。請求項１
記載のものである。またこの方法において、前記半導体
チップを、前記回路基板の表面に設けられた前記半導体
チップを収容する凹部の底面にダイボンドし、その上に
被覆した前記樹脂フィルムを、その周縁部を前記凹部外
周域に固着するようにしてもよい。請求項２記載のもの
である。
本発明の他の半導体チップの実装方法は、表面に導体パ
ターンが形成された回路基板に半導体チップを実装する
にあたり、前記半導体チップの電極面側を、この半導体
チップの電極に対向する所定の配線パターンが形成され
た樹脂フィルムで覆うとともに、前記半導体チップの他
面側に絶縁樹脂フィルムを配置し、これらの樹脂フィル
ムおよび絶縁樹脂フィルムの周縁部を接合して、前記樹
脂フィルムの配線パターンを対向する半導体チップの電
極に電気的に接続したチップ部品を前記回路基板上にダ
イボンドし、前記半導体チップの電極に接続された樹脂
フィルムの配線パターンヲ前記回路基板の導体パターン
に電気的に接続することを特徴としている。請求項３記
載のものである。
ターンが形成された回路基板に半導体チップを実装する
にあたり、前記半導体チップの電極面側を、この半導体
チップの電極に対向する所定の配線パターンが形成され
た樹脂フィルムで覆うとともに、前記半導体チップの他
面側に絶縁樹脂フィルムを配置し、これらの樹脂フィル
ムおよび絶縁樹脂フィルムの周縁部を接合して、前記樹
脂フィルムの配線パターンを対向する半導体チップの電
極に電気的に接続したチップ部品を前記回路基板上にダ
イボンドし、前記半導体チップの電極に接続された樹脂
フィルムの配線パターンヲ前記回路基板の導体パターン
に電気的に接続することを特徴としている。請求項３記
載のものである。
本発明のさらに他の半導体チップの実装方法は、表面に
導体パターンが形成された回路基板に半導体チップを実
装するにあたり、前記半導体チップの電極面側を、この
半導体チップの電極に対向する所定の第１の配線パター
ンが形成された第１の樹脂フィルムで覆うとともに、前
記半導体チップの他面側に、前記第１の配線パターンに
接続し、かつ外部に導出した第２の配線パターンが形成
された第２の樹脂フィルムを配置し、これらの第１およ
び第２の樹脂フィルムを接合して、前記半導体チップの
電極と第２の配線パターンを前記第２の配線パターンを
介して電気的に接続して成るチップ部品を、前記回路基
板上にダイボンドし、前記外部に導出した第２の配線パ
ターンと前記回路基板の導体パターンに電気的に接続す
ることを特徴としている。請求項４記載のものである。
導体パターンが形成された回路基板に半導体チップを実
装するにあたり、前記半導体チップの電極面側を、この
半導体チップの電極に対向する所定の第１の配線パター
ンが形成された第１の樹脂フィルムで覆うとともに、前
記半導体チップの他面側に、前記第１の配線パターンに
接続し、かつ外部に導出した第２の配線パターンが形成
された第２の樹脂フィルムを配置し、これらの第１およ
び第２の樹脂フィルムを接合して、前記半導体チップの
電極と第２の配線パターンを前記第２の配線パターンを
介して電気的に接続して成るチップ部品を、前記回路基
板上にダイボンドし、前記外部に導出した第２の配線パ
ターンと前記回路基板の導体パターンに電気的に接続す
ることを特徴としている。請求項４記載のものである。
（作用）
本発明の半導体チップの実装方法においては、所定の配
線パターンが形成された樹脂フィルムを用い、その配線
パターンを介して半導体チップの電極と回路基板の導体
パターン（電極端子）とが電気的に接続される。したが
って、貴金属線を使用する従来のワイヤボンディング方
式に比べて、はるかに安価に電気的および機械的な接続
を行うことができるうえに、接続の信頼性が高く、作業
に要する時間が短縮される。さらに、実装部の占有面積
が少なくて済むので、より実装密度を高めることができ
る。
線パターンが形成された樹脂フィルムを用い、その配線
パターンを介して半導体チップの電極と回路基板の導体
パターン（電極端子）とが電気的に接続される。したが
って、貴金属線を使用する従来のワイヤボンディング方
式に比べて、はるかに安価に電気的および機械的な接続
を行うことができるうえに、接続の信頼性が高く、作業
に要する時間が短縮される。さらに、実装部の占有面積
が少なくて済むので、より実装密度を高めることができ
る。
（実施例）
以下、本発明の実施例を図面を参照して説明する。
第１図（ａ）乃至（ｃ）は、本発明の半導体チップの実
装方法の一実施例の工程を示す断面図である。
装方法の一実施例の工程を示す断面図である。
この実施例においては、図に示すように、まず表面に銅
箔のエツチング等により導体パターン７が形成された回
路基板８上の所定の位置に、半導体チップ９を電極を上
にして配置し、導電性接着剤１０等により接着固定する
（ダイボンド）。
箔のエツチング等により導体パターン７が形成された回
路基板８上の所定の位置に、半導体チップ９を電極を上
にして配置し、導電性接着剤１０等により接着固定する
（ダイボンド）。
また、予めポリエステル樹脂等の耐熱性絶縁樹脂からな
るフレキシブルフィルム１°１の片面に、半導体チップ
９の電極に対応した所定の配線パターン１２を、導電性
塗料等を用いて印刷形成しておく。そして、この配線パ
ターン１２付きフレキシブルフィルム１１を、配線パタ
ーン１２の形成面を内側にして、半導体チップ９の電極
と配線パターン１２の電極部とが当接するように、半導
体チップ９の外側に被せ、熱圧着、超音波ボンディング
、レーザー法、光ビーム法等の方法で、半導体チップ９
の電極とフレキシブルフィルム１１の配線パターン１２
とを電気的に接続する。また、フィルムの配線パターン
１２の他端部と回路基板８の導体パターン７（電極端子
）とを当接させ、同様な方法で電気的に接続する。
るフレキシブルフィルム１°１の片面に、半導体チップ
９の電極に対応した所定の配線パターン１２を、導電性
塗料等を用いて印刷形成しておく。そして、この配線パ
ターン１２付きフレキシブルフィルム１１を、配線パタ
ーン１２の形成面を内側にして、半導体チップ９の電極
と配線パターン１２の電極部とが当接するように、半導
体チップ９の外側に被せ、熱圧着、超音波ボンディング
、レーザー法、光ビーム法等の方法で、半導体チップ９
の電極とフレキシブルフィルム１１の配線パターン１２
とを電気的に接続する。また、フィルムの配線パターン
１２の他端部と回路基板８の導体パターン７（電極端子
）とを当接させ、同様な方法で電気的に接続する。
さらにこのとき、フレキシブルフィルム１１の周端部を
回路基板８の絶縁部と、熱プレス等により融着、あるい
は接着剤により接着する。
回路基板８の絶縁部と、熱プレス等により融着、あるい
は接着剤により接着する。
このように構成される実施例の方法においては、耐熱性
絶縁樹脂からなるフレキシブルフィルム１１が使用され
ているので、導電性塗料等の印刷による表面への配線パ
ターン１２の形成が容品であり、またフィルム同士ある
いは基板への融着、接合等の加工も容品である。
絶縁樹脂からなるフレキシブルフィルム１１が使用され
ているので、導電性塗料等の印刷による表面への配線パ
ターン１２の形成が容品であり、またフィルム同士ある
いは基板への融着、接合等の加工も容品である。
また実施例においては、金線のような高価な貴金属線を
使用することなく、前記フィルムの配線パターン１２に
より電気的な接続が行われているので、安価で接続部の
信頼性が高く、かつ接続作業に要する時間が短縮される
。さらに、フレキシブルフィルム１１により半導体チッ
プ９の外側が気密に封止されているので、絶縁性の樹脂
による封止が不要となる。
使用することなく、前記フィルムの配線パターン１２に
より電気的な接続が行われているので、安価で接続部の
信頼性が高く、かつ接続作業に要する時間が短縮される
。さらに、フレキシブルフィルム１１により半導体チッ
プ９の外側が気密に封止されているので、絶縁性の樹脂
による封止が不要となる。
またさらに、従来はワイヤボンディングおよび樹脂封止
部が占有していた基板上の広い面積を、配線および部品
実装に用いることができるので、より高密度に実装する
ことができる。
部が占有していた基板上の広い面積を、配線および部品
実装に用いることができるので、より高密度に実装する
ことができる。
次に、本発明の別の実施例を第２図乃至第４図に示す。
第２図に示す実施例においては、回路基板８の半導体チ
ップ９を実装すべき部分に、半導体チップ９の外形より
やや大きめでチップの高さとほぼ同じ深さの凹穴１３を
設け、この凹穴１３の底面に導電性接着剤１０により半
導体チップ９を接着固定した後、その上に、第１図に示
す実施例と同様に片面に所定の配線パターン１２が印刷
形成されたフレキシブルフィルム１１を、配線パターン
１２形成面を内側にして平らな蓋をするように被せ、フ
レキシブルフィルム１１の配線パターン１２の電極部と
半導体チップ９の電極、およびフィルムの配線パターン
１２の他端部と回路基板８の導体パターン７とを、熱圧
着等の方法で電気的に接続する。また、フレキシブルフ
ィルム１１の周端部を回路基板８の絶縁部に、融着ある
いは接着剤により接着し、凹穴１３内に配置された半導
体チップ９を気密に封止する。
ップ９を実装すべき部分に、半導体チップ９の外形より
やや大きめでチップの高さとほぼ同じ深さの凹穴１３を
設け、この凹穴１３の底面に導電性接着剤１０により半
導体チップ９を接着固定した後、その上に、第１図に示
す実施例と同様に片面に所定の配線パターン１２が印刷
形成されたフレキシブルフィルム１１を、配線パターン
１２形成面を内側にして平らな蓋をするように被せ、フ
レキシブルフィルム１１の配線パターン１２の電極部と
半導体チップ９の電極、およびフィルムの配線パターン
１２の他端部と回路基板８の導体パターン７とを、熱圧
着等の方法で電気的に接続する。また、フレキシブルフ
ィルム１１の周端部を回路基板８の絶縁部に、融着ある
いは接着剤により接着し、凹穴１３内に配置された半導
体チップ９を気密に封止する。
この実施例においては、前記実施例と同様に、安価で接
続作業に要する時間が短かく、かつ接続部の信頼性が高
いうえに、配線パターン１２付きフレキシブルフィルム
１１が平面状に配置されるので、半導体チップ９の電極
と配線パターン１２等との接続精度が良いという利点が
ある。
続作業に要する時間が短かく、かつ接続部の信頼性が高
いうえに、配線パターン１２付きフレキシブルフィルム
１１が平面状に配置されるので、半導体チップ９の電極
と配線パターン１２等との接続精度が良いという利点が
ある。
また第３図および第４図に示す実施例においては、まず
半導体チップ９の外周面全体を、配線パターン付きフレ
キシブルフィルム等でほぼ隙間なく被包し、こうして得
られたフィルム上に電極端子部を有する部品を、回路基
板８上の所定の位置に配置し、フィルムの電極端子部と
回路基板８の導体パターン７（電極端子）とを電気的に
接続する方法が採られる。
半導体チップ９の外周面全体を、配線パターン付きフレ
キシブルフィルム等でほぼ隙間なく被包し、こうして得
られたフィルム上に電極端子部を有する部品を、回路基
板８上の所定の位置に配置し、フィルムの電極端子部と
回路基板８の導体パターン７（電極端子）とを電気的に
接続する方法が採られる。
すなわち、第３図（ａ）、（ｂ）および（ｃ）に示す実
施例では、まず半導体チップ９の上側電極面側）を、電
極に対応した配線パターン１２が形成されたフレキシブ
ルフィルム１１で覆うとともに、開放された底面（裏面
）側を、中央部にダイボンド用の透孔１４が穿設された
絶縁樹脂フィルム１５で覆う。そして、上側のフレキシ
ブルフィルム１１の配線パターン１２の電極部と半導体
チップ９の電極とを、熱圧着等の方法で電気的に接続す
るとともに、２枚のフィルムの接触部を加熱融着等の方
法で接合する。
施例では、まず半導体チップ９の上側電極面側）を、電
極に対応した配線パターン１２が形成されたフレキシブ
ルフィルム１１で覆うとともに、開放された底面（裏面
）側を、中央部にダイボンド用の透孔１４が穿設された
絶縁樹脂フィルム１５で覆う。そして、上側のフレキシ
ブルフィルム１１の配線パターン１２の電極部と半導体
チップ９の電極とを、熱圧着等の方法で電気的に接続す
るとともに、２枚のフィルムの接触部を加熱融着等の方
法で接合する。
こうして外側が、配線パターン１２付きフレキシブルフ
ィルム１１と絶縁フィルム１５とで気密に覆われた半導
体部品を、回路基板８上の所定の位置に配置し、絶縁樹
脂フィルム１５の透孔１４を通して、半導体チップ９の
底面に塗布された導電性接着剤１０により、接着固定し
た後、この部品の電極端子部である、フレキシブルフィ
ルム１１の配線パターン１２端部を、回路基板８の導体
パターン７と電気的に接続する。
ィルム１１と絶縁フィルム１５とで気密に覆われた半導
体部品を、回路基板８上の所定の位置に配置し、絶縁樹
脂フィルム１５の透孔１４を通して、半導体チップ９の
底面に塗布された導電性接着剤１０により、接着固定し
た後、この部品の電極端子部である、フレキシブルフィ
ルム１１の配線パターン１２端部を、回路基板８の導体
パターン７と電気的に接続する。
さらに第４図（ａ）および（ｂ）に示す実施例において
は、まず半導体チップ９を電極面を下側にして下向きに
配置し、その電極面側を、電極に対応した配線パターン
１２か形成されたフレキシブルフィルム１１て覆うとと
もに、開放された上面（ｓ、面）側を、周端部に電極端
子パターン１６が形成された別のフレキシブルフィルム
１７により被包する。そして、下側のフレキシブルフィ
ルム１１の配線パターン１２と半導体チップ９の電極、
および上側のフレキシブルフィルム１７の電極端子パタ
ーン１６とを、それぞれ熱圧着等の方法で電気的に接続
するとともに、２枚のフレキシブルフィルム１１．１７
の接触部を加熱融着等の方法で接合し一体化する。
は、まず半導体チップ９を電極面を下側にして下向きに
配置し、その電極面側を、電極に対応した配線パターン
１２か形成されたフレキシブルフィルム１１て覆うとと
もに、開放された上面（ｓ、面）側を、周端部に電極端
子パターン１６が形成された別のフレキシブルフィルム
１７により被包する。そして、下側のフレキシブルフィ
ルム１１の配線パターン１２と半導体チップ９の電極、
および上側のフレキシブルフィルム１７の電極端子パタ
ーン１６とを、それぞれ熱圧着等の方法で電気的に接続
するとともに、２枚のフレキシブルフィルム１１．１７
の接触部を加熱融着等の方法で接合し一体化する。
こうして外側が２枚のフレキシブルフィルムにより気密
に覆われた半導体部品を、回路基板８上の所定の位置に
そのまま配置し、下側の配線パターン１２付きフレキシ
ブルフィルム１１の下面を、導電性接着剤１０により回
路基板８上に接着固定する。また上側の上側のフレキシ
ブルフィルム１７の電極端子パターン１６を、回路基板
８の導体パターン７と熱圧着等の方法で電気的に接続す
る。
に覆われた半導体部品を、回路基板８上の所定の位置に
そのまま配置し、下側の配線パターン１２付きフレキシ
ブルフィルム１１の下面を、導電性接着剤１０により回
路基板８上に接着固定する。また上側の上側のフレキシ
ブルフィルム１７の電極端子パターン１６を、回路基板
８の導体パターン７と熱圧着等の方法で電気的に接続す
る。
このように構成される実施例においても、材料コストが
安くて接続作業に要する時間が短かく、かつ接続部の信
頼性が高い。また、半導体チップ９の外側全体が耐熱性
の絶縁樹脂からなるフレキシブルフィルムで気密に覆わ
れているので、封止用樹脂を必要としないという利点が
ある。さらに従来は、ワイヤボンディング部および樹脂
封止部が基板上の広い面積を占有していたが、接続に要
する面積を低減することができるので、部品の配線およ
び実装密度を高めることができる。
安くて接続作業に要する時間が短かく、かつ接続部の信
頼性が高い。また、半導体チップ９の外側全体が耐熱性
の絶縁樹脂からなるフレキシブルフィルムで気密に覆わ
れているので、封止用樹脂を必要としないという利点が
ある。さらに従来は、ワイヤボンディング部および樹脂
封止部が基板上の広い面積を占有していたが、接続に要
する面積を低減することができるので、部品の配線およ
び実装密度を高めることができる。
［発明の効果］
以上説明したように本発明の半導体チップの実装方法に
おいては、高価な金線等が使用されず配線ハターン付き
のフレキシブルフィルムが使用されているので、安価で
、断線や剥がれのおそれがなく、接続信頼性が高い また、フィルムへの配線パターンの形成や接着加工が容
品なので、接続の作業性が良好であり、かつ実装時間を
短縮することができる。
おいては、高価な金線等が使用されず配線ハターン付き
のフレキシブルフィルムが使用されているので、安価で
、断線や剥がれのおそれがなく、接続信頼性が高い また、フィルムへの配線パターンの形成や接着加工が容
品なので、接続の作業性が良好であり、かつ実装時間を
短縮することができる。
またさらに、実装に要する基板占有面積が小さいので、
配線および部品の実装密度を高めることができる。
配線および部品の実装密度を高めることができる。
第１図は、本発明の半導体チップの実装方法の一実施例
の工程を説明するための断面図、第２図は、本発明の別
の実施例を説明するための断面図、第３図および第４図
は、それぞれ本発明のその他の実施例の工程を説明する
ための斜視図および断面図、第５図は、従来からの半導
体チップ実装方法の一つである、ワイヤボンディング方
法を説明するための断面図である。 ７・・・導体パターン ８・・・回路基板 ９・・・半導体チップ １０・・・導電性接着剤 １１・・・フレキシブルフィルム １２・・・配線パターン １３・・・凹穴 １４・・・ダイボンド用透孔 １５・・・絶縁樹脂フィルム １６・・・電極端子パターン １７・・・フレキシブルフィルム
の工程を説明するための断面図、第２図は、本発明の別
の実施例を説明するための断面図、第３図および第４図
は、それぞれ本発明のその他の実施例の工程を説明する
ための斜視図および断面図、第５図は、従来からの半導
体チップ実装方法の一つである、ワイヤボンディング方
法を説明するための断面図である。 ７・・・導体パターン ８・・・回路基板 ９・・・半導体チップ １０・・・導電性接着剤 １１・・・フレキシブルフィルム １２・・・配線パターン １３・・・凹穴 １４・・・ダイボンド用透孔 １５・・・絶縁樹脂フィルム １６・・・電極端子パターン １７・・・フレキシブルフィルム
Claims (4)
- （１）表面に導体パターンが形成された回路基板に半導
体チップを実装するにあたり、 前記半導体チップを前記回路基板上にダイボンドし、そ
の上に内側主面に半導体チップの電極と回路基板の導体
パターンとを接続する所定の配線パターンが形成された
樹脂フィルムをその配線パターン形成面を内側にして被
覆し、前記フィルムの配線パターンを前記半導体チップ
の電極および前記回路基板の導体パターンにそれぞれ電
気的に接続することを特徴とする半導体チップの実装方
法。 - （２）前記半導体チップは、前記回路基板の表面に設け
られた前記半導体チップを収容する凹部の底面にダイボ
ンドされ、その上に被覆された前記樹脂フィルムは、そ
の周縁部が前記凹部外周域に固着されていることを特徴
とする請求項１記載の半導体チップの実装方法。 - （３）表面に導体パターンが形成された回路基板に半導
体チップを実装するにあたり、 前記半導体チップの電極面側を、この半導体チップの電
極に対向する所定の配線パターンが形成された樹脂フィ
ルムで覆うとともに、前記半導体チップの他面側に絶縁
樹脂フィルムを配置し、これらの樹脂フィルムおよび絶
縁樹脂フィルムの周縁部を接合して、前記樹脂フィルム
の配線パターンを対向する半導体チップの電極に電気的
に接続したチップ部品を前記回路基板上にダイボンドし
、前記半導体チップの電極に接続された樹脂フィルムの
配線パターンを前記回路基板の導体パターンに電気的に
接続することを特徴とする半導体チップの実装方法。 - （４）表面に導体パターンが形成された回路基板に半導
体チップを実装するにあたり、 前記半導体チップの電極面側を、この半導体チップの電
極に対向する所定の第１の配線パターンが形成された第
１の樹脂フィルムで覆うとともに、前記半導体チップの
他面側に、前記第１の配線パターンに接続し、かつ外部
に導出した第２の配線パターンが形成された第２の樹脂
フィルムを配置し、これらの第１および第２の樹脂フィ
ルムを接合して、前記半導体チップの電極と第２の配線
パターンを前記第２の配線パターンを介して電気的に接
続して成るチップ部品を、前記回路基板上にダイボンド
し、前記外部に導出した第２の配線パターンと前記回路
基板の導体パターンに電気的に接続することを特徴とす
る半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261190A JPH04139737A (ja) | 1990-09-29 | 1990-09-29 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261190A JPH04139737A (ja) | 1990-09-29 | 1990-09-29 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04139737A true JPH04139737A (ja) | 1992-05-13 |
Family
ID=17358394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261190A Pending JPH04139737A (ja) | 1990-09-29 | 1990-09-29 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04139737A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996024162A1 (de) * | 1995-02-02 | 1996-08-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung |
| JP2006344652A (ja) * | 2005-06-07 | 2006-12-21 | Toshiba Components Co Ltd | 半導体装置及び半導体素子の搭載方法 |
| WO2009108300A3 (en) * | 2008-02-28 | 2009-10-22 | General Dynamics Advanced Information Systems, Inc. | Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards |
| JP2009253280A (ja) * | 2008-04-05 | 2009-10-29 | Semikron Elektronik Gmbh & Co Kg | 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法 |
-
1990
- 1990-09-29 JP JP2261190A patent/JPH04139737A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996024162A1 (de) * | 1995-02-02 | 1996-08-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung |
| JP2006344652A (ja) * | 2005-06-07 | 2006-12-21 | Toshiba Components Co Ltd | 半導体装置及び半導体素子の搭載方法 |
| WO2009108300A3 (en) * | 2008-02-28 | 2009-10-22 | General Dynamics Advanced Information Systems, Inc. | Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards |
| JP2009253280A (ja) * | 2008-04-05 | 2009-10-29 | Semikron Elektronik Gmbh & Co Kg | 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US6504104B2 (en) | Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| US5404273A (en) | Semiconductor-device package and semiconductor device | |
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| KR20030008616A (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| KR100345075B1 (ko) | 칩 사이즈 패키지 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH0558657B2 (ja) | ||
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JP2785536B2 (ja) | マルチチップモジュール及びその製造方法 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| KR100565766B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| KR20030046788A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| KR19980043249A (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| KR100352115B1 (ko) | 반도체패키지 | |
| KR980012334A (ko) | 적층형 반도체 칩 패키지와 그 제조방법 | |
| KR100253379B1 (ko) | 쉘케이스 반도체 패키지 및 그 제조방법 | |
| KR100525452B1 (ko) | 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판 | |
| KR950003906B1 (ko) | 탭 패키지 |