JP2009253280A - 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法 - Google Patents

気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法 Download PDF

Info

Publication number
JP2009253280A
JP2009253280A JP2009073924A JP2009073924A JP2009253280A JP 2009253280 A JP2009253280 A JP 2009253280A JP 2009073924 A JP2009073924 A JP 2009073924A JP 2009073924 A JP2009073924 A JP 2009073924A JP 2009253280 A JP2009253280 A JP 2009253280A
Authority
JP
Japan
Prior art keywords
power semiconductor
connection
layer
semiconductor module
sealing surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009073924A
Other languages
English (en)
Other versions
JP5537825B2 (ja
Inventor
Christian Goebl
ゲープル クリスティアン
Heiko Braml
ブラムル ハイコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of JP2009253280A publication Critical patent/JP2009253280A/ja
Application granted granted Critical
Publication of JP5537825B2 publication Critical patent/JP5537825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法を提供する。
【解決手段】 本発明のパワー半導体モジュールは、基板と、この基板に形成されている回路装置とを有し、この回路装置は、相互に電気絶縁されている複数の導体路と、この導体路に配されているパワー半導体コンポーネントとを有している。このパワー半導体コンポーネントは、回路に適合する方式で接続デバイスを用いて接続されており、この接続デバイスは、少なくとも２つの導電層と少なくとも１つの電気絶縁層との交互に連続する層を備えている。この場合、基板は第１シール面を有し、この第１シール面は断続することなく回路装置を取り囲んでいる。さらに、このシール面は、接続層を用いて接続デバイスの層の割り当てられた第２シール面に対して接続されている。本発明に従うと、このパワー半導体モジュールは、基板と、パワー半導体コンポーネントと、接続デバイスとに対して加圧することにより製造される。
【選択図】図４

Description

本発明は、パワー半導体モジュールとその製造方法に関するものである。このパワー半導体モジュールの回路装置は、周囲の影響に対して気密密閉されている。特に厳しい環境において車両やその他の用途に電気駆動を用いるとき、パワー半導体モジュールを特別な様式で体現することは有益である。この体現によって、パワー半導体モジュールの回路装置は、特に湿度と併せて大きな気温変化の影響に対して保護されるはずである。
パワー半導体モジュールは特許文献１から知られており、いわゆるプリプレグがパワー半導体モジュールの内部絶縁のために開示されている。ここではかつ下記においては、プリプレグは、完成前の製品の多様な構成を意味することを理解されるべきである。この完成前の製品は、絶縁材とプラスチック母材とから成っており、圧力及び／又は温度を加えることで硬化するので、少なくとも１つの接続対象とともに材料結合接続を形成する。
同様に、例えば特許文献２から知られているのがゲル状の絶縁体であり、このゲル状の絶縁体は、多様な様式を用いてパワー半導体モジュールの内部絶縁のために配される。従来技術に従うと、これらのパワー半導体モジュールは、負荷及び補助ターミナルのためのターミナル要素に外部連結するプラスチックハウジングを有している。
例えば特許文献３は接続デバイスを開示しており、この接続デバイスは、パワー半導体モジュールの回路装置の回路に適合する接続のために、導電層と絶縁層との交互に連続する層から成っている。このタイプの接続デバイスは、特にパワー半導体モジュールのコンパクトな構造に適切である。
同様に、ディスクセルが長い間知られており、これらのディスクセルは、周囲の影響に対して気密密閉されている１つ又は複数のパワー半導体コンポーネントを内部に有している。このタイプのディスクセルは、通常、プラスチックハウジングを伴ったパワー半導体モジュールから知られているように、３相ブリッジ回路のような複雑な回路装置は有さない。
ＤＥ１９６１７０５５Ｃ１ ＤＥ１０２００４０２１９２７Ａ１ ＤＥ１０３５５９２５Ａ１
本発明の課題は、パワー半導体モジュールとその製造方法とを提供することである。パワー半導体モジュールの回路装置は周囲の影響に対して気密密閉されていると同時に、この回路装置は簡素な生産可能性と併せて柔軟な構成に対応可能である。
この課題は、本発明に従い、請求項１の特徴を備えているパワー半導体モジュールを用いることにより、かつ、請求項６に記載されている製造方法を用いることにより、達成できる。好適実施例は、従属請求項に記載されている。
本発明の起点はパワー半導体モジュールの回路装置であり、このパワー半導体モジュールは、基板と、この基板に配されている導体路と、この導体路に配されているパワー半導体コンポーネントと、このコンポーネントに関して配されている接続デバイスとを備えている。この場合、回路装置は、電気的な機能のために必要とされる、導体路と半導体コンポーネントとの全てをまとめて意味することを理解されたい。少なくとも２つの導電層と、少なくとも１つの電気絶縁層との交互に連続する層は、ここでは接続デバイスとして機能する。回路装置の導体路は、基板に形成され、相互に電気絶縁される。これらの導体路は、パワー半導体コンポーネントを上積みし、パワー半導体コンポーネントの回路に適合する接続を一部形成する。さらなる回路に適合する接続は、接続デバイスを用いて形成される。このために、導電層のうちの少なくとも１層が、本質的に構成され、接続路を形成する。同様に、めっきされたスルーホールが、異なる導電層の間に設けられることは好ましい。
本発明に従うと、基板は第１シール面を有し、この第１シール面は回路装置を断続することなく取り囲む。このシール面は、回路装置を囲むようなフレームとして構成され、一例として、導体路と類似した金属層として、又は、基板の自由面として、形成されることができる。この第１シール面は、接続層を用いて、金属又は絶縁層のどちらか、接続デバイスの割り当てられた第２シール面に対して気密密閉接続されている。この接続は、圧力焼結接続として形成されることが好ましい。
ここではかつ下記においては、圧力焼結接続という語は、周知の、焼結金属を用いることによる２つの金属の接続としてだけではなく、焼結金属の代わりにプリプレグとの電気絶縁接続としても理解されるべきである。接続形成の間の温度と圧力との条件は、焼結金属を用いることによる、周知の圧力焼結接続の条件に相当する。
本発明に従う、このタイプのパワー半導体モジュールを形成するための方法は、次の基本的なステップ、すなわち、
・パワー半導体コンポーネントを基板の割り当てられた導体路に配するステップ。ここでは、焼結金属層を各パワー半導体コンポーネントと導体路の割り当てられた面との間に配することが好ましい。
・接続層を、例えば焼結金属層として又はプリプレグとして体現して、第１シール面に配するステップ。
・パワー半導体コンポーネントと、第１シール面と、基板とに関して接続デバイスを配するステップ。ここでは言うまでもなく、第２シール面も接続層に関して指向されるので第１シール面に関しても指向される。
・基板と、パワー半導体コンポーネントと、接続デバイスとに対して圧力を加え、好ましくは温度も加えるステップ。この結果、第１シール面と第２シール面との間に圧力焼結接続が形成される。
によって特徴づけられる。
特にここでは、パワー半導体コンポーネントを配した後に、例えばシリコンゲルのようなゲル状の絶縁体が、このコンポーネントを囲むように完全に配され、基板と反対にある主要面のエッジの周囲に配されると好ましい。
この回路装置の特に好適な効果を、各実施例の説明において述べる。本発明の解決手段は、さらに実施例と図１〜８とに基づいて、より詳細に説明する。
従来技術に従う接続デバイスを伴ったパワー半導体モジュールからの部分的な側面図である。 従来技術に従う接続デバイスを伴ったパワー半導体モジュールからの部分的な平面図である。 本発明に従うパワー半導体モジュールの第１構成の部分的な側面図である。 本発明に従うパワー半導体モジュールの第２構成の部分的な側面図である。 本発明に従うパワー半導体モジュールの第３構成の部分的な側面図である。 本発明に従うパワー半導体モジュールの基板の平面図である。 本発明に従うパワー半導体モジュールの第１接続デバイスを部分的に示す図である。 本発明に従うパワー半導体モジュールの第２接続デバイスを部分的に示す図である。
図１は、従来技術に従う接続デバイス（４）を伴ったパワー半導体モジュールからの部分的な側面図である。この図と他の全図面とにおいて、ハウジングと、必要な外付けの負荷及び補助ターミナル要素とは図示されていない。この図では基板（２）を示しており、この基板（２）は、いわゆるＤＣＢ（ｄｉｒｅｃｔ ｃｏｐｐｅｒ ｂｏｎｄｉｎｇ）又はＩＭＳ（絶縁型金属基板）基板のような周知のものであるが、このような基板に限定することを意図してはいない。基板（２）は、導体路（２２ａ／ｂ）を伴った絶縁層（２０）を有しており、この導体路（２２ａ／ｂ）は、絶縁層（２０）に配され、相互に電気絶縁されている。ここでは、この導体路のうちの１つ（２２ａ）はパッケージされていない半導体コンポーネント（３）を上積みしており、このコンポーネント（３）は、例えば３相モータを駆動するために用いられるような例えばパワートランジスタである。
焼結金属層（５２）が、半導体コンポーネント（３）を上積みしている第１導体路（２２ａ）と、半導体コンポーネント（３）の第１主要面の割り当てられたコンタクト面（３２）との間を導電接続するために配される。製造における圧力焼結プロセス後、この焼結金属層（５２）は、高い信頼性の導電接続を示す。
半導体コンポーネント（３）の第２主要面は、２つのコンタクト面（３４、３６）を有している。つまり、１つ目は大きな面のエミッタターミナル面（３４）であり、２つ目は小さな方のゲートターミナル面（３６）である。焼結金属層（５４）は、次にエミッタターミナル面（３４）に配される。この焼結金属層（５４）は、エミッタターミナル面（３４）を接続デバイス（４）に対して電気接続するために機能する。
ここでは、接続デバイス（４）は金属膜（４０）として体現されており、この金属膜（４０）は、焼結接続部（５０、５２）の領域において貴金属コーティングした銅から成っていると好ましい。この金属膜（４０）の厚さは、従来技術に従って、金属膜（４０）が少なくともワイヤボンディング接続部と同じ通電容量を有するように選択される。
接続デバイス（４）は、半導体コンポーネント（３）のエミッタターミナル面（３４）と、基板（２）の第２導体路（２２ｂ）との間に導電接続を形成している。同様に、接続デバイス（４）の第２導体路（２２ｂ）に対する接続は、圧力焼結接続として体現されている。金属膜（４０）は、２つのコンタクト面の間に弓形の延在部（４２０）を有すると好ましい。
絶縁体（６）が、接続デバイス（４）の弓形の延在部（４２０）と基板（２）と半導体コンポーネント（３）とによって形成されている体積領域に配されている。この絶縁体は、製造プロセスの間に、接続デバイス（４）によって、連続して被覆されているこの領域に加えられたものである。この構成の場合には、これは、図２のとおり、半導体コンポーネント（３）の側面エッジ（３０）に沿い、上面エッジ（３８）の外側部分にも沿っている領域である。
用いられている絶縁体（６）は、半導体コンポーネント（３）のエッジに計量（ｍｅｔｅｒｉｎｇ）法又はキャスティング法で加えられ、ＵＶ照射を用いて架橋結合された、多成分から成るシリコン化合物であると好ましい。その結果、回路装置が対応する高圧のために設計された場合、第一に絶縁体（６）のタフネス度が設けられ、第二にシリコン化合物のようなものもまた内部絶縁に適切である。
図２は、従来技術に従う接続デバイスを伴ったパワー半導体モジュールからの部分的な平面図である。この図では、図１で示されている回路装置と同じ部分を示している。
この図では、導体路（２２ａ、ｂ）を伴った、接続デバイス（４）のコンタクト面（５００、５４０）と、半導体コンポーネント（３）又は半導体コンポーネント（３）のエミッタターミナル面（３４）との間の領域における、かつ、接続デバイス（４）に沿っている領域における、絶縁体（６）の面的な広がりを示している。
この構成に従うと、絶縁体（６）は、第一に、圧力が、図の平面方向に圧力焼結接続の範囲で面に印加される場合に、準流体静力学的要素として機能し、この準流体静力学的要素は、絶縁体（６）の接触面に均等に圧力を分配するので、加圧の間、半導体コンポーネントへの損傷を防止する。第二に、絶縁体（６）は、すでに述べた、本発明に従うパワー半導体モジュールの回路装置の電気絶縁のためにも機能する。
図３は、本発明に従うパワー半導体モジュールの第１構成からの部分的な側面図である。基板（２）と、導体路（２２）に配されているパワー半導体コンポーネント（３）との基本的な構造は、図１に示されている構造に等しい。しかし、この図では、接続デバイス（４）は、少なくとも３層から成る交互の構造を有しており、基板（２）から見ると、層の連続は、第１導電層（４０）から始まり、第１絶縁層（４４）が続き次に再び導電層（４２）が続く。ここでは、図６のとおり、接続デバイス（４）は回路装置全体の上にかつ第１シール面（２００）を越えて延びる。
本発明に従うと、基板（２）は、回路装置を囲むように周囲のみに形成されるシール面（２００）を有しており、このシール面は、ここでは導体路（２２）に類似して形成される金属層（２４）に配される。このタイプのパワー半導体モジュールを製造するための本発明による方法に従うと、圧力焼結方法で、焼結金属層（６０）が、ここでは金属の第１シール面（２００）に配され、この焼結金属層は、第２シール面（４００）に接続され、この第２シール面（４００）は、ここでは接続デバイス（４）の第１導電層（４０）に配される。これらの焼結接続を形成するために、もちろん、接続対象、すなわち第１シール面（２００）と第２シール面（４００）とに、貴金属コーティングを行うことが好ましい。１つの作業ステップにおいて同時に複数の焼結接続を形成することは特に好ましい。すなわち、２つのシール面（２００、４００）の焼結接続と、パワー半導体コンポーネント（３）の焼結接続つまり割り当てられた導体路（２２）と接続デバイス（４）の第１金属層（４０）とに対する接続である。
さらに、図は、ゲル状の絶縁体（６）が各パワー半導体コンポーネント（３）を囲むように周囲に、有益には第１シール面（２００）の範囲まで、配されることを示している。この絶縁体は、パワー半導体コンポーネント（３）をこの側面エッジ（３０）において取り囲むだけではなく、基板とは反対にある、このコンポーネントの主要面をこの主要面のエッジ（３８）において被覆もしている。
図４は、本発明に従うパワー半導体モジュールの第２構成からの部分的な側面図である。パワー半導体コンポーネント（３）の体現と接続デバイス（４）の構造とは、概ね図３に示されている構造に等しい。しかし、ここでは、接続デバイスは、パワー半導体コンポーネント（３）と反対側にある第１シール面（２００）をさらに越えて少なくとも部分的に突き出て、例えば外付けの負荷及び補助ターミナルのためのターミナル要素に対して接続される。
しかし、ここでは、第１シール面（２００）として、基板（２）は、金属層を有しているのではなく、基板（２）の基体（２０）の窪んだ領域をもっぱら有しており、この領域は、回路装置を完全に取り囲んでいる。すなわちＤＣＢ基板の場合のセラミックの領域である。
ここでは焼結金属は、次に再び接続層（６０）として用いられることが可能であるが、この場合、次に貴金属コーティングが各シール面（２００、４００）に配置されなくてはならない。代替好適例として、プリプレグがここでは接続層（６０）として用いられ、このプリプレグは、回路装置を囲むようにフレーム状方式で配されるので、回路装置を完全に取り囲む（図６のとおり）。パワー半導体コンポーネント（３）の焼結接続の範囲では、ここではプリプレグ（６０）の第１シール面（２００）と第２シール面（４００）とに対する接続も同時に生成され、第２シール面（４００）は、ここでは再度接続デバイス（４）の第１導電層（４０）の部分的な面である。
図５は、本発明に従うパワー半導体モジュールの第３構成からの部分的な側面図である。この構成は、第２シール面（４００）が、接続デバイス（４）の第１絶縁層（４４）の部分的な面であるという趣旨で、図４の第２構成とは異なる。ここでは接続層（６０）はプリプレグとして体現されるのが有益である。
図６は、本発明に従うパワー半導体モジュールの基板（２）の平面図である。この図では、回路装置を伴った基板（２）を示しており、この回路装置は、３つの導体路（２２）と、この導体路のうちの２つに配されているパワー半導体コンポーネント（３）とを備えている。図は、同様に概略的に接続層（４）を示しており、この接続層（６０）は、基板（２）の周囲の第１シール面（２００）と、接続デバイス（４）の第２シール面（４００）とに合致している。
パワー半導体コンポーネント（３）の相互の又はさらなる導体路（２２）に対する回路に適合する接続は、接続デバイス（４）によって成され、この接続デバイス（４）の外周のみが図示されている。本発明に従うと、この接続デバイスが、回路装置全体と第１シール面（２００）との上に突き出て、周囲の影響に関して回路装置の気密密閉を達成することは、ここでは明らかである。
図７は、本発明に従うパワー半導体モジュールの第１接続デバイス（４）を部分的に示している。この図では、断続（４２２）のある第２導電層（４２）から絶縁層（４４）の孔（４４２）を通って第１導電層（４０）までの直通接続部（４０４）を図示している。これは、ここではワイヤボンディング接続部（４０４）として体現されている。図は、同様に、第１導電層（４０）の断続（４０２）を示しており、図３〜５のとおり、例えばパワー半導体コンポーネントのエミッタターミナルとゲートターミナルとのための２つの相互絶縁された接続路を生成するためである。
回路装置を気密密閉するために、周囲の第１及び第２シール面を相互接続するだけでなく、導電層（４０、４２）の開口部（４０２、４２２）間の幅（ｘ）を定めることも必要である。従って、このタイプの２つの開口部（４０２、４２２）が互いから幅（ｘ）の位置にあり、この幅（ｘ）が導電層（４０、４２）間に配されている絶縁層（４４）の厚さ（ｄ）の少なくとも１０倍である場合、特に好ましい。
図８は、本発明に従うパワー半導体モジュールの第２接続デバイス（４）を部分的に示している。この図では、接続デバイスを図示しており、この接続デバイスは、３つの導電層（４０、４２、４６）と、夫々間に配されている２つの絶縁層（４４、４８）とを備えている。第１及び第２導電層（４０、４２）は、回路に適合する接続のためのめっきされたスルーホール（４０６）を有している一方、第３導電層（４６）は、断続がなく、例えば回路装置を遮蔽するために機能することができる。
この接続デバイスの個々の各層、特に断続のない第３導電層（４６）は、この導電層に第２シール面（４００）を配するのに適切である。
２ 基板
３ 半導体コンポーネント
４ 接続デバイス
６ 絶縁体
２０ 絶縁層、基体
２２ａ、ｂ 導体路
２４ 金属層
３０ 側面エッジ
３２、３４、３６ コンタクト面
３８ 上面エッジ
４０、４２、４６ 導電層
４４、４８ 絶縁層
５０、５２、６０ 焼結金属層
２００、４００ シール面
４０２、４２２ 断続
４０４ 直通接続部、ワイヤボンディング接続部
４０６ めっきされたスルーホール
４２０ 弓形の延在部
４４２ 孔
５００、５４０ コンタクト面

Claims (10)

  1. 基板（２）と、この基板（２）に形成されている回路装置とを有し、この回路装置が、相互に電気絶縁されている複数の導体路（２２）と、この導体路（２２）に配されているパワー半導体コンポーネント（３）とを有し、これらのパワー半導体コンポーネント（３）が、回路に適合する方式で接続デバイス（４）を用いて接続され、この接続デバイス（４）が、少なくとも２つの導電層（４０、４２、４６）と少なくとも１つの電気絶縁層（４４、４８）との交互に連続する層とを有しているパワー半導体モジュールにおいて、
    基板（２）が第１シール面（２００）を有し、この第１シール面（２００）が、断続することなく回路装置を取り囲んでおりかつ接続層（６０）を用いて接続デバイス（４）の層の割り当てられた第２シール面（４００）に対して接続されていることを特徴とする、パワー半導体モジュール。
  2. 第１シール面（２００）が、金属層（２４）に配されており、圧力焼結接続と接続層（６０）としての焼結金属層とを用いて接続デバイス（４）の導電層（４０、４２、４６）に対して気密密閉して接続されていることを特徴とする、請求項１に記載のパワー半導体モジュール。
  3. 第１シール面（２００）が、金属層に形成され又は基板（２）の絶縁面として形成され、圧力焼結接続と接続層（６０）としてのプリプレグとを用いて第２シール面（４００）に対して機密密閉して接続されていることを特徴とする、請求項１に記載のパワー半導体モジュール。
  4. 第２シール面（４００）が、接続デバイス（４）の導電層（４０、４２、４６）に又は絶縁層（４４、４８）に形成されていることを特徴とする、請求項１に記載のパワー半導体モジュール。
  5. ゲル状の絶縁体（６）が、各パワー半導体コンポーネント（３）を囲むように周囲に配されていることを特徴とする、請求項１に記載のパワー半導体モジュール。
  6. ・パワー半導体コンポーネント（３）を基板（２）の割り当てられた導体路（２２）に配するステップと、
    ・接続層（６０）を第１シール面（２００）に配するステップと、
    ・接続デバイス（４）を、パワー半導体コンポーネント（３）と、第１シール面（２００）と、基板（２）の導体路（２２）とに対して、配するステップと、
    ・基板（２）と、パワー半導体コンポーネント（３）と、接続デバイス（４）とに対して加圧するステップと
    の基本的なステップによって特徴づけられている、請求項１に記載のパワー半導体モジュールのための製造方法。
  7. パワー半導体コンポーネント（３）を配した後に、ゲル状の絶縁体（６）が、パワー半導体コンポーネント（３０）を囲むようにかつ基板（２）と反対にある主要面のエッジ（３８）を被覆する方式で配されることを特徴とする、請求項６に記載の製造方法。
  8. 各パワー半導体コンポーネント（３）の、割り当てられた導体路（２２）と接続デバイス（４）の金属層（４０、４２、４６）とに対する接続が、焼結接続として形成されることを特徴とする、請求項６に記載の製造方法。
  9. 接続層（６０）が焼結金属層であり、この層の、金属的に形成されている第１シール面（２００）と、接続デバイス（４）の金属層（４０、４２、４６）の割り当てられた第２シール面（４００）とに対する材料結合接続が、パワー半導体コンポーネント（３）の、導体路（２２）と接続デバイス（４）の第１金属層（４０）とに対する焼結接続と同時に形成されることを特徴とする、請求項６に記載の製造方法。
  10. 接続層（６０）がプリプレグであり、この層の、第１シール面（２００）と、接続デバイス（４）の割り当てられた第２シール面（４００）とに対する材料結合接続が、パワー半導体コンポーネント（３）の、導体路（２２）と接続デバイス（４）の第１金属層（４０）とに対する焼結接続と同時に形成されることを特徴とする、請求項６に記載の製造方法。
JP2009073924A 2008-04-05 2009-03-25 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法 Active JP5537825B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008017454.8 2008-04-05
DE102008017454A DE102008017454B4 (de) 2008-04-05 2008-04-05 Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu

Publications (2)

Publication Number Publication Date
JP2009253280A true JP2009253280A (ja) 2009-10-29
JP5537825B2 JP5537825B2 (ja) 2014-07-02

Family

ID=40886253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073924A Active JP5537825B2 (ja) 2008-04-05 2009-03-25 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法

Country Status (6)

Country Link
US (1) US8324717B2 (ja)
EP (1) EP2107604B1 (ja)
JP (1) JP5537825B2 (ja)
KR (1) KR101574343B1 (ja)
CN (1) CN101552255B (ja)
DE (1) DE102008017454B4 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008017454B4 (de) 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102009024385B4 (de) * 2009-06-09 2011-03-17 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul mit einer Verbindungseinrichtung
DE102010038731B3 (de) * 2010-07-30 2011-12-08 Semikron Elektronik Gmbh & Co. Kg Submodul und Leistungshalbleitermodul
DE102010039824B4 (de) * 2010-08-26 2018-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102010062547B4 (de) * 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
DE102013102828B4 (de) * 2013-03-20 2018-04-12 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungseinrichtung
DE102014214057A1 (de) * 2014-07-18 2016-01-21 Zf Friedrichshafen Ag Elektronische Getriebesteuerungseinrichtung und Verfahren zum Herstellen derselben
DE102014114093B4 (de) * 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102014114097B4 (de) 2014-09-29 2017-06-01 Danfoss Silicon Power Gmbh Sinterwerkzeug und Verfahren zum Sintern einer elektronischen Baugruppe
US10056319B2 (en) 2016-04-29 2018-08-21 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
DE102017215039A1 (de) * 2017-08-29 2019-02-28 Siemens Aktiengesellschaft Leistungsmodul und Verfahren zur Herstellung eines solchen Leistungsmoduls
JP6939542B2 (ja) * 2017-12-28 2021-09-22 株式会社オートネットワーク技術研究所 電気接続装置
JP7255245B2 (ja) 2019-03-08 2023-04-11 セイコーエプソン株式会社 電子時計、ムーブメントおよびモーター制御回路
US11348875B2 (en) * 2020-02-27 2022-05-31 Micron Technology, Inc. Semiconductor devices with flexible connector array
DE102020121033B4 (de) * 2020-08-10 2024-08-29 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung, Leistungshalbleitermodul damit und Verfahren zur Herstellung
DE102022125597A1 (de) 2022-10-05 2024-04-11 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung und Leistungshalbleitermodul hiermit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139737A (ja) * 1990-09-29 1992-05-13 Toshiba Lighting & Technol Corp 半導体チップの実装方法
WO1998015005A1 (de) * 1996-09-30 1998-04-09 Siemens Aktiengesellschaft Mikroelektronisches bauteil in sandwich-bauweise
JPH1093017A (ja) * 1996-04-29 1998-04-10 Semikron Elektron Gmbh 多層構造方式での高実装密度の半導体パワーモジュール
JP2005167241A (ja) * 2003-11-29 2005-06-23 Semikron Elektron Gmbh パワー半導体モジュール及びその製造方法
JP2007103948A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg 絶縁中間層を備えたパワー半導体モジュール及びその製造方法
JP2007214340A (ja) * 2006-02-09 2007-08-23 Hitachi Ltd 金属超微粒子使用接合材及びそれを用いた半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1594165A1 (de) * 1966-01-12 1971-02-04 Metallgesellschaft Ag Haftmittel fuer die Bindung von Kautschuk auf Werkstoffen
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
DE10314172B4 (de) * 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
US7023078B2 (en) * 2003-05-06 2006-04-04 Seiko Instruments Inc. Packages for communication devices
WO2005096374A1 (de) * 2004-03-15 2005-10-13 Siemens Aktiengesellschaft Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses
DE102004021927B4 (de) 2004-05-04 2008-07-03 Semikron Elektronik Gmbh & Co. Kg Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul
DE102004057421B4 (de) * 2004-11-27 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
DE102004061936A1 (de) * 2004-12-22 2006-07-06 Siemens Ag Anordnung eines Halbleitermoduls und einer elektrischen Verschienung
DE102007006706B4 (de) * 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102008017454B4 (de) 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139737A (ja) * 1990-09-29 1992-05-13 Toshiba Lighting & Technol Corp 半導体チップの実装方法
JPH1093017A (ja) * 1996-04-29 1998-04-10 Semikron Elektron Gmbh 多層構造方式での高実装密度の半導体パワーモジュール
WO1998015005A1 (de) * 1996-09-30 1998-04-09 Siemens Aktiengesellschaft Mikroelektronisches bauteil in sandwich-bauweise
JP2001501376A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト サンドイッチ構造のマイクロエレクトロニクス構成部材
JP2005167241A (ja) * 2003-11-29 2005-06-23 Semikron Elektron Gmbh パワー半導体モジュール及びその製造方法
JP2007103948A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg 絶縁中間層を備えたパワー半導体モジュール及びその製造方法
JP2007214340A (ja) * 2006-02-09 2007-08-23 Hitachi Ltd 金属超微粒子使用接合材及びそれを用いた半導体装置

Also Published As

Publication number Publication date
DE102008017454B4 (de) 2010-02-04
EP2107604A2 (de) 2009-10-07
CN101552255B (zh) 2012-11-14
EP2107604B1 (de) 2014-09-10
KR20090106354A (ko) 2009-10-08
KR101574343B1 (ko) 2015-12-03
DE102008017454A1 (de) 2009-12-31
US20100090328A1 (en) 2010-04-15
JP5537825B2 (ja) 2014-07-02
CN101552255A (zh) 2009-10-07
EP2107604A3 (de) 2010-11-03
US8324717B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
JP5537825B2 (ja) 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法
CN109935574B (zh) 半导体模块和用于生产半导体模块的方法
US9609748B2 (en) Semiconductor module comprising printed circuit board and method for producing a semiconductor module comprising a printed circuit board
JP5587844B2 (ja) パワー半導体モジュールおよびその製造方法
JP5291872B2 (ja) 絶縁中間層を備えたパワー半導体モジュールの製造方法
JP3960230B2 (ja) 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP5118888B2 (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
TWI268583B (en) High-frequency device
JP2018152585A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
KR20130006368A (ko) 냉각장치를 포함하는 전력 전자 시스템
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
WO2015016017A1 (ja) 半導体装置
US20190214340A1 (en) Power module
WO2015182284A1 (ja) 半導体装置
CN111816633B (zh) 半导体装置及半导体装置的制造方法
US7405448B2 (en) Semiconductor device having a resistance for equalizing the current distribution
JP7325384B2 (ja) 半導体装置の製造方法
CN113206048A (zh) 半导体装置及其制造方法
JP7472806B2 (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
US9324627B2 (en) Electronic assembly for mounting on electronic board
JP4150508B2 (ja) 電力用半導体装置
JP2021040113A (ja) 半導体装置
JP2006066551A5 (ja)
CN216354215U (zh) 混合功率开关电路及具有其的电子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130509

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

R150 Certificate of patent or registration of utility model

Ref document number: 5537825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250