JP3960230B2 - 半導体モジュールおよびその製造方法並びにスイッチング電源装置 - Google Patents
半導体モジュールおよびその製造方法並びにスイッチング電源装置 Download PDFInfo
- Publication number
- JP3960230B2 JP3960230B2 JP2003015899A JP2003015899A JP3960230B2 JP 3960230 B2 JP3960230 B2 JP 3960230B2 JP 2003015899 A JP2003015899 A JP 2003015899A JP 2003015899 A JP2003015899 A JP 2003015899A JP 3960230 B2 JP3960230 B2 JP 3960230B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- wiring
- substrate
- power supply
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、例えばスイッチング電源に用いられ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのパワー半導体素子を含む半導体モジュールに関する。
【０００２】
【従来の技術】
近年、電子機器は小型化，軽量化が進み、これに伴い、電子機器に搭載されている電源としてのスイッチング電源装置に対する小型化の要求が高まっている。また、ノード型パソコン等の携帯型の機器や、薄型のＣＲＴやフラットパネルディスプレイに用いられるスイッチング電源装置には小型化に加えて薄型化が求められている。
スイッチング電源は、トランス，コンデンサ，抵抗等の受動素子、ＩＧＢＴ，ＭＯＳＦＥＴなどのスイッチ素子、ならびに制御ＩＣなどで構成される。
【０００３】
図４は、スイッチング電源装置の従来例を示す図であって、受動素子としてトランス３１，コンデンサ３２，抵抗３３、スイッチ素子としてＭＯＳＦＥＴ３５、スイッチング電源装置を制御する制御ＩＣ３６、外部導出端子３７などが基板３８に搭載されている。基板３８は金属ベース板（３８−１）上に絶縁層（３８−２）を形成しその上に回路パターン（３８−３）が形成されたものであり、トランス３１，コンデンサ３２，抵抗３３、ＭＯＳＦＥＴ３５の電極、外部導出端子３７がはんだ（３８−４）を介して接続されている。
ＭＯＳＦＥＴ３５は基板に接続固定される面とは反対側の面にも電極（例えば主電極と制御電極；以下上面電極という）を有しており、基板に固定される面とははんだ付けによって実装され、上面電極と回路パターン（３８−３）との間はワイヤボンディングによって接続されている。制御ＩＣ３６は図示しない配線パターンを備えた絶縁基板３４上に実装され、絶縁基板３４が絶縁基板３８上に搭載されワイヤボンディングなどによって回路パターン（３８−３）に接続されている。
【０００４】
上記のように構成した後、外部導出端子３７の先端部を露出させてケース３９に収容している。
このようなスイッチング電源装置を小型化するに当たって、複数のスイッチ素子とその制御ＩＣとを１つのパッケージ内に収容したものを用いることにより、装置の小型化を図ることも検討されている。１つのパッケージ内に収容するに当たり、リードフレームを用い、スイッチ素子と制御ＩＣとを別の領域に搭載し、各出力端子との間はワイヤボンディングによって接続する。あるいは、スイッチ素子と制御ＩＣを別の基板に搭載し、基板間をワイヤボンディングによって接続する（例えば、特許文献１参照）。
【０００５】
また、半導体チップの両面に電極が形成されるものにおいて、半導体チップの上面（裏面）電極に導電性のポストを固着させて、各導電性のポストの先端が露出するように樹脂封止しているものもある（例えば、特許文献２参照）。
従来のスイッチング電源装置においては、上述の如く、スイッチ素子、制御ＩＣをまとめて収容したパッケージを用い、このパッケージのほかコンデンサや抵抗等の受動素子並びにトランスを基板の載置した上で、全体をケースに収容していた。
【０００６】
【特許文献１】
特開2000-91499号公報
【０００７】
【特許文献２】
特開2000-243880号公報
【０００８】
【発明が解決しようとする課題】
スイッチ素子と制御ＩＣとを同一基板上に搭載すると、スイッチ素子のスイッチングに伴うノイズが制御ＩＣに伝播して誤動作等の原因となる。このような影響を避けるため、上述の図４の例では、制御ＩＣ３６の直下に絶縁層３４を設け、ＭＯＳＦＥＴ３５の直下に比して制御ＩＣ３６直下の絶縁層の厚さを厚くしている。
上記のノイズが伝播しない程度に絶縁基板３８の絶縁層（３８−２）を全体的に厚くしてもよいが、絶縁膜（３８−２）が厚いとＭＯＳＦＥＴ３５の放熱の妨げとなるので、ＭＯＳＦＥＴ３５の直下など所望の部位のみ絶縁層を薄くする必要があり、製造工程が複雑になるという問題がある。
【０００９】
上記特許文献１に記載されているように、リードフレームを用いてスイッチ素子と制御ＩＣとを別の領域に配置すると、絶縁層の厚さについて考慮をしなくとも前記のノイズの影響を回避できるが、各素子と基板上の配線パターンとの間はワイヤボンディングによって配線されているため、ワイヤの引きまわしスペースを確保する必要があり、小型化・薄型化には限界がある。さらに、ボンディングワイヤは電流容量が小さく電気抵抗が大きいため、大電流を流すには不向きである。
スイッチ素子と制御ＩＣとを別基板に搭載する構成においても、両基板をワイヤボンディングによって接続しているので、電気抵抗が大きく、大電流を流すには不向きである。
【００１０】
上記特許文献２に記載されているように、導電性のポストを外部に導出端子として用いれば大電流を取り出すことが可能となるが、かかる構成に単に制御ＩＣをパッケージ内に搭載したのでは、ノイズ伝播の課題が解決できず、導電性ポストを外部導出端子とすると複雑な回路パターンに対応するのが難しい。また。樹脂封止する際に確実にポストを露出させる必要があり、剥離シートを用いるなど作業工程が複雑になる。
また、スイッチ素子や制御ＩＣを１パッケージにまとめたとしても、このパッケージのほかに、コンデンサや抵抗等の受動素子並びにトランスを基板上に載置してケースに組み込んでいるので、実装する際の工程が多くなるだけでなく、基板上での配線の引き回しなどで小型化することも難しいという問題があった。
【００１１】
この発明は、上記の問題点に鑑みてなされたものであって、上記の課題を解決した小型・薄型のスイッチング電源装置を提供することにある。
【００１２】
【課題を解決するための手段】
この発明は、上記の課題を解決するため、絶縁基板と、前記絶縁基板に対向する位置に配置された配線基板と、前記絶縁基板の少なくとも前記配線基板に対向する面に形成された導体パターンと、該導体パターンに裏面電極が接続固定されたパワー半導体素子と、該パワー半導体素子の上面電極に接続固定され、前記配線基板の絶縁基板に対向する面に形成された配線パターンと接続された導電性ポストとを備えたものである。前記導体パターンと前記配線パターンとの間も導電性のポストで接続するとよい。
【００１３】
また、前記配線基板の前記絶縁基板に対向する面の配線パターン上に、前記パワー半導体素子の制御ＩＣやスイッチング電源装置の制御ＩＣなど、パワー半導体素子のスイッチングに伴うノイズに弱い素子を実装するとよい。
前記絶縁基板と前記配線基板との間を絶縁樹脂によって封止するとよい。
前記配線基板上の配線パターンの前記導電性ポストとの接続個所に貫通孔を備え、該貫通孔に前記導電性ポストを挿入して両者を接続すればよく、前記導電性ポストの配線基板側に凸部を設けて、該凸部が前記貫通孔に挿入するとよい。
このような、半導体モジュールは、絶縁基板の少なくとも一方の面に導体パターンを形成する工程と、該導体パターン上にパワー半導体素子の裏面電極を接続固定する工程と、少なくとも前記パワー半導体素子の上面電極に導電性ポストを接続固定する工程と、前記絶縁基板に対向させて配線基板を配置し、前記導電性ポストと前記配線基板の少なくとも前記絶縁基板に対向する面に形成された配線パターンとを接続する工程と、前記絶縁基板と前記配線基板との間を絶縁樹脂によってする工程と、からなる。
【００１４】
さらに、上記の半導体モジュール内に受動素子を備えてスイッチング電源装置として構成する。例えば、トランスやリアクトルなどの磁気部品を備えてＡＣ／ＤＣ変換やＤＣ／ＤＣ変換を行うスイッチング電源装置として構成する。
【００１５】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。
図１は、１チップ化したスイッチング電源装置の構成を示す図である。図１において、１は銅製の金属ベース板、２は金属ベース板上の絶縁層、３は絶縁層２上の導体パターンであって、金属ベース板１、絶縁層２、導体パターン３によって絶縁基板４を構成している。５は樹脂板であって、所定の個所にスルーホール６と、配線パターン７を設けてプリント基板８を構成している。
導体パターン３上にはんだ１８を介してトランス１１，コンデンサ１２，抵抗１３，ＭＯＳＦＥＴ１５，外部導出端子１７が電気的に接続・固定している。ＭＯＳＦＥＴ１５はチップの両面に電極を有する構造であって、裏面電極を導体パターンに接続した。
【００１６】
２０は導電性のポストであって銅を用いた。導電性ポスト２０を導体パターンの所定個所とＭＯＳＦＥＴ１５の上面電極にはんだを介して接続・固定した。
プリント基板８はその両面に配線パターン７を有しており、配線パターン上に制御ＩＣ１６が実装されている。そして、プリント基板８の制御ＩＣ１６が実装されている面を前記絶縁基板４の前記ＭＯＳＦＥＴ１５などが搭載された面に対向するように載置し、導電性ポスト２０をプリント基板のスルーホール６を貫通させて接続する。よって、ＭＯＳＦＥＴ１５の上面電極ならびに導体パターンの所定個所は導電性ポストを介してプリント基板８に接続される。
【００１７】
導電性ポスト２０とプリント基板８の配線パターン７とは、導電性接着剤２１によって接続・固定される。
１９は、絶縁基板４とプリント基板８との間に充填された樹脂である。 樹脂１９を充填・硬化することにより、樹脂１９を介して絶縁基板４とプリント基板８を一体とすることになり、絶縁基板４とプリント基板８との間の絶縁を確保するとともに、機械的な強度を得ることができる。
そして、図４の従来例で用いていた外装ケースは不要であり、スイッチング電源装置を１パッケージの半導体モジュールとして構成している。
【００１８】
この構造において、スイッチ素子としてのＭＯＳＦＥＴ１５は発熱量が大きいため、絶縁基板４上に搭載され、制御ＩＣ１６はＭＯＳＦＥＴ１５のスイッチングによるノイズの影響を回避するためにプリント基板８上に実装される。
図１では、トランス１１，コンデンサ１２，抵抗１３，外部導出端子１７を絶縁基板側に搭載しているが、これらはＭＯＳＦＥＴ１５に比して発熱量が大きくないので必ずしも絶縁基板上に設ける必要はなく、プリント基板８に実装してもよい。ＭＯＳＦＥＴ１５，制御ＩＣ１６以外の構成は、絶縁基板４およびとプリント基板８のいずれにも配置可能であるため、回路配置の自由度が向上する。
【００１９】
ここで、図１の構成において、プリント基板８には両面に配線パターンが形成されているが、配線パターンをプリント基板の内側の面（樹脂１９が充填される側の面）にのみ形成した片面プリント基板としてもよいし、多層のプリント基板としてもよい。
そして、導電性ポストは、プリント基板の外側の面（樹脂１９によって充填される面とは反対の面）に配置された配線パターン７にスルーホール６を介して接続されているが、内側の面に形成された配線パターンと接続可能なのは勿論である。
【００２０】
また、プリント基板８の外側の面は図示しない絶縁膜によって配線パターンを覆っているが、例えば導電性ポストが貫通するスルーホールの付近や、その他所望の個所を露出させて外部導出端子１７’としてもよい。さらに、導電性ポストを配線パターンより若干突出させて外部導出端子１７’としてもよい。このように構成すれば、外部導出端子１７以外からも信号・電力の授受が可能となり、外部導出端子１７を省くことも可能である。
主電流が流れる外部導出端子１７’をプリント基板８側に設ける場合、制御ＩＣ１６およびその配線にノイズが侵入しないよう、制御ＩＣ１６および制御ＩＣ１６への配線パターンと必要な距離をとって外部導出端子１７’を配置する
電子機器の回路基板に本発明によるスイッチング電源装置を搭載する際には、プリント基板８側を図示しない電子機器の回路基板上に実装する。このとき、外部導出端子１７をコネクタとして外部配線との接続を容易としてもよいし、外部導出端子１７’と電子機器の回路基板上に面実装してもよい。面実装とすると、小型化が図れ、コネクタが不要となるのでコストダウンにもこうてきである。
【００２１】
さらに、絶縁基板４側は電子機器の回路基板への設置面とならないので、絶縁基板４からの放熱も良好となる。また、ＭＯＳＦＥＴ１５の発熱量に応じて、絶縁基板４に放熱フィン（図示せず）をさらに設けてもよい。
なお、上記の例で絶縁基板には銅ベースを用いたが、熱伝導性の良好な金属であればよく、例えばアルミニウム板などでもよい。さらには、金属ベース板に限るものではなく、アルミナ，窒化アルミニウム，窒化珪素等を材料とする熱伝導性の高いセラミック基板に導体パターンを接合した基板を用いれば、金属ベース上に絶縁膜を形成する工程を省略できる。
【００２２】
導電性ポストには銅を用いたが、良導体であればモリブデンやアルミニウムなど他の金属を用いてもよい。
次に、図２を用いて製造方法を説明する。
先ず、図２（ａ）において、例えば銅などからなる金属ベース１上にエポキシを主成分とする絶縁層を形成する。このとき、金属ベースの厚さを0.3mm、絶縁層の厚さを0.15mmとした。絶縁層は金属ベース上に樹脂を塗布した後に硬化させて形成してもよいし、所定厚の絶縁シートを貼り合せて形成してもよい。そして、厚さ0.14mmの導体パターン３を形成するのであるが、ここでは銅箔を用いた。他の金属でもよい。銅箔を所定のパターンに打ち抜いたものを貼り合せてもよいし、銅箔を貼り合せた後エッチングによって不要な部分を除去して所定のパターンを形成してもよい。
【００２３】
次に、ＭＯＳＦＥＴ１５の裏面電極を導体パターンの所定位置にはんだ付けによって接続する（図２（ｂ））。続いてトランス１１，コンデンサ１２，抵抗１３，外部導出端子１７も同様にはんだ付けによって導体パターンの所定位置に接続する（図２（ｃ））。
図２（ｄ）において、ＭＯＳＦＥＴ１５の上面電極並びに導体パターンに所定位置にディスペンサーを用いてクリームはんだを塗布し、カーボン製の治具を用いてφ0.5mmの銅製のポストを載置し、水素還元はんだ付け装置を用い270℃，５分ではんだ付けを行う。ここで、導電性ポストとして銅ポストを用いたが、前述のとおり他の金属を用いてもよい。円筒形の形状を採用すれば、後述するプリント基板のスルーホールが形成し易いことや多角形や楕円などの他の断面形状と比べて向き合わせが不要である。
【００２４】
図２（e）において、所定位置にスルーホールを設けた厚さ0.3mmの両面プリント基板を用意し、絶縁基板と対向する側の所定位置に制御ＩＣを実装する。ここではフリップチップ実装を採用した。導電性ポストが挿入されるスルーホールに導電性接着剤を塗布し、スルーホールに導電性ポストを挿入し、図示しない金型治具を用いてプリント基板と絶縁基板とを所定の間隔で対向させて保持する。そして、150℃のオーブン中に１時間置いて導電性接着剤２１を硬化させる。導電性接着剤を用いることで製造工程における熱履歴が軽減できる。電気抵抗を小さくするには導電性接着剤に替えてはんだを用いてもよい。
【００２５】
スルーホールの内壁と導電性ポストとの間を導電性接着剤若しくははんだで充填して気密にしておけば、次工程で充填する樹脂が漏出することがなく、外部からの水分の浸入を防ぐことができる。
また、図３に示すように、導電性ポストのスルーホールとの接合部分に段差部２０’を設けておけば、導電性ポストによってプリント基板を一旦支持でき、治具を簡略化することができる。気密を保持する上でも好適である。
図２（f）において、金型治具によって所定の間隔で対向させて保持されたプリント基板と絶縁基板との間にポリフェニレンサルファイド（ＰＰＳ）樹脂を射出して硬化させ、プリント基板と絶縁基板との間を封止する。
【００２６】
プリント基板と絶縁基板との間に樹脂を射出するのでプリント基板の外側には樹脂が回りこむことがなく、外部導出端子１７’を形成する際にも、金型治具に剥離シートを用いなくてもよい。
上記の構成を用いると、例えば３０Ｗ程度のスイッチング電源装置として構成した場合、１パッケージとして構成するのでスイッチング電源装置の厚さは２mm程度とすることができ、絶縁基板，プリント基板に各素子を効率的に配置することによってその設置面積を５０cm２程度（例えば5.5cm×8.5cm）に抑制できる。ＭＯＳＦＥＴ１５の各電極ははんだ付けによって導体パターンや導電性ポストに接続されるため、はんだ濡れをよくするために金メッキ等の金属層を追加しておくとよい。
【００２７】
なお、スイッチ素子はＭＯＳＦＥＴに限るものではなくＩＧＢＴ等のパワー半導体素子を用いてもよい。
【００２８】
【発明の効果】
本発明によれば、スイッチング電源装置を薄型のパッケージ内に形成することができる。
また、プリント基板の露出面に外部導出端子を設けることによって、電子機器の基板にパッケージサイズで表面実装することができ、ノート型パソコンや携帯機器の小型化・薄型化を図ることができる。
【図面の簡単な説明】
【図１】本発明よるスイッチング電源装置の構成を示す図
【図２】スイッチング電源装置の製造工程を示す図
【図３】導電性ポストの拡大図
【図４】従来のスイッチング電源装置の構成を示す図
【符号の説明】
１ 金属ベース板
２ 絶縁層
３ 導体パターン
４，３４，３８ 絶縁基板
５ 樹脂板
６ スルーホール
７ 配線パターン
８ プリント基板
１１，３１ トランス
１２，３２ コンデンサ
１３，３３ 抵抗
１５，３５ ＭＯＳＦＥＴ
１６，３６ 制御ＩＣ
１７，１７’，３７ 外部導出端子
１８ はんだ
１９ 樹脂
２０ 導電性ポスト
２１ 導電性接着剤
３９ ケース
【産業上の利用分野】
この発明は、例えばスイッチング電源に用いられ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのパワー半導体素子を含む半導体モジュールに関する。
【０００２】
【従来の技術】
近年、電子機器は小型化，軽量化が進み、これに伴い、電子機器に搭載されている電源としてのスイッチング電源装置に対する小型化の要求が高まっている。また、ノード型パソコン等の携帯型の機器や、薄型のＣＲＴやフラットパネルディスプレイに用いられるスイッチング電源装置には小型化に加えて薄型化が求められている。
スイッチング電源は、トランス，コンデンサ，抵抗等の受動素子、ＩＧＢＴ，ＭＯＳＦＥＴなどのスイッチ素子、ならびに制御ＩＣなどで構成される。
【０００３】
図４は、スイッチング電源装置の従来例を示す図であって、受動素子としてトランス３１，コンデンサ３２，抵抗３３、スイッチ素子としてＭＯＳＦＥＴ３５、スイッチング電源装置を制御する制御ＩＣ３６、外部導出端子３７などが基板３８に搭載されている。基板３８は金属ベース板（３８−１）上に絶縁層（３８−２）を形成しその上に回路パターン（３８−３）が形成されたものであり、トランス３１，コンデンサ３２，抵抗３３、ＭＯＳＦＥＴ３５の電極、外部導出端子３７がはんだ（３８−４）を介して接続されている。
ＭＯＳＦＥＴ３５は基板に接続固定される面とは反対側の面にも電極（例えば主電極と制御電極；以下上面電極という）を有しており、基板に固定される面とははんだ付けによって実装され、上面電極と回路パターン（３８−３）との間はワイヤボンディングによって接続されている。制御ＩＣ３６は図示しない配線パターンを備えた絶縁基板３４上に実装され、絶縁基板３４が絶縁基板３８上に搭載されワイヤボンディングなどによって回路パターン（３８−３）に接続されている。
【０００４】
上記のように構成した後、外部導出端子３７の先端部を露出させてケース３９に収容している。
このようなスイッチング電源装置を小型化するに当たって、複数のスイッチ素子とその制御ＩＣとを１つのパッケージ内に収容したものを用いることにより、装置の小型化を図ることも検討されている。１つのパッケージ内に収容するに当たり、リードフレームを用い、スイッチ素子と制御ＩＣとを別の領域に搭載し、各出力端子との間はワイヤボンディングによって接続する。あるいは、スイッチ素子と制御ＩＣを別の基板に搭載し、基板間をワイヤボンディングによって接続する（例えば、特許文献１参照）。
【０００５】
また、半導体チップの両面に電極が形成されるものにおいて、半導体チップの上面（裏面）電極に導電性のポストを固着させて、各導電性のポストの先端が露出するように樹脂封止しているものもある（例えば、特許文献２参照）。
従来のスイッチング電源装置においては、上述の如く、スイッチ素子、制御ＩＣをまとめて収容したパッケージを用い、このパッケージのほかコンデンサや抵抗等の受動素子並びにトランスを基板の載置した上で、全体をケースに収容していた。
【０００６】
【特許文献１】
特開2000-91499号公報
【０００７】
【特許文献２】
特開2000-243880号公報
【０００８】
【発明が解決しようとする課題】
スイッチ素子と制御ＩＣとを同一基板上に搭載すると、スイッチ素子のスイッチングに伴うノイズが制御ＩＣに伝播して誤動作等の原因となる。このような影響を避けるため、上述の図４の例では、制御ＩＣ３６の直下に絶縁層３４を設け、ＭＯＳＦＥＴ３５の直下に比して制御ＩＣ３６直下の絶縁層の厚さを厚くしている。
上記のノイズが伝播しない程度に絶縁基板３８の絶縁層（３８−２）を全体的に厚くしてもよいが、絶縁膜（３８−２）が厚いとＭＯＳＦＥＴ３５の放熱の妨げとなるので、ＭＯＳＦＥＴ３５の直下など所望の部位のみ絶縁層を薄くする必要があり、製造工程が複雑になるという問題がある。
【０００９】
上記特許文献１に記載されているように、リードフレームを用いてスイッチ素子と制御ＩＣとを別の領域に配置すると、絶縁層の厚さについて考慮をしなくとも前記のノイズの影響を回避できるが、各素子と基板上の配線パターンとの間はワイヤボンディングによって配線されているため、ワイヤの引きまわしスペースを確保する必要があり、小型化・薄型化には限界がある。さらに、ボンディングワイヤは電流容量が小さく電気抵抗が大きいため、大電流を流すには不向きである。
スイッチ素子と制御ＩＣとを別基板に搭載する構成においても、両基板をワイヤボンディングによって接続しているので、電気抵抗が大きく、大電流を流すには不向きである。
【００１０】
上記特許文献２に記載されているように、導電性のポストを外部に導出端子として用いれば大電流を取り出すことが可能となるが、かかる構成に単に制御ＩＣをパッケージ内に搭載したのでは、ノイズ伝播の課題が解決できず、導電性ポストを外部導出端子とすると複雑な回路パターンに対応するのが難しい。また。樹脂封止する際に確実にポストを露出させる必要があり、剥離シートを用いるなど作業工程が複雑になる。
また、スイッチ素子や制御ＩＣを１パッケージにまとめたとしても、このパッケージのほかに、コンデンサや抵抗等の受動素子並びにトランスを基板上に載置してケースに組み込んでいるので、実装する際の工程が多くなるだけでなく、基板上での配線の引き回しなどで小型化することも難しいという問題があった。
【００１１】
この発明は、上記の問題点に鑑みてなされたものであって、上記の課題を解決した小型・薄型のスイッチング電源装置を提供することにある。
【００１２】
【課題を解決するための手段】
この発明は、上記の課題を解決するため、絶縁基板と、前記絶縁基板に対向する位置に配置された配線基板と、前記絶縁基板の少なくとも前記配線基板に対向する面に形成された導体パターンと、該導体パターンに裏面電極が接続固定されたパワー半導体素子と、該パワー半導体素子の上面電極に接続固定され、前記配線基板の絶縁基板に対向する面に形成された配線パターンと接続された導電性ポストとを備えたものである。前記導体パターンと前記配線パターンとの間も導電性のポストで接続するとよい。
【００１３】
また、前記配線基板の前記絶縁基板に対向する面の配線パターン上に、前記パワー半導体素子の制御ＩＣやスイッチング電源装置の制御ＩＣなど、パワー半導体素子のスイッチングに伴うノイズに弱い素子を実装するとよい。
前記絶縁基板と前記配線基板との間を絶縁樹脂によって封止するとよい。
前記配線基板上の配線パターンの前記導電性ポストとの接続個所に貫通孔を備え、該貫通孔に前記導電性ポストを挿入して両者を接続すればよく、前記導電性ポストの配線基板側に凸部を設けて、該凸部が前記貫通孔に挿入するとよい。
このような、半導体モジュールは、絶縁基板の少なくとも一方の面に導体パターンを形成する工程と、該導体パターン上にパワー半導体素子の裏面電極を接続固定する工程と、少なくとも前記パワー半導体素子の上面電極に導電性ポストを接続固定する工程と、前記絶縁基板に対向させて配線基板を配置し、前記導電性ポストと前記配線基板の少なくとも前記絶縁基板に対向する面に形成された配線パターンとを接続する工程と、前記絶縁基板と前記配線基板との間を絶縁樹脂によってする工程と、からなる。
【００１４】
さらに、上記の半導体モジュール内に受動素子を備えてスイッチング電源装置として構成する。例えば、トランスやリアクトルなどの磁気部品を備えてＡＣ／ＤＣ変換やＤＣ／ＤＣ変換を行うスイッチング電源装置として構成する。
【００１５】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。
図１は、１チップ化したスイッチング電源装置の構成を示す図である。図１において、１は銅製の金属ベース板、２は金属ベース板上の絶縁層、３は絶縁層２上の導体パターンであって、金属ベース板１、絶縁層２、導体パターン３によって絶縁基板４を構成している。５は樹脂板であって、所定の個所にスルーホール６と、配線パターン７を設けてプリント基板８を構成している。
導体パターン３上にはんだ１８を介してトランス１１，コンデンサ１２，抵抗１３，ＭＯＳＦＥＴ１５，外部導出端子１７が電気的に接続・固定している。ＭＯＳＦＥＴ１５はチップの両面に電極を有する構造であって、裏面電極を導体パターンに接続した。
【００１６】
２０は導電性のポストであって銅を用いた。導電性ポスト２０を導体パターンの所定個所とＭＯＳＦＥＴ１５の上面電極にはんだを介して接続・固定した。
プリント基板８はその両面に配線パターン７を有しており、配線パターン上に制御ＩＣ１６が実装されている。そして、プリント基板８の制御ＩＣ１６が実装されている面を前記絶縁基板４の前記ＭＯＳＦＥＴ１５などが搭載された面に対向するように載置し、導電性ポスト２０をプリント基板のスルーホール６を貫通させて接続する。よって、ＭＯＳＦＥＴ１５の上面電極ならびに導体パターンの所定個所は導電性ポストを介してプリント基板８に接続される。
【００１７】
導電性ポスト２０とプリント基板８の配線パターン７とは、導電性接着剤２１によって接続・固定される。
１９は、絶縁基板４とプリント基板８との間に充填された樹脂である。 樹脂１９を充填・硬化することにより、樹脂１９を介して絶縁基板４とプリント基板８を一体とすることになり、絶縁基板４とプリント基板８との間の絶縁を確保するとともに、機械的な強度を得ることができる。
そして、図４の従来例で用いていた外装ケースは不要であり、スイッチング電源装置を１パッケージの半導体モジュールとして構成している。
【００１８】
この構造において、スイッチ素子としてのＭＯＳＦＥＴ１５は発熱量が大きいため、絶縁基板４上に搭載され、制御ＩＣ１６はＭＯＳＦＥＴ１５のスイッチングによるノイズの影響を回避するためにプリント基板８上に実装される。
図１では、トランス１１，コンデンサ１２，抵抗１３，外部導出端子１７を絶縁基板側に搭載しているが、これらはＭＯＳＦＥＴ１５に比して発熱量が大きくないので必ずしも絶縁基板上に設ける必要はなく、プリント基板８に実装してもよい。ＭＯＳＦＥＴ１５，制御ＩＣ１６以外の構成は、絶縁基板４およびとプリント基板８のいずれにも配置可能であるため、回路配置の自由度が向上する。
【００１９】
ここで、図１の構成において、プリント基板８には両面に配線パターンが形成されているが、配線パターンをプリント基板の内側の面（樹脂１９が充填される側の面）にのみ形成した片面プリント基板としてもよいし、多層のプリント基板としてもよい。
そして、導電性ポストは、プリント基板の外側の面（樹脂１９によって充填される面とは反対の面）に配置された配線パターン７にスルーホール６を介して接続されているが、内側の面に形成された配線パターンと接続可能なのは勿論である。
【００２０】
また、プリント基板８の外側の面は図示しない絶縁膜によって配線パターンを覆っているが、例えば導電性ポストが貫通するスルーホールの付近や、その他所望の個所を露出させて外部導出端子１７’としてもよい。さらに、導電性ポストを配線パターンより若干突出させて外部導出端子１７’としてもよい。このように構成すれば、外部導出端子１７以外からも信号・電力の授受が可能となり、外部導出端子１７を省くことも可能である。
主電流が流れる外部導出端子１７’をプリント基板８側に設ける場合、制御ＩＣ１６およびその配線にノイズが侵入しないよう、制御ＩＣ１６および制御ＩＣ１６への配線パターンと必要な距離をとって外部導出端子１７’を配置する
電子機器の回路基板に本発明によるスイッチング電源装置を搭載する際には、プリント基板８側を図示しない電子機器の回路基板上に実装する。このとき、外部導出端子１７をコネクタとして外部配線との接続を容易としてもよいし、外部導出端子１７’と電子機器の回路基板上に面実装してもよい。面実装とすると、小型化が図れ、コネクタが不要となるのでコストダウンにもこうてきである。
【００２１】
さらに、絶縁基板４側は電子機器の回路基板への設置面とならないので、絶縁基板４からの放熱も良好となる。また、ＭＯＳＦＥＴ１５の発熱量に応じて、絶縁基板４に放熱フィン（図示せず）をさらに設けてもよい。
なお、上記の例で絶縁基板には銅ベースを用いたが、熱伝導性の良好な金属であればよく、例えばアルミニウム板などでもよい。さらには、金属ベース板に限るものではなく、アルミナ，窒化アルミニウム，窒化珪素等を材料とする熱伝導性の高いセラミック基板に導体パターンを接合した基板を用いれば、金属ベース上に絶縁膜を形成する工程を省略できる。
【００２２】
導電性ポストには銅を用いたが、良導体であればモリブデンやアルミニウムなど他の金属を用いてもよい。
次に、図２を用いて製造方法を説明する。
先ず、図２（ａ）において、例えば銅などからなる金属ベース１上にエポキシを主成分とする絶縁層を形成する。このとき、金属ベースの厚さを0.3mm、絶縁層の厚さを0.15mmとした。絶縁層は金属ベース上に樹脂を塗布した後に硬化させて形成してもよいし、所定厚の絶縁シートを貼り合せて形成してもよい。そして、厚さ0.14mmの導体パターン３を形成するのであるが、ここでは銅箔を用いた。他の金属でもよい。銅箔を所定のパターンに打ち抜いたものを貼り合せてもよいし、銅箔を貼り合せた後エッチングによって不要な部分を除去して所定のパターンを形成してもよい。
【００２３】
次に、ＭＯＳＦＥＴ１５の裏面電極を導体パターンの所定位置にはんだ付けによって接続する（図２（ｂ））。続いてトランス１１，コンデンサ１２，抵抗１３，外部導出端子１７も同様にはんだ付けによって導体パターンの所定位置に接続する（図２（ｃ））。
図２（ｄ）において、ＭＯＳＦＥＴ１５の上面電極並びに導体パターンに所定位置にディスペンサーを用いてクリームはんだを塗布し、カーボン製の治具を用いてφ0.5mmの銅製のポストを載置し、水素還元はんだ付け装置を用い270℃，５分ではんだ付けを行う。ここで、導電性ポストとして銅ポストを用いたが、前述のとおり他の金属を用いてもよい。円筒形の形状を採用すれば、後述するプリント基板のスルーホールが形成し易いことや多角形や楕円などの他の断面形状と比べて向き合わせが不要である。
【００２４】
図２（e）において、所定位置にスルーホールを設けた厚さ0.3mmの両面プリント基板を用意し、絶縁基板と対向する側の所定位置に制御ＩＣを実装する。ここではフリップチップ実装を採用した。導電性ポストが挿入されるスルーホールに導電性接着剤を塗布し、スルーホールに導電性ポストを挿入し、図示しない金型治具を用いてプリント基板と絶縁基板とを所定の間隔で対向させて保持する。そして、150℃のオーブン中に１時間置いて導電性接着剤２１を硬化させる。導電性接着剤を用いることで製造工程における熱履歴が軽減できる。電気抵抗を小さくするには導電性接着剤に替えてはんだを用いてもよい。
【００２５】
スルーホールの内壁と導電性ポストとの間を導電性接着剤若しくははんだで充填して気密にしておけば、次工程で充填する樹脂が漏出することがなく、外部からの水分の浸入を防ぐことができる。
また、図３に示すように、導電性ポストのスルーホールとの接合部分に段差部２０’を設けておけば、導電性ポストによってプリント基板を一旦支持でき、治具を簡略化することができる。気密を保持する上でも好適である。
図２（f）において、金型治具によって所定の間隔で対向させて保持されたプリント基板と絶縁基板との間にポリフェニレンサルファイド（ＰＰＳ）樹脂を射出して硬化させ、プリント基板と絶縁基板との間を封止する。
【００２６】
プリント基板と絶縁基板との間に樹脂を射出するのでプリント基板の外側には樹脂が回りこむことがなく、外部導出端子１７’を形成する際にも、金型治具に剥離シートを用いなくてもよい。
上記の構成を用いると、例えば３０Ｗ程度のスイッチング電源装置として構成した場合、１パッケージとして構成するのでスイッチング電源装置の厚さは２mm程度とすることができ、絶縁基板，プリント基板に各素子を効率的に配置することによってその設置面積を５０cm２程度（例えば5.5cm×8.5cm）に抑制できる。ＭＯＳＦＥＴ１５の各電極ははんだ付けによって導体パターンや導電性ポストに接続されるため、はんだ濡れをよくするために金メッキ等の金属層を追加しておくとよい。
【００２７】
なお、スイッチ素子はＭＯＳＦＥＴに限るものではなくＩＧＢＴ等のパワー半導体素子を用いてもよい。
【００２８】
【発明の効果】
本発明によれば、スイッチング電源装置を薄型のパッケージ内に形成することができる。
また、プリント基板の露出面に外部導出端子を設けることによって、電子機器の基板にパッケージサイズで表面実装することができ、ノート型パソコンや携帯機器の小型化・薄型化を図ることができる。
【図面の簡単な説明】
【図１】本発明よるスイッチング電源装置の構成を示す図
【図２】スイッチング電源装置の製造工程を示す図
【図３】導電性ポストの拡大図
【図４】従来のスイッチング電源装置の構成を示す図
【符号の説明】
１ 金属ベース板
２ 絶縁層
３ 導体パターン
４，３４，３８ 絶縁基板
５ 樹脂板
６ スルーホール
７ 配線パターン
８ プリント基板
１１，３１ トランス
１２，３２ コンデンサ
１３，３３ 抵抗
１５，３５ ＭＯＳＦＥＴ
１６，３６ 制御ＩＣ
１７，１７’，３７ 外部導出端子
１８ はんだ
１９ 樹脂
２０ 導電性ポスト
２１ 導電性接着剤
３９ ケース
Claims (6)
- 絶縁基板と、前記絶縁基板に対向する位置に配置された配線基板と、前記絶縁基板の少なくとも前記配線基板に対向する面に形成された導体パターンと、該導体パターンに裏面電極が接続固定されたパワー半導体素子と、該パワー半導体素子の上面電極に接続固定され、前記配線基板の絶縁基板に対向する面に形成された配線パターンと接続された導電性ポストとを備え、前記絶縁基板と前記配線基板との間は絶縁樹脂によって封止されていることを特徴とする半導体モジュール。
- 絶縁基板と、前記絶縁基板に対向する位置に配置された配線基板と、前記絶縁基板の少なくとも前記配線基板に対向する面に形成された導体パターンと、該導体パターンに裏面電極が接続固定されたパワー半導体素子と、該パワー半導体素子の上面電極に接続固定され、前記配線基板の絶縁基板に対向する面に形成された配線パターンと接続された導電性ポストとを備えた半導体モジュールであって、
前記導電性ポストは、前記配線基板に設けられた貫通孔に挿入されていること特徴とする半導体モジュール。 - 請求項２に記載の半導体モジュールにおいて、前記導電性ポストは配線基板側に凸部を備え、該凸部が前記貫通孔に挿入されていることを特徴とする半導体モジュール。
- 請求項１ないし請求項３のいずれか１項に記載の半導体モジュールにおいて、前記配線基板の前記絶縁基板に対向する面の配線パターン上に、制御ＩＣを実装したことを特徴とする半導体モジュール。
- 絶縁基板の少なくとも一方の面に導体パターンを形成する工程と、該導体パターン上にパワー半導体素子の裏面電極を接続固定する工程と、少なくとも前記パワー半導体素子の上面電極に導電性ポストを接続固定する工程と、前記絶縁基板に対向させて配線基板を配置し、前記導電性ポストと前記配線基板の少なくとも前記絶縁基板に対向する面に形成された配線パターンとを接続する工程と、前記絶縁基板と前記配線基板との間を絶縁樹脂によって封止する工程と、からなる半導体モジュールの製造方法。
- 請求項１ないし請求項４のいずれか１項に記載の半導体モジュール内に、少なくとも磁気部品を備えてなるスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003015899A JP3960230B2 (ja) | 2003-01-24 | 2003-01-24 | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003015899A JP3960230B2 (ja) | 2003-01-24 | 2003-01-24 | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228403A JP2004228403A (ja) | 2004-08-12 |
| JP3960230B2 true JP3960230B2 (ja) | 2007-08-15 |
Family
ID=32903524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003015899A Expired - Lifetime JP3960230B2 (ja) | 2003-01-24 | 2003-01-24 | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3960230B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179856A (ja) * | 2004-11-25 | 2006-07-06 | Fuji Electric Holdings Co Ltd | 絶縁基板および半導体装置 |
| JP5028085B2 (ja) | 2006-12-27 | 2012-09-19 | アイシン・エィ・ダブリュ株式会社 | 電子回路装置とその製造方法 |
| JP5241177B2 (ja) * | 2007-09-05 | 2013-07-17 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
| JP5147344B2 (ja) * | 2007-09-27 | 2013-02-20 | オンセミコンダクター・トレーディング・リミテッド | 回路装置およびその製造方法 |
| JP5233336B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5233341B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2009224529A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP5233340B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5233337B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5233338B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5245485B2 (ja) | 2008-03-25 | 2013-07-24 | 富士電機株式会社 | 半導体装置の製造方法 |
| US8378231B2 (en) | 2008-07-31 | 2013-02-19 | Ibiden Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5442236B2 (ja) * | 2008-11-14 | 2014-03-12 | 新光電気工業株式会社 | 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置 |
| JP5083226B2 (ja) * | 2009-01-14 | 2012-11-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5500936B2 (ja) * | 2009-10-06 | 2014-05-21 | イビデン株式会社 | 回路基板及び半導体モジュール |
| JP5691475B2 (ja) * | 2010-12-15 | 2015-04-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5734736B2 (ja) * | 2011-05-18 | 2015-06-17 | 新電元工業株式会社 | パワーモジュールの製造方法 |
| JP6083109B2 (ja) * | 2012-01-18 | 2017-02-22 | 富士電機株式会社 | 半導体装置 |
| JP2013258387A (ja) * | 2012-05-15 | 2013-12-26 | Rohm Co Ltd | パワーモジュール半導体装置 |
| JP5525024B2 (ja) * | 2012-10-29 | 2014-06-18 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
| CN105103289B (zh) | 2013-05-16 | 2018-08-24 | 富士电机株式会社 | 半导体装置 |
| WO2014192298A1 (ja) * | 2013-05-30 | 2014-12-04 | 富士電機株式会社 | 半導体装置 |
| JP5826234B2 (ja) * | 2013-11-08 | 2015-12-02 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
| JP6330436B2 (ja) | 2014-04-01 | 2018-05-30 | 富士電機株式会社 | パワー半導体モジュール |
| JP6248803B2 (ja) | 2014-05-20 | 2017-12-20 | 富士電機株式会社 | パワー半導体モジュール |
| JP6054345B2 (ja) * | 2014-07-28 | 2016-12-27 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
| JP5971310B2 (ja) * | 2014-11-13 | 2016-08-17 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2018074088A (ja) * | 2016-11-02 | 2018-05-10 | 富士電機株式会社 | 半導体装置 |
| JP7180570B2 (ja) * | 2019-09-03 | 2022-11-30 | 三菱電機株式会社 | 半導体モジュール |
| JP6741135B1 (ja) * | 2019-10-02 | 2020-08-19 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
| JP6750721B1 (ja) * | 2019-11-06 | 2020-09-02 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2021125545A (ja) | 2020-02-05 | 2021-08-30 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187610A (ja) * | 1997-09-05 | 1999-03-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11307203A (ja) * | 1998-04-20 | 1999-11-05 | Mitsubishi Heavy Ind Ltd | パワーモジュール接合装置 |
| JP2001168277A (ja) * | 1999-12-10 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびそれを用いた電力変換装置 |
| JP4130527B2 (ja) * | 2000-12-13 | 2008-08-06 | 三菱電機株式会社 | 半導体装置 |
| JP2003133488A (ja) * | 2001-10-25 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体装置の実装構造および実装方法 |
-
2003
- 2003-01-24 JP JP2003015899A patent/JP3960230B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004228403A (ja) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3960230B2 (ja) | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 | |
| US8030749B2 (en) | Semiconductor device | |
| US8441117B2 (en) | Semiconductor device | |
| CN101714545B (zh) | 半导体装置 | |
| EP2690658B1 (en) | Power semiconductor module and power unit device | |
| CN106953504B (zh) | 电子的线路单元 | |
| JP2002217363A (ja) | 電力制御系電子回路装置及びその製造方法 | |
| TWI278795B (en) | Display device | |
| JP2008187146A (ja) | 回路装置 | |
| WO2019063514A1 (en) | OMNIBUS BAR AND POWER MODULE | |
| KR20130063832A (ko) | 반도체 패키지 | |
| KR20150071336A (ko) | 전력 모듈 패키지 및 그 제조방법 | |
| JP4051027B2 (ja) | パワー半導体デバイスモジュール | |
| JPH11163490A (ja) | 電子装置 | |
| JP2004088022A (ja) | 大電力用半導体装置 | |
| JP5039388B2 (ja) | 回路装置 | |
| WO2022056679A1 (zh) | 功率模组及其制造方法、转换器和电子设备 | |
| JP2005332918A (ja) | 電子装置 | |
| JP6769556B2 (ja) | 半導体装置及び半導体モジュール | |
| JP2004349300A (ja) | 半導体装置及びその製造方法 | |
| JP2009032959A (ja) | 回路基板及びこれを用いたパッケージ並びに電子装置 | |
| JP4103411B2 (ja) | 電力変換装置 | |
| JP2004221225A (ja) | 薄型直流電源装置及びその製造方法 | |
| CN219476670U (zh) | 功率芯片模块 | |
| CN214672582U (zh) | 集成igbt模块的新型封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3960230 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |