JP2003133488A - 半導体装置の実装構造および実装方法 - Google Patents

半導体装置の実装構造および実装方法

Info

Publication number
JP2003133488A
JP2003133488A JP2001328334A JP2001328334A JP2003133488A JP 2003133488 A JP2003133488 A JP 2003133488A JP 2001328334 A JP2001328334 A JP 2001328334A JP 2001328334 A JP2001328334 A JP 2001328334A JP 2003133488 A JP2003133488 A JP 2003133488A
Authority
JP
Japan
Prior art keywords
metal piece
semiconductor device
substrate
joining means
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001328334A
Other languages
English (en)
Inventor
Satoshi Ikeda
敏 池田
Kazuhiro Nobori
一博 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001328334A priority Critical patent/JP2003133488A/ja
Publication of JP2003133488A publication Critical patent/JP2003133488A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ワイヤを用いず半導体装置を基板に最短距離
で実装する技術において、従来の実装構造では、基板の
導体パターンにおける電力損失が増大し、電力変換効率
が低下する。 【解決手段】 半導体装置１の面上に第１の金属片５が
第１の接合手段４を用いて接合され、半導体装置１の他
の面上に第２の金属片３が接合され、第１の金属片５は
基板８に向かって伸びる伸長部６を有しており、第２の
金属片３と伸長部６は基板８上の端子電極部に第２の接
合手段７により接合され、第１の金属片５は、導電性を
有するリードフレーム１１に第３の接合手段９により接
合され、リードフレーム１１は外部接続可能となってい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＧＢＴやＭＯＳ
ＦＥＴなど、電子機器に用いられる大電流用半導体装置
（例えば、１Ｗ以上の電力を消費する可能性があり、放
熱に配慮して実装される半導体装置）とその実装方法、
実装構造に関するものである。
【０００２】
【従来の技術】従来、大電流用半導体装置と外部電気回
路との電気的接続にはＡｌ細線を用いたワイヤボンディ
ングがよく利用されてきたが、近年、こうした大電流用
半導体装置を使用した、例えばＤＣ−ＤＣコンバータや
モータ駆動用インバータといった電力変換機器は、小型
化ならびに内部回路構成の多様化により、実装に使用で
きる空間が次第に狭くなり、従来のワイヤボンディング
技術で対処することが困難になってきた。
【０００３】そこで、最近では半導体装置の電極パッド
上に半田ボールや金属片を接合して直接基板上の端子電
極部との電気的接続点として用い、半導体装置と基板と
の接続を最短距離で行う方法が開発されてきた。
【０００４】なかでも、金属片を超音波振動エネルギー
を用いて半導体装置の電極パッド部に接合し、基板との
電気的接続点として用いる技術は、半田を用いる方法に
比べ半導体に特殊な処理を施す必要も無く、さらに半田
使用量を削減できるため環境にも配慮した技術として優
れたものである（特願２０００−２０２１９３号）。
【０００５】以下、図面を参照しながら、上述した従来
の半導体装置の実装方法の一例について説明する。
【０００６】図９は、従来の半導体装置の実装方法によ
る実装体の断面図である。
【０００７】図９において、１は半導体装置、３は第２
の金属片、４は第１の接合手段、５は第１の金属片、６
は第１の金属片５の伸長部、７は第２の接合手段、８は
基板である。
【０００８】半導体装置１は電子機器に用いられる大電
流用半導体装置、たとえばＭＯＳＦＥＴであり、第一主
面（図９では上面）にソース電極とゲート電極を、第二
主面（図９では下面）にドレイン電極を有する。
【０００９】まず、第１の金属片５を半導体装置１に取
り付ける前に、第１の金属片５を半導体装置１に合わせ
て、一例として、伸長部６を有した大略Ｌ字状に成形す
る。
【００１０】次に、所定の寸法に切断された半導体装置
１のドレイン電極側を、第１の金属片５の屈曲側（すな
わち図９における半導体装置１の下面側）に第１の接合
手段４を介在させて電気的に接続しつつ一体化する。第
１の接合手段４としては、通常融点２８０℃〜３５０℃
の高融点半田が用いられる。
【００１１】半導体装置１と第１の金属片５の一体化の
後、半導体装置１のソース電極、ゲート電極上に第２の
金属片３を超音波振動エネルギーを用いて接合する。接
合には、機械的にはバンプボンダー（バンプ形成機）を
用いる。
【００１２】上記半導体装置１と第１の金属片５と第２
の金属片３とからなる実装体を、基板８に実装するに当
たっては、第２の金属片３と、第１の金属片５の伸長部
６が同時に、例えば第２の接合手段７を用いた半田リフ
ローにより、図９に示すように基板８上の所定の端子電
極部にそれぞれ接合される。
【００１３】
【発明が解決しようとする課題】しかしながら金属片を
半導体装置に接合して基板との電気的接続点として用
い、一般に断面積の小さい基板上の導体パターンを介し
て外部回路との電力授受を行う構造においては、導体パ
ターンにおける電力損失が増大し、電力変換効率が低下
する、あるいは電力損失により導体パターンに熱が生
じ、最悪の場合断線や発火に至るなどといった課題を有
していた。
【００１４】本発明は上記の課題に鑑みてなされたもの
であり、その目的とする所は、半導体装置と基板とを最
短距離で電気的な接続を行い、かつ、放熱性に優れ、あ
るいは電力損失が少ない、半導体装置の実装方法を提供
するものである。
【００１５】
【課題を解決するための手投】上記の目的を達成するた
めに、第１の本発明（請求項１に対応）は、半導体装置
を基板に実装する実装構造において、前記半導体装置の
第１主面上に第１の金属片が第１の接合手段を用いて接
合され、前記半導体装置の第２主面上に第２の金属片が
第２の接合手段により接合され、前記第１の金属片は前
記基板に向かって伸びる伸長部を有しており、前記第２
の金属片ならびに前記伸長部は前記基板上の所定の端子
電極部に第３の接合手段により接合され、前記第１の金
属片は、伝熱性を有するリードフレームに第４の接合手
段により接合されている実装構造である。
【００１６】第２の本発明（請求項２に対応）は、半導
体装置を基板に実装する実装構造において、前記半導体
装置の第１主面上に第１の金属片が第１の接合手段を用
いて接合され、前記半導体装置の第２主面上に第２の金
属片が第２の接合手段により接合され、前記第１の金属
片は前記基板に向かって伸びる伸長部を有しており、前
記第２の金属片ならびに前記伸長部は前記基板上の所定
の端子電極部に第３の接合手段により接合され、前記第
１の金属片は、導電性を有するリードフレームに第４の
接合手段により接合され、前記リードフレームは外部接
続可能となっている実装構造である。
【００１７】第３の本発明（請求項３に対応）は、半導
体装置を基板に実装する実装構造において、前記半導体
装置の第１主面上に第１の金属片が第１の接合手段を用
いて接合され、前記半導体装置の第２主面上に第２の金
属片が第２の接合手段により接合され、前記第１の金属
片は前記基板に向かって伸びる伸長部を有しており、前
記第２の金属片ならびに前記伸長部は前記基板上の所定
の端子電極部に第３の接合手段により接合され、前記第
１の金属片は、導電性を有するリードフレームに第４の
接合手段により接合され、前記リードフレームは、前記
基板の前記端子電極部に電気的に直接又は間接的に接続
されている実装構造である。
【００１８】第４の本発明（請求項４に対応）は、前記
第２の接合手段は前記半導体装置と前記第２の金属片と
の接触面に超音波振動エネルギーを与えて合金形成する
ことにより接合を行う接合手段である第１又は２の本発
明の実装構造である。
【００１９】第５の本発明（請求項５に対応）は、前記
第１の接合手段および第３の接合手段および第４の接合
手段は導電性の金属ペーストを用いて接合を行う接合手
段である第１又は２の本発明の実装構造である。
【００２０】第６の本発明（請求項６に対応）は、前記
第１の接合手段の融点温度をＴ１、前記第３の接合手段
の融点温度をＴ３、前記第４の接合手段の融点温度をＴ
４とすると、次式が成り立つ第５の本発明の実装構造で
ある。
【００２１】
【数１】Ｔ３＜Ｔ１， Ｔ４＜Ｔ１ 第７の本発明（請求項７に対応）は、前記第３の接合手
段の融点温度をＴ３、前記第４の接合手段の融点温度を
Ｔ４とすると、次式が成り立つ第５の本発明の実装構造
である。
【００２２】
【数２】Ｔ３＝Ｔ４ 第８の本発明（請求項８に対応）は、前記基板上には前
記第１の金属片と実質上同じ高さに成形されたスペーサ
が実装される第１又は２の本発明の実装構造である。
【００２３】第９の本発明（請求項９に対応）は、前記
スペーサは導体で構成され、前記基板と前記リードフレ
ームとの間の電力授受に関わる電流経路として働く第８
の本発明の実装構造である。
【００２４】第１０の本発明（請求項１０に対応）は、
前記伸長部は前記基板に３点以上の接点で接合され、前
記半導体装置の前記基板に対する平行性を保持可能であ
る第１又は２の本発明の実装構造である。
【００２５】第１１の本発明（請求項１１に対応）は、
前記基板は可撓性を有する材質で構成されている第１又
は２の本発明の半導体装置の実装構造である。
【００２６】第１２の本発明（請求項１２に対応）は、
半導体装置の第１主面上に第１の金属片を接合する工程
と、前記半導体装置の第２主面上に第２の金属片を接合
する工程と、前記半導体装置を前記第２の金属片と前記
第１の金属片の前記伸長部とを介して前記基板に接合す
る工程と、前記半導体装置実装後の前記基板を前記第１
の金属片を介してリードフレームに接合する工程とを備
えた半導体装置の実装方法である。
【００２７】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。なお、共通する要素
については共通の記号を用いる。
【００２８】（第１の実施の形態）図１は本発明の第１
の実施の形態における半導体装置の実装方法により半導
体装置を基板上に実装した状態の断面図であり、図２は
本発明の第１の実施の形態における半導体装置の実装方
法の手順を示す断面図である。
【００２９】図１〜図２において、半導体装置１は電子
機器に用いられる大電流用半導体装置、たとえばＭＯＳ
ＦＥＴであり、第一主面（図１では上面）にソース電極
とゲート電極を、第二主面（図１では下面）にドレイン
電極を有する。３は第２の金属片であり、４は第１の接
続手段である。５は第１の金属片であり、６は第１の金
属片５の伸長部である。７は第２の接合手段であり、８
は基板であり、９は第３の接合手段である。１０はリー
ドフレームであり、１１はリードフレーム固定用樹脂で
ある。
【００３０】以上のように構成された半導体装置の実装
方法について、以下図面を用いて説明するとともに、こ
れにより、本発明の半導体装置の実装構造、半導体装置
の実装方法の一実施の形態についても説明を行う。
【００３１】まず、半導体装置１を、Ｃｕからなり伸長
部６を有する第１の金属片５に対し第１の接合手段４を
用いて接合する。第１の接合手段としては、通常融点２
８０℃〜３５０℃の高融点半田が用いられ、機械的には
一般にダイボンダーと呼ばれる半田付け設備を用いて行
う。
【００３２】その後、第２の金属片３として、例えばＡ
ｕからなる球形の金属片を、機械的にはバンプボンダー
（バンプ形成機）を用いて超音波振動エネルギーを加
え、半導体装置１の第１の金属片５に接続したのとは反
対側の面に配置し、第２の金属片３と半導体装置１とを
接合する。
【００３３】その後、半導体装置１と第２の金属片３と
第１の金属片５とからなる実装体を、第２の接合手段７
として融点２００℃〜２５０℃の半田を塗布した基板８
の端子電極部に位置合せを行い、半田リフロー炉を通す
などの加熱処理を施して基板８上に半田付けし、一体化
する。
【００３４】その後、半導体装置１と第２の金属片３と
第１の金属片５と接続ピン２と基板８からなる実装体
を、第３の接合手段９として融点１６０℃〜２００℃の
半田を所定の接合個所に塗布したＣｕ板からなるリード
フレーム１０に載置し、半田リフロー炉を通すなどの加
熱処理を施してリードフレーム１０上に半田付けし、一
体化する。
【００３５】上記のように第１の接合手段の融点温度を
Ｔ１、第３の接合手段の融点温度をＴ３、第１の接合手
段の融点温度をＴ４としたとき、Ｔ１＞Ｔ３＞Ｔ４が成
り立つようにすれば、半田リフロー工程において前に接
合を完了した半田が再溶融する事を避けられ、信頼性の
高い接続を行うことが可能になる。
【００３６】上記第１の実施の形態によれば、リードフ
レーム１０は伝熱性に優れるので、半導体装置１を基板
８に最短距離で接続することが可能な上に、電流経路に
おける発熱による効率低下を抑制することが可能とな
り、信頼性の高い接続が実現可能となる。
【００３７】本実施の形態の方法をとることにより、半
導体装置と基板の距離を均一に保持しながら半導体装置
をリードフレーム上に一括して実装できるため、信頼性
の高い製品を容易に製造することができる。また、従来
のワイヤボンディングを用いた実装方法のように大規模
で精密な設備を用いる必要が無く、一般的な部品配置設
備と半田リフロー設備を利用可能なため、設備の簡素化
と製造工程の短縮が可能になり、量産コストの削減が可
能になる。
【００３８】（第２の実施の形態）図３は本発明の第２
の実施の形態における半導体装置の実装構造の説明図で
あり、半導体装置を基板およびリードフレームと一体化
した状態の断面図である。本実施の形態においてはリー
ドフレーム１０を意図的にリードフレーム固定用樹脂１
１の外縁から一部を取り出す形状として、外部回路との
電力授受に関わる電流経路として活用する。
【００３９】上記第２の実施の形態によれば、外部回路
との電力授受においても電流経路における電力損失を抑
えることが可能となる。また外部回路との電流経路を形
成するに当たってコネクタなどの高価な機構部品を用い
る必要がなく、機構部品とリードフレームとの接合も省
略できるため、材料コストならびに製造コストの削減が
可能になり、量産コストの削減が可能となる。
【００４０】（第３の実施の形態）図４は本発明の第３
の実施の形態における半導体装置の実装構造を示す断面
図である。本実施の形態においては、図１の構成に加
え、基板８とリードフレーム１０との間に第１の金属片
５とほぼ同じ高さのスペーサ１２を備えた構成になって
いる。
【００４１】本実施の形態をとることにより、スペーサ
１２が基板とリードフレームとの間隔の規定と応力の吸
収に関わるため、半導体装置１および各部品間の接合部
に生ずる応力が軽減され、信頼性を向上させることが可
能となる。また組立ての工程においても、スペーサ１２
が基板の支持を助けるため、位置ずれや接続不良の発生
を抑えられ、製造歩留りの向上と信頼性の向上が可能と
なる。
【００４２】（第４の実施の形態）図５は本発明の第４
の実施の形態における半導体装置の実装方法の工程のう
ち金属片の接合工程を示す断面図である。本実施の形態
においては、図４のスペーサ１２に代わるものとして、
導体、ここではＣｕからなる導体スペーサ１２ａを用い
る。Ｃｕのように半田付けの可能な材質とすると、図５
のように半導体装置１を実装した第１の金属片５などの
部品と同様に基板８上の導体パターンとリードフレーム
１０に半田付け実装することが可能となり、導体スペー
サ１２ａを基板８とリードフレーム１０との電力授受に
関わる電流経路として活用できる。なお、ここで、半田
は、本発明の導電性ペーストの一例である。
【００４３】従って、伸張部６の接続先の電極と、導体
スペーサ１２ａの接続先の電極が電気的に接続されるこ
とによって、電力授受に関わる電流経路が大きくなり、
電力損失を小さくすることが出来る。
【００４４】またＡｌなど、半田付けの不可能な導体材
料を用いる場合でも、半田付け可能な材料でめっきを施
して半田付けしたり、溶接するなどの接続手段をとるこ
とにより同様の効果が実現できる。
【００４５】本実施の形態をとることにより、上記第３
の実施の形態で説明した効果に加え、複雑な回路を簡素
な構造で実現することが可能となる。また高価なコネク
タ部品を用いる必要がないため、製造コストの削減が可
能になる。
【００４６】（第５の実施の形態）図６は本発明の第５
の実施の形態における半導体装置の実装構造に関わる部
品である改良型金属片の外観図、図７は本実施の形態に
おける半導体装置の実装構造を示す断面図である。本実
施の形態においては、図１の第１の金属片５に代わるも
のとして、基板８に接する接点として４点の接点を改良
型伸長部６ａに設けた改良型金属片５ａを用いる。
【００４７】本実施の形態をとることにより、基板８に
対する半導体装置１の位置ならびに平行度を、改良型金
属片５ａにより、理想的に設定することが可能になり、
精度良く実装できることから、信頼性が向上する。
【００４８】また、複数の半導体装置を実装する場合に
おいても、半導体相互間の位置ならびに平行度のばらつ
きを抑えることが可能になり、強度面ならびに特性面で
のばらつきが抑えられることから、信頼性が向上する。
【００４９】つまり、図１の実施の形態１では、第２の
金属片３であるボールの高さと伸張部６の高さとによっ
て、平行度が決まったが、図６の本実施の形態では、改
良型伸長部６ａ、６ｂの双方によって平行度が決まるの
で、本実施の形態の方が、並行度が高いといえる。
【００５０】なお、本実施の形態では改良型金属片５ａ
の改良型伸長部６ａに設けられた接点数を４としたが、
要するに接点数が３以上の任意の数であってその高さに
よって改良型金属片の基板８に対する位置が保持される
性質のものであれば、力が分散され、均衡化されるの
で、任意のものでよい。
【００５１】（第６の実施の形態）図８は本発明の第６
の実施の形態における半導体装置の実装構造を示す断面
図である。本実施の形態においては、図１の基板８に代
わるものとして、可撓性を有する材質であるポリイミド
系フィルムに導体パターンを形成した一般にフレキ基板
と呼ばれる可撓性基板８ａを用いる。
【００５２】本実施の形態をとることにより、温度変化
に対する各部品の線膨張率の違いに起因する応力をフレ
キ基板８ａの可撓性を利用して吸収することが可能にな
り、信頼性が向上する。
【００５３】なお、本実施の形態では、可撓性基板８ａ
を実現するにあたって、可撓性を有する材質としてポリ
イミド系フィルムを用いたが、要するに表面あるいは内
部に導体パターンを形成でき、可撓性を有する材質であ
れば何を用いて実現してもよい。
【００５４】なお、本発明において第２の金属片３をＡ
ｕよりなるものとしたが、その材質はＡｕに限られるも
のでなく、たとえば、Ｃｕなどの他の金属によって形成
してもよい。
【００５５】また、本発明において第１の金属片の伸長
部を第１の金属片の一部を折り曲げなどにより変形加工
したもののように記述したが、前記伸長部の形成方法は
これに限定されるものではなく、例えば平板状である第
１の金属片に前記伸長部に相当する高さの金属柱などを
接合したものであってもよい。
【００５６】要するに、本発明の実装構造は、第２の金
属片を介して基板に接合された半導体装置に接合された
第１の金属片がリードフレームに接合されておればよ
く、リードフレームを半導体装置の位置保持と半導体装
置同士あるいは半導体装置と外部回路の電流経路として
活用することにより、上記各実施の形態と同様の効果が
得られる。
【００５７】なお、本明細書において、半田は本発明の
導電性金属ペーストの一例である。
【００５８】
【発明の効果】以上に説明したように、本発明によれ
ば、半導体装置を基板に最短距離で接続することが可能
な上に、電流経路における発熱や、電力損失の増大によ
る効率低下を未然に防ぐことが可能となり、動作特性に
優れ、かつ信頼性の高い電気回路が実現できるため、極
めて実用上価値は高いものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる半導体装置
の実装構造を示す断面図
【図２】本発明の第１の実施の形態にかかる半導体装置
の実装方法の手順を示す断面図
【図３】本発明の第２の実施の形態にかかる半導体装置
の実装構造を示す断面図
【図４】本発明の第３の実施の形態における半導体装置
の実装構造を示す断面図
【図５】本発明の第４の実施の形態にかかる半導体装置
の実装構造を示す断面図
【図６】本発明の第５の実施の形態にかかる半導体装置
の実装構造に関わる部品である改良型金属片の構造を示
す外観図
【図７】本発明の第５の実施の形態にかかる半導体装置
の実装構造を示す断面図
【図８】本発明の第６の実施の形態にかかる半導体装置
の実装構造を示す断面図
【図９】従来の半導体装置の実装構造を示す断面図
【符号の説明】
１ 半導体装置 ３ 第２の金属片 ４ 第１の接合手段 ５ 第１の金属片 ５ａ 改良型金属片 ６ 伸長部 ６ａ 改良型伸長部 ７ 第２の接合手段 ８ 基板 ８ａ 可撓性基板 ９ 第３の接合手段 １０ リードフレーム １１ リードフレーム固定用樹脂 １２ スペーサ １２ａ 導体スペーサ
フロントページの続き Ｆターム(参考） 5F036 AA01 BA04 BA23 BB16 BC06 5F044 KK02 KK03 LL04 LL13 LL17 QQ07 RR06

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置を基板に実装する実装構造に
    おいて、 前記半導体装置の第１主面上に第１の金属片が第１の接
    合手段を用いて接合され、 前記半導体装置の第２主面上に第２の金属片が第２の接
    合手段により接合され、 前記第１の金属片は前記基板に向かって伸びる伸長部を
    有しており、 前記第２の金属片ならびに前記伸長部は前記基板上の所
    定の端子電極部に第３の接合手段により接合され、 前記第１の金属片は、伝熱性を有するリードフレームに
    第４の接合手段により接合されている実装構造。
  2. 【請求項２】 半導体装置を基板に実装する実装構造に
    おいて、 前記半導体装置の第１主面上に第１の金属片が第１の接
    合手段を用いて接合され、 前記半導体装置の第２主面上に第２の金属片が第２の接
    合手段により接合され、 前記第１の金属片は前記基板に向かって伸びる伸長部を
    有しており、 前記第２の金属片ならびに前記伸長部は前記基板上の所
    定の端子電極部に第３の接合手段により接合され、 前記第１の金属片は、導電性を有するリードフレームに
    第４の接合手段により接合され、前記リードフレームは
    外部接続可能となっている実装構造。
  3. 【請求項３】 半導体装置を基板に実装する実装構造に
    おいて、 前記半導体装置の第１主面上に第１の金属片が第１の接
    合手段を用いて接合され、 前記半導体装置の第２主面上に第２の金属片が第２の接
    合手段により接合され、 前記第１の金属片は前記基板に向かって伸びる伸長部を
    有しており、 前記第２の金属片ならびに前記伸長部は前記基板上の所
    定の端子電極部に第３の接合手段により接合され、 前記第１の金属片は、導電性を有するリードフレームに
    第４の接合手段により接合され、前記リードフレーム
    は、前記基板の前記端子電極部に電気的に直接又は間接
    的に接続されている実装構造。
  4. 【請求項４】 前記第２の接合手段は前記半導体装置と
    前記第２の金属片との接触面に超音波振動エネルギーを
    与えて合金形成することにより接合を行う接合手段であ
    る請求項１又は２に記載の実装構造。
  5. 【請求項５】 前記第１の接合手段および第３の接合手
    段および第４の接合手段は導電性の金属ペーストを用い
    て接合を行う接合手段である請求項１又は２に記載の実
    装構造。
  6. 【請求項６】 前記第１の接合手段の融点温度をＴ１、
    前記第３の接合手段の融点温度をＴ３、前記第４の接合
    手段の融点温度をＴ４とすると、次式が成り立つ請求項
    ５に記載の実装構造。 【数１】Ｔ３＜Ｔ１， Ｔ４＜Ｔ１
  7. 【請求項７】 前記第３の接合手段の融点温度をＴ３、
    前記第４の接合手段の融点温度をＴ４とすると、次式が
    成り立つ請求項５に記載の実装構造。 【数２】Ｔ３＝Ｔ４
  8. 【請求項８】 前記基板上には前記第１の金属片と実質
    上同じ高さに成形されたスペーサが実装される請求項１
    又は２に記載の実装構造。
  9. 【請求項９】 前記スペーサは導体で構成され、前記基
    板と前記リードフレームとの間の電力授受に関わる電流
    経路として働く請求項８に記載の実装構造。
  10. 【請求項１０】 前記伸長部は前記基板に３点以上の接
    点で接合され、前記半導体装置の前記基板に対する平行
    性を保持可能である請求項１又は２に記載の実装構造。
  11. 【請求項１１】 前記基板は可撓性を有する材質で構成
    されている請求項１又は２に記載の半導体装置の実装構
    造。
  12. 【請求項１２】 半導体装置の第１主面上に第１の金属
    片を接合する工程と、前記半導体装置の第２主面上に第
    ２の金属片を接合する工程と、前記半導体装置を前記第
    ２の金属片と前記第１の金属片の前記伸長部とを介して
    前記基板に接合する工程と、前記半導体装置実装後の前
    記基板を前記第１の金属片を介してリードフレームに接
    合する工程とを備えた半導体装置の実装方法。
JP2001328334A 2001-10-25 2001-10-25 半導体装置の実装構造および実装方法 Pending JP2003133488A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001328334A JP2003133488A (ja) 2001-10-25 2001-10-25 半導体装置の実装構造および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001328334A JP2003133488A (ja) 2001-10-25 2001-10-25 半導体装置の実装構造および実装方法

Publications (1)

Publication Number Publication Date
JP2003133488A true JP2003133488A (ja) 2003-05-09

Family

ID=19144414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001328334A Pending JP2003133488A (ja) 2001-10-25 2001-10-25 半導体装置の実装構造および実装方法

Country Status (1)

Country Link
JP (1) JP2003133488A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228403A (ja) * 2003-01-24 2004-08-12 Fuji Electric Holdings Co Ltd 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP2010165764A (ja) * 2009-01-14 2010-07-29 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228403A (ja) * 2003-01-24 2004-08-12 Fuji Electric Holdings Co Ltd 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP2010165764A (ja) * 2009-01-14 2010-07-29 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP4459883B2 (ja) 半導体装置
TWI588919B (zh) 半導體封裝結構及其製造方法
US8004070B1 (en) Wire-free chip module and method
JP2002217363A (ja) 電力制御系電子回路装置及びその製造方法
US20080230889A1 (en) Semiconductor package
JP2004521493A (ja) 半導体デバイス用非モールドパッケージ
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US20050116322A1 (en) Circuit module
JP2007142097A (ja) 半導体装置
JP2014154613A (ja) 半導体装置およびその製造方法
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
JP2008294219A (ja) 半導体装置及びその製造方法
JP4039258B2 (ja) 電力用半導体装置
JP2004221460A (ja) 半導体部品、半導体装置、及び該半導体装置の製造方法
JP2003133488A (ja) 半導体装置の実装構造および実装方法
JP2003324176A (ja) リードフレーム、半導体パワーモジュール、および、その製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2000183275A (ja) 半導体装置
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP4084984B2 (ja) 半導体装置の製造方法
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置
JP7322369B2 (ja) 半導体装置の製造方法
JP2006303086A (ja) 半導体装置
JPH09283887A (ja) 半導体装置及びこの装置に用いる金属絶縁基板