JP7322369B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7322369B2
JP7322369B2 JP2018177889A JP2018177889A JP7322369B2 JP 7322369 B2 JP7322369 B2 JP 7322369B2 JP 2018177889 A JP2018177889 A JP 2018177889A JP 2018177889 A JP2018177889 A JP 2018177889A JP 7322369 B2 JP7322369 B2 JP 7322369B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
placement region
component
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018177889A
Other languages
English (en)
Other versions
JP2020053422A (ja
Inventor
健志 甲斐
力宏 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018177889A priority Critical patent/JP7322369B2/ja
Priority to CN201910661160.3A priority patent/CN110943047A/zh
Priority to US16/519,545 priority patent/US11069643B2/en
Publication of JP2020053422A publication Critical patent/JP2020053422A/ja
Application granted granted Critical
Publication of JP7322369B2 publication Critical patent/JP7322369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244Powders, particles or spheres; Preforms made therefrom
    • B23K35/025Pastes, creams, slurries
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/292Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29209Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/292Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/292Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29213Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/292Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29239Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/292Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29247Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/292Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29255Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/292Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29263Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335Material
    • H01L2224/33505Layer connectors having different materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009Pre-treatment of the bonding area
    • H01L2224/80024Applying flux to the bonding area in the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8019Arrangement of the bonding areas prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01083Bismuth [Bi]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
半導体装置は、例えば、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。
半導体装置は上記の半導体素子を含む半導体チップを備えている。このような半導体チップは回路パターン等の導電板上に配置されている。このような半導体装置を製造するにあたり、導電板上の半導体チップの配置領域にスクリーン印刷やメタルマスク印刷等の孔版印刷によりはんだの塗布が行われる。孔版印刷では、各配置領域に対応して開口が形成されたマスクを導電板上に配置して、スキージによりペースト状のはんだを各開口に塗布することができる。このため、孔版印刷によるはんだの塗布方法は生産性が高く、コスト面を抑えることができる。
また、半導体装置は導電板上に半導体チップだけではなく、その仕様に応じて半導体チップと共に外部接続端子、電子部品等の部品が配置される。これにより半導体装置は、所望の機能を実現することができ、また、利便性を向上させることができる。
国際公開第2014/148319号 特開2017-038019号公報
孔版印刷では一種類のはんだのみを塗布することしかできない。このため、異なる複数の部品が導電板上に配置される半導体装置でも、当該導電板の各部品の配置領域に、共通したはんだを塗布することしかできない。しかしながら、この場合において導電板上の各配置領域にそれぞれ配置される異なる部品の中には、導電板に適切に接合されるものもあれば、適切に接合されずに接合不良を引き起こすものも存在する。
本発明は、このような点に鑑みてなされたものであり、異なる複数の部品を適切に導電板上に接合することができる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、おもて面に第1配置領域と前記おもて面に形成された凹部の底面に前記第1配置領域よりも低位の第2配置領域とがそれぞれ設定された導電板を用意する準備工程と、前記第1配置領域に第1接合部材を塗布し、前記第2配置領域に前記第1配置領域を越えない高さで前記第1接合部材よりも液相線温度が高い第2接合部材を塗布する塗布工程と、前記第1配置領域に前記第1接合部材を介して半導体チップである第1部品を接合し、前記第2配置領域に前記第2接合部材を介して配線部品である第2部品を接合する接合工程と、を有し、前記塗布工程は、前記第1配置領域よりも低位の前記第2配置領域に対応した第1開口が形成された第1マスクを前記導電板の前記おもて面に配置して、前記第1開口を介して前記第2接合部材を塗布する工程と、前記第2接合部材の塗布後、前記第1マスクを取り除き、前記第2接合部材を加熱することなく、前記第1配置領域に対応した第2開口が形成され、前記導電板の前記おもて面に対向する面が平坦を成す第2マスクを前記導電板の前記おもて面に配置して、前記第2接合部材を覆って、前記第2開口を介して前記第1接合部材を塗布する工程と、を有する、半導体装置の製造方法が提供される。
開示の技術によれば、異なる複数の部品を適切に導電板上に接合することができ、半導体装置の信頼性の低下を抑制することができる。
第1の実施の形態の半導体装置の製造方法を説明するための図である。 第1の実施の形態の半導体装置の製造方法における塗布工程を説明するための図である。 第2の実施の形態の半導体装置の要部断面図である。 第2の実施の形態の半導体装置のコンタクト部品を示す図である。 第2の実施の形態の半導体装置の製造方法を説明するための図である。 第3の実施の形態の半導体装置の要部断面図である。 第4の実施の形態の半導体装置の要部断面図である。 第4の実施の形態の半導体装置の製造方法を説明するための図である。 第5の実施の形態の半導体装置の要部断面図である。 第5の実施の形態の半導体装置の製造方法を説明するための図(その1)である。 第5の実施の形態の半導体装置の製造方法を説明するための図(その2)である。
以下、図面を参照して、実施の形態について説明する。
[第1の実施の形態]
第1の実施の形態の半導体装置の製造方法について、図1及び図2を用いて説明する。図1は、第1の実施の形態の半導体装置の製造方法を説明するための図である。なお、図1(A)~図1(C)は、半導体装置の製造方法に含まれる準備工程と塗布工程と接合工程とをそれぞれ表している。図2は、第1の実施の形態の半導体装置の製造方法における塗布工程を説明するための図である。図1及び図2は、半導体装置の製造工程中の要部を側断面視で示した図である。
まず、導電板1を準備する。導電板1は、導電性の材質により構成され、板状である。導電板1は、例えば、セラミック等の絶縁板上に形成される回路パターン、金属ベース基板の回路パターン、リードフレーム等として用いることができる。このような導電板1は、図1(A)に示されるように、おもて面に第1配置領域1aと第1配置領域1aと高さが異なる位置に第2配置領域1bとがそれぞれ設定されている。高さが異なる領域は、エッチングやプレス加工等で形成することができる。
次に、図1(B)に示されるように、第1配置領域1aに第1接合部材2aを塗布し、第2配置領域1bに第1接合部材2aと異なる第2接合部材2bを塗布する。この際の塗布方法としては、メタルマスク印刷やスクリーン印刷等の孔版印刷を用いることができる。また、第1接合部材2a及び第2接合部材2bは、ペースト状のはんだや接着剤を用いることができる。また、第2接合部材2bは、第1接合部材2aに対して、液相線温度、フラックス材の量及びフラックス材の成分の少なくとも一つが異なるはんだを用いてもよい。塗布工程は、例えば、次のように行うことができる。図2(A)に示されるように、先に、低い位置に設定した第2配置領域1bに対応した第1開口4aを有する第1マスク4を用いて、第2配置領域1bに第2接合部材2bを塗布する。その次に、図2(B)に示されるように、第1マスク4の除去後、高い位置に設定した第1配置領域1aに対応した第2開口5aを有する第2マスク5を用いて第1配置領域1aに第1接合部材2aを塗布する。このようにして第1配置領域1a及び第2配置領域1bに対して塗布される第1接合部材2a及び第2接合部材2bは、後述する第1部品3a及び第2部品3bに適した、異なる材質が選択される。また、第1マスク4と第2マスク5の厚さを変えることで、第1配置領域1a及び第2配置領域1bに異なる厚さの接合部材をそれぞれ塗布することもできる。そうすることで、第1配置領域1a及び第2配置領域1bに対して塗布される第1接合部材2a及び第2接合部材2bは、第1部品3a及び第2部品3bに適した、異なる厚さとすることができる。
そして、第1配置領域1aに第1接合部材2aを介して第1部品3aを接合し、第2配置領域1bに第2接合部材2bを介して第2部品3bを接合する。この際の接合としては、加熱プロセスを用いることができる。例えば、まず、治具等を用いて、第1配置領域1aに第1接合部材2aを介して第1部品3aを配置し、第2配置領域1bに第2接合部材2bを介して第2部品3bを配置する。その次に、治具により第1部品3a及び第2部品3bの位置を固定した状態で加熱する。そうすることで、第1接合部材2a及び第2接合部材2bが硬化し、第1部品3a及び第2部品3bを接合することができる。この際、第1接合部材2a及び第2接合部材2bは、第1部品3a及び第2部品3bの接合に適した材質が選択されているために、第1部品3a及び第2部品3bを第1配置領域1a及び第2配置領域1bに適切に接合することができる。
このように上記半導体装置の製造方法では、まず、おもて面に第1配置領域1aと第1配置領域1aと高さが異なる位置に第2配置領域1bとが設定された導電板1を用意する。次いで、第1配置領域1aに第1接合部材2aを塗布し、第2配置領域1bに第1接合部材2aと異なる第2接合部材2bを塗布する。そして、第1配置領域1aに第1接合部材2aを介して第1部品3aを接合し、第2配置領域1bに第2接合部材2bを介して第2部品3bを接合することができる。この場合、導電板1では、おもて面に設定された第1配置領域1aと第2配置領域1bとの高さが異なっている。このため、例えば、孔版印刷によりマスクを使い分けることで、第1配置領域1a及び第2配置領域1bに第1部品3a及び第2部品3bに適した、異なる第1接合部材2a及び第2接合部材2bをそれぞれ塗布することができる。したがって、導電板1の第1配置領域1a及び第2配置領域1bに第1部品3a及び第2部品3bを確実に接合することができ、半導体装置の信頼性の低下を抑制することができるようになる。
第1の実施の形態では、導電板1のおもて面の高い位置に第1配置領域1aが設定され、低い位置に第2配置領域1bが設定されている場合について説明している。そのため、図1(B)(並びに図2)に示される塗布工程では、先に、低い位置に設定された第2配置領域1bに塗布し、その次に、第2配置領域1bより高い位置に設定された第1配置領域1aに塗布した。しかしながら、この場合に限らない。例えば、低い位置に第1配置領域1aが設定され、高い位置に第2配置領域1bが設定された場合は、先に、第1配置領域1aに塗布し、その次に、第2配置領域1bに塗布することができる。すなわち、先に、低い位置に設定した配置領域に塗布し、その次に高い位置に設定した配置領域に塗布することが好ましい。また、低い位置に設定した配置領域に塗布された接合部材の高さは、高い位置に設定した配置領域の高さより低いことが好ましい。つまり、低い位置に設定した配置領域に塗布された接合部材の厚さは、高い位置と低い位置の高さの差より小さいことが好ましい。そうすることで、先に塗布した接合部材に触れることなく、次の塗布を行うことができる。
なお、第1の実施の形態では、導電板1のおもて面に第1配置領域1aと第2配置領域1bの2つの配置領域を設ける場合について説明している。この場合に限らず、導電板1のおもて面上に高さがそれぞれ異なる3つ以上の配置領域を設定して、それぞれの配置領域に適したマスクを使い分けることでそれぞれ異なる接合部材を塗布することも可能である。
[第2の実施の形態]
第2の実施の形態では第1の実施の形態の半導体装置についてより具体的に図3及び図4を用いて説明する。図3は、第2の実施の形態の半導体装置の要部断面図である。なお、図3に示す半導体装置10は、半導体装置10に含まれるセラミック回路基板11の断面の端部を拡大して表示している。また、図4は、第2の実施の形態の半導体装置のコンタクト部品を示す図である。なお、図4(A)は、コンタクト部品17の上面図を、図4(B)は、図4(A)の一点鎖線X-Xにおける断面図をそれぞれ表している。
半導体装置10は、少なくとも、セラミック回路基板11とセラミック回路基板11のおもて面上にはんだ15aを介して接合された半導体チップ16とセラミック回路基板11のおもて面上にはんだ15bを介して接合されたコンタクト部品17とを有している。なお、図3に示す半導体装置10のはんだ15a,15bは硬化されている状態であって、硬化される前のペースト状のはんだ15a,15bに硬化処理が施されたものである。
また、セラミック回路基板11のおもて面上には、必要に応じて、複数の半導体チップ16及びコンタクト部品17を設置することができるものの、図3では、そのうち1つの半導体チップ16及びコンタクト部品17を図示している。なお、おもて面とは、図3の半導体装置10において、半導体チップ16及びコンタクト部品17が配置される側(図3中上側)の面を表す。また、裏面とは、半導体装置10において、半導体チップ16及びコンタクト部品17が配置される側の反対側(図3中下側)の面を表す。
セラミック回路基板11は、絶縁板12と絶縁板12の裏面に形成された金属板13と、絶縁板12のおもて面に形成された回路パターン14aとを有している。なお、回路パターン14aは、絶縁板12に形成された複数の回路パターンのうちの1つである。絶縁板12は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックにより構成されている。金属板13は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。回路パターン14aは、導電性に優れた銅あるいは銅合金等の金属により構成されている。また、金属板13及び回路パターン14aは、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル-リン合金や、ニッケル-ボロン合金等がある。さらに、ニッケル-リン合金上に金を積層してもよい。このような構成を有するセラミック回路基板11として、例えば、DCB(Direct Copper Bonding)基板、AMB(Active Metal Brazed)基板を用いることができる。セラミック回路基板11は、半導体チップ16で発生した熱を回路パターン14a、絶縁板12及び金属板13を介して、図3中下側に伝導させて放熱することができる。また、セラミック回路基板11は、コンタクト部品17と半導体チップ16とが回路パターン14aを介して電気的に接続される。
また、回路パターン14aのおもて面にはチップ配置領域14a1及び配線配置領域14a2がそれぞれ設定されている。配線配置領域14a2は、凹状の凹部14a4の底部に形成されており、チップ配置領域14a1よりも低い位置にある。なお、回路パターン14aの厚さは、好ましくは、0.10mm以上、5.00mm以下であり、より好ましくは、0.20mm以上、2.00mm以下である。凹部14a4の深さは、好ましくは、回路パターン14aの厚さの0.1倍以上、0.9倍以下であり、より好ましくは、回路パターン14aの厚さの0.1倍以上、0.5倍以下である。また、凹部14a4の幅は、好ましくは、後述するコンタクト部品17の開口端部17b2における外径の1.05倍以上、1.50倍以下であり、より好ましくは、コンタクト部品17の開口端部17b2における外径の1.1倍以上、1.25倍以下である。このような径の配線配置領域14a2(凹部14a4)の中央部にコンタクト部品17を配置すると、コンタクト部品17の開口端部17b2における外径から、凹部14a4(の内壁)までの距離を適切に確保することができる。
半導体チップ16は、例えば、IGBT、パワーMOSFET等のスイッチング素子を含んでいる。このような半導体チップ16は、例えば、裏面に主電極としてドレイン電極(または、コレクタ電極)を、おもて面に、主電極としてゲート電極及びソース電極(または、エミッタ電極)をそれぞれ備えている。また、半導体チップ16は、必要に応じて、SBD(Schottky Barrier Diode)、FWD(Free Wheeling Diode)等のダイオードを含んでいる。このような半導体チップ16は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記の半導体チップ16は、その裏面側が回路パターン14aのチップ配置領域14a1上にはんだ15aにより接合されている。
コンタクト部品17は、図4に示されるように、開口端部17b1,17b2間を貫通する中空孔17bが内部に形成された筒形状の胴体部17aを有する。図3では、一方の開口端部17b2側がはんだ15bにより回路パターン14aの凹部14a4に接合されている。また、回路パターン14aに接合された開口端部17b2と対向する開口端部17b1側に図示を省略するピン状の外部接続端子が圧入される。なお、外部接続端子は、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。外部接続端子は、棒状であって、その断面は、例えば、正方形を成している。外部接続端子は、コンタクト部品17の中空孔17bに圧入されて、コンタクト部品17を経由して回路パターン14aに電気的に接続される。
このようなコンタクト部品17もまた、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等によりコンタクト部品17の表面(胴体部17aの表面及び中空孔17bの表面)に形成してもよい。具体的には、ニッケルや金の他に、ニッケル-リン合金や、ニッケル-ボロン合金等がある。さらに、ニッケル-リン合金上に金を積層してもよい。また、コンタクト部品17において、中空孔17bの開口端部17b1,17b2における内径は、好ましくは、0.20mm以上、2.00mm以下であり、より好ましくは、0.50mm以上、1.50mm以下である。コンタクト部品17の開口端部17b1,17b2における外径は、好ましくは、1.00mm以上、2.50mm以下であり、より好ましくは、1.50mm以上、2.00mm以下である。また、コンタクト部品17は、開口端部17b1,17b2のいずれかまたは両方に鍔状のフランジがあってもよい。
はんだ15aは、既述の通り、半導体チップ16と回路パターン14aのチップ配置領域14a1との間に配置されている。ペースト状のはんだ15aが硬化されることで、半導体チップ16と回路パターン14aのチップ配置領域14a1とが接合される。この際、硬化したはんだ15aは半導体チップ16からの熱を回路パターン14aに伝導させる。このため、硬化したはんだ15aはボイドが多く含まれてしまうと、熱伝導性が低下する。このため、硬化したはんだ15aにボイドが多く含まれないような材質のペースト状のはんだ15aが選択される。したがって、ペースト状のはんだ15aは、フラックス材が多く含まれて濡れ性が高く、融点(液相線温度)が低いものが好ましい。このようなはんだ15aは、液相線温度が200℃以上で、225℃より低い、中温系のはんだ、または、中高温系のはんだが用いられる。例えば、液相線温度が219℃の錫(Sn)-銀(Ag)-銅(Cu)系、Sn-Ag-Cu-ニッケル(Ni)-ゲルマニウム(Ge)系等の中高温系のはんだであることが好ましい。フラックス材としては、アビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、10重量%以上、15重量%以下であることが好ましい。また、別のはんだ15aとして、例えば、液相線温度が206℃のSn-インジウム(In)-Ag-ビスマス(Bi)系等の中温系のはんだであることが望ましく、上記と同様のフラックス材が用いられ、この場合フラックス材の重量比率は、10重量%以上、15重量%以下であることが好ましい。
はんだ15bは、既述の通り、コンタクト部品17と回路パターン14aの配線配置領域14a2との間に配置されている。ペースト状のはんだ15bが硬化されることで、コンタクト部品17と回路パターン14aの配線配置領域14a2とが接合される。この際、ペースト状のはんだ15bはコンタクト部品17の中空孔17b中を這い上がってしまうおそれがある。コンタクト部品17の中空孔17b中をはんだ15bが這い上がってしまうと配線配置領域14a2におけるはんだ15bの量が減少して、コンタクト部品17が回路パターン14aの配線配置領域14a2に適切に接合できなくなってしまう。さらに、外部接続端子をコンタクト部品17に圧入することができず、また、圧入時にコンタクト部品17に荷重がかかってコンタクト部品17が屈曲してしまうおそれもある。そこで、コンタクト部品17の中空孔17b中の這い上がりが生じないように、ペースト状のはんだ15bは、フラックス材が多く含まれておらず濡れ性が低く、融点(液相線温度)が高いものが好ましい。
ペースト状のはんだ15bは、ペースト状のはんだ15aに比べて、フラックス材の量が少ないことが好ましい。例えば、はんだ15aとはんだ15bとの液相線温度が略等しい上記の中高温系のはんだである場合には、ペースト状のはんだ15bのフラックス材の量は、ペースト状のはんだ15aの場合よりも少ない。この場合のフラックス材の重量比率は、ペースト状のはんだ15aの場合よりも少ないことが好ましい。その上で、例えば、8重量%以上、12重量%以下であることが好ましい。
また、はんだ15bは、はんだ15aに比べて、液相線温度が高いことが好ましい。例えば、ペースト状のはんだ15aとペースト状のはんだ15bとのフラックス材の量が略等しい場合には、はんだ15bは、はんだ15aの液相線温度よりも高い。はんだ15aが、液相線温度が206℃のSn-In-Ag-Bi系等の中温系のはんだである場合には、はんだ15bは、はんだ15aより高い液相線温度を有する、液相線温度が219℃のSn-Ag-Cu系、Sn-Ag-Cu-Ni-Ge系等の中高温系のはんだを用いることができる。
次に、このような半導体装置10のセラミック回路基板11に対するペースト状のはんだ15a,15bの塗布方法について図5を用いて説明する。図5は、第2の実施の形態の半導体装置の製造方法を説明するための図である。なお、図5(A),(B)は、メタルマスク印刷により回路パターン14aの配線配置領域14a2及びチップ配置領域14a1に対してはんだ15b,15aを順に塗布する場合をそれぞれ表している。
まず、セラミック回路基板11を準備する。セラミック回路基板11の回路パターン14aは、既述の通り、チップ配置領域14a1と、チップ配置領域14a1よりも低い位置に凹部14a4底部の配線配置領域14a2とがそれぞれ設定されている。
次いで、セラミック回路基板11の回路パターン14a上に、図5(A)に示されるように、配線配置領域14a2に対応した配線開口51aを有する第1マスク51を配置する。これにより、配線配置領域14a2以外の回路パターン14aのおもて面が第1マスク51に被覆される。この状態において、第1マスク51上でスキージ(図示を省略)を摺動させてペースト状のはんだ15bを配線開口51aから凹部14a4の配線配置領域14a2に塗布する。第1マスク51を取り除くと、回路パターン14aの配線配置領域14a2のみにはんだ15bを塗布することができる。
次いで、セラミック回路基板11の回路パターン14a上に、図5(B)に示されるように、チップ配置領域14a1に対応したチップ開口52aを有する第2マスク52を配置する。これにより、チップ配置領域14a1以外の回路パターン14aのおもて面が第2マスク52に被覆される。この状態において、第2マスク52上でスキージ(図示を省略)を摺動させてペースト状のはんだ15aをチップ開口52aからチップ配置領域14a1に塗布する。第2マスク52を取り除くと、回路パターン14aのチップ配置領域14a1のみにはんだ15aを塗布することができる。なお、第1マスク51及び第2マスク52は、例えば、金属、樹脂等で構成されており、厚さは、0.1mm以上、0.5mm以下である。
そして、治具等を用いて、セラミック回路基板11の回路パターン14aのチップ配置領域14a1及び配線配置領域14a2上にはんだ15a,15bを介して半導体チップ16及びコンタクト部品17を配置する。この状態でリフロー炉等によりはんだ硬化処理を行うと、セラミック回路基板11の回路パターン14aのチップ配置領域14a1及び配線配置領域14a2上に硬化されたはんだ15a,15bを介して半導体チップ16及びコンタクト部品17が接合された半導体装置10(図3)が得られる。
このように上記半導体装置10の製造方法では、おもて面にチップ配置領域14a1と、チップ配置領域14a1よりも低い位置に凹部14a4の配線配置領域14a2とがそれぞれ設定された回路パターン14aを備えるセラミック回路基板11を用意する。次いで、メタルマスク印刷により配線配置領域14a2にペースト状のはんだ15bを塗布して、チップ配置領域14a1にペースト状のはんだ15aを塗布する。そして、チップ配置領域14a1にペースト状のはんだ15aを介して半導体チップ16を接合し、配線配置領域14a2にペースト状のはんだ15bを介してコンタクト部品17を接合することができる。この場合、回路パターン14aでは、おもて面にチップ配置領域14a1と配線配置領域14a2とが高さが異なって設定されている。このため、メタルマスク印刷により領域ごとに第1,第2マスク51,52を使い分けることで、チップ配置領域14a1及び配線配置領域14a2に半導体チップ16及びコンタクト部品17に適した、異なるはんだ15a,15bをそれぞれ塗布することができる。これにより、半導体チップ16の下部のはんだ15aはボイドの発生が抑制されて、コンタクト部品17に対するはんだ15bの這い上がりが抑制される。したがって、回路パターン14aのチップ配置領域14a1及び配線配置領域14a2に半導体チップ16及びコンタクト部品17を確実に接合することができ、半導体装置10の信頼性の低下を抑制することができるようになる。
なお、第2の実施の形態では、ペースト状のはんだ15a,15bで、異なる融点(液相線温度)や、異なるフラックス量のものを用いる場合を例に挙げて説明した。この例に限らず、例えば、ペースト状のはんだ15a,15bで、異なるフラックス成分のものを用いてもよい。
また、第2の実施の形態では、半導体チップ16と共にコンタクト部品17を配置する場合を例に挙げて説明した。コンタクト部品17に限らず、例えば、リードフレーム、接続ピン等の導電性の材質により構成された配線部材を用いてもよい。
[第3の実施の形態]
第3の実施の形態では第2の実施の形態において配線部材として金属ブロックを用いた半導体装置について図6を用いて説明する。図6は、第3の実施の形態の半導体装置の要部断面図である。なお、図6に示す半導体装置10aは、半導体装置10aに含まれるセラミック回路基板11近傍の断面の端部を拡大して表示している。また、半導体装置10aが含む構成は、半導体装置10と同じ構成には同じ符号を付して、その詳細な説明については省略、または簡略化する。
半導体装置10aは、少なくとも、セラミック回路基板11とセラミック回路基板11のおもて面上にはんだ15aを介して接合された半導体チップ16とセラミック回路基板11のおもて面上にはんだ15cを介して接合された金属ブロック18とを有している。なお、図6に示す半導体装置10aのはんだ15a,15cは硬化されている状態であって、硬化される前のペースト状のはんだ15a,15cに硬化処理が施されたものである。さらに、半導体装置10aは、セラミック回路基板11の裏面に設けられた放熱板21と、半導体チップ16と金属ブロック18とを電気的に接続するリードフレーム22と、セラミック回路基板11等を取り囲むケース23と、金属ブロック18に電気的に接続する外部接続端子24とを備えている。
金属ブロック18は、直方体状または立方体状を成しており、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により金属ブロック18の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル-リン合金や、ニッケル-ボロン合金等がある。さらに、ニッケル-リン合金上に金を積層してもよい。
放熱板21は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板21の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル-リン合金、ニッケル-ボロン合金等がある。
なお、この放熱板21の裏面側に冷却器(図示を省略)をはんだまたは銀ろう等を介して取りつけて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板21は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板21の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル-リン合金、ニッケル-ボロン合金等がある。
リードフレーム22は、また、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等によりリードフレーム22の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル-リン合金や、ニッケル-ボロン合金等がある。さらに、ニッケル-リン合金上に金を積層してもよい。リードフレーム22の一端側の接続部22aが半導体チップ16の主電極に図示しないはんだ等を介して電気的かつ機械的に接続されている。リードフレーム22の他端側の接続部22bが金属ブロック18のおもて面にレーザ接合等で電気的かつ機械的に接続されている。これにより、半導体チップ16と金属ブロック18がリードフレーム22を経由して電気的に接続されている。
ケース23は、例えば、箱型であって、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド(PPS)、ポリブチレンテレフタレート(PBT)樹脂、ポリブチレンサクシネート(PBS)樹脂、ポリアミド(PA)樹脂、または、アクリロニトリルブタジエンスチレン(ABS)樹脂等がある。また、ケース23は導電性部材により構成される外部接続端子24が一体成形されている。ケース23は放熱板21に接着剤により接合され、外部接続端子24の一端側の内部接続部24aが金属ブロック18のおもて面にレーザ接合等で電気的かつ機械的に接続する。これにより、外部接続端子24の他端側の外部接続部24bと半導体チップ16とがリードフレーム22と金属ブロック18と外部接続端子24とを経由して電気的に接続される。
また、半導体装置10aでは、ケース23の内部を封止部材(図示を省略)により封止させることも可能である。封止部材は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂で構成されている。また、封止部材は、シリコーン樹脂等のゲルにより構成されても構わない。このような封止部材は、ケース23に形成されている所定の注入口からケース23内に注入されて、放熱板21上において、セラミック回路基板11と半導体チップ16と金属ブロック18等とを封止する。
このような半導体装置10aにおいても、半導体チップ16と回路パターン14aのチップ配置領域14a1との間に配置されるペースト状のはんだ15aは、硬化された際に、ボイドを含まないことが好ましい。このため、第2の実施の形態と同様に、ペースト状のはんだ15aは、フラックス材が多く含まれて濡れ性が高く、融点(液相線温度)が低いものが好ましい。このようなはんだ15aは、液相線温度が200℃以上で、225℃より低い、中高温系のはんだが用いられる。例えば、液相線温度が219℃のSn-Ag-Cu系、Sn-Ag-Cu-Ni-Ge系等の中高温系のはんだであることが好ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等、また、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等が用いられる。この場合のフラックス材の重量比率は、10重量%以上、15重量%以下であることが好ましい。
はんだ15cは、既述の通り、金属ブロック18と回路パターン14aの配線配置領域14a2との間に配置されている。この後、ペースト状のはんだ15cが硬化されることで、金属ブロック18と回路パターン14aの配線配置領域14a2とが接合される。金属ブロック18は、リードフレーム22と外部接続端子24との間で通電される際に熱が生じる。金属ブロック18から発する熱はセラミック回路基板11の裏面側に適切に伝導させることが望まれる。このため、硬化したはんだ15cはボイドが多く含まれてしまうと、熱伝導性が低下する。したがって、硬化したはんだ15cにボイドが多く含まれないような材質のペースト状のはんだ15cが選択される。このため、ペースト状のはんだ15cも、はんだ15aと同様に、フラックス材が多く含まれて濡れ性が高いことが好ましい。さらに、金属ブロック18は、半導体チップ16等他の被接合部品に比べて熱容量が大きい。したがって、はんだ硬化工程において、金属ブロック18の接合部は、半導体チップ等他の接合部に比べて加熱が進みにくい。そのため、はんだ15cは、融点(液相線温度)がはんだ15aより低いものが好ましい。このようなはんだ15cは、液相線温度が200℃より低い、低温系のはんだ、または、中低温系のはんだが用いられる。例えば、液相線温度が139℃のBi-Sn系等の低温系のはんだ、または、液相線温度196℃のSn-亜鉛(Zn)-Bi系等の中低温系のはんだであることが好ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、はんだ15aの場合と同様に、10重量%以上、15重量%以下であることが好ましい。
このような構成を有する半導体装置10aにおいても第2の実施の形態と同様に第1マスク51及び第2マスク52を用いたメタルマスク印刷により、回路パターン14aのチップ配置領域14a1及び配線配置領域14a2にはんだ15a,15cをそれぞれ塗布することができる。
これにより、半導体チップ16の下部のはんだ15aはボイドの発生が抑制されて、金属ブロック18の下部のはんだ15cもボイドの発生が抑制される。したがって、回路パターン14aのチップ配置領域14a1及び配線配置領域14a2に半導体チップ16及び金属ブロック18を確実に接合することができ、半導体装置10aの信頼性の低下を抑制することができるようになる。
なお、第3の実施の形態では、リードフレーム22及び外部接続端子24が電気的に接続される金属ブロック18を配置する場合を例に挙げて説明した。このような金属ブロック18に限らず、例えば、電気的な接続のないヒートシンク等により構成された金属ブロック18を用いてもよい。
[第4の実施の形態]
第4の実施の形態では第2の実施の形態において配線部材に代わって電子部品を用いた半導体装置について図7を用いて説明する。図7は、第4の実施の形態の半導体装置の要部断面図である。なお、図7に示す半導体装置10bは、半導体装置10bに含まれるセラミック回路基板11近傍の断面の端部を拡大して表示している。また、半導体装置10bが含む構成は、半導体装置10,10aと同じ構成には同じ符号を付して、その詳細な説明については省略、または簡略化する。
半導体装置10bは、少なくとも、セラミック回路基板11とセラミック回路基板11のおもて面上にはんだ15aを介して接合された半導体チップ16とセラミック回路基板11のおもて面上にはんだ15dを介して接合された電子部品19とを有している。なお、図7に示す半導体装置10bのはんだ15a,15dは硬化されている状態であって、硬化される前のペースト状のはんだ15a,15dに硬化処理が施されたものである。
第4の実施の形態のセラミック回路基板11の絶縁板12上には、回路パターン14b,14c,14dを備えている。なお、回路パターン14b,14cは所定の間隔を空けて絶縁板12のおもて面に形成されている。回路パターン14c,14dの境界の図示については省略している。回路パターン14cは段差14c1を備えている。回路パターン14cは、段差14c1の図7中右側のおもて面は回路パターン14dのおもて面と同じ高さであり、段差14c1の図7中左側のおもて面は回路パターン14bのおもて面と同じ高さである。また、回路パターン14b,14cのおもて面には、回路パターン14b,14cの間隙を跨いだ部品配置領域14b1が設定されている。回路パターン14dは、おもて面に、部品配置領域14b1よりも高い位置にチップ配置領域14a1が設定されている。
電子部品19は、例えば、制御IC(Integrated Circuit)、サーミスタ、コンデンサ、抵抗等である。このような電子部品19が回路パターン14b,14cにはんだ15dを介して配置されている。
このような半導体装置10bにおいても、半導体チップ16と回路パターン14dのチップ配置領域14a1との間に配置されるはんだ15aは、第2の実施の形態と同様に、液相線温度が200℃以上で、225℃より低い、中高温系のはんだが用いられる。例えば、液相線温度が219℃のSn-Ag-Cu系、Sn-Ag-Cu-Ni-Ge系等の中高温系のはんだであることが好ましい。そして、フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系、ポリマー、トリグリセリド、脂肪酸エステル等のチキソ剤、アジピン酸、フマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、10重量%以上、15重量%以下であることが好ましい。
はんだ15dは、既述の通り、電子部品19と回路パターン14b,14cの部品配置領域14b1とを間に配置されている。この後、ペースト状のはんだ15dが硬化されることで、電子部品19と回路パターン14b,14cの部品配置領域14b1とが接合される。この際、はんだ15dにより回路パターン14b,14cの間隙を跨ってブリッジ状に接続してしまうと短絡が生じてしまう。また、部品配置領域14b1のそれぞれの接合箇所は、チップ配置領域14a1の接合箇所に比べ微小である。したがって、接合不良が起きやすく、少量のはんだ15dで確実に接合する必要がある。このため、ペースト状のはんだ15dは、ペースト状のはんだ15aよりフラックス材が少なく濡れ性が適度であり、融点(液相線温度)が低いものが好ましい。このようなはんだ15dは、液相線温度が200℃より低い低温系のはんだ、または、中低温系のはんだが用いられる。例えば、液相線温度が196℃のSn-Zn-Bi系等の中低温系のはんだ、または、液相線温度が139℃のBi-Sn系等の低温系のはんだであることが望ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等、また、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等が用いられる。ペースト状のはんだ15dのフラックス材の量は、ペースト状のはんだ15aよりも少ない。この場合のフラックス材の重量比率は、はんだ15aの場合よりも少ないことが好ましい。その上で、例えば、8重量%以上、12重量%以下であることが好ましい。
次に、このような半導体装置10bのセラミック回路基板11に対するペースト状のはんだ15a,15dの塗布方法について図8を用いて説明する。図8は、第4の実施の形態の半導体装置の製造方法を説明するための図である。なお、図8(A),(B)は、メタルマスク印刷により回路パターン14b,14c,14dの部品配置領域14b1及びチップ配置領域14a1に対してはんだ15d,15aを順に塗布する場合をそれぞれ表している。
まず、セラミック回路基板11を準備する。セラミック回路基板11の回路パターン14b,14c,14dは、既述の通り、部品配置領域14b1及びチップ配置領域14a1がそれぞれ設定されている。部品配置領域14b1はチップ配置領域14a1よりも低い位置に設定されている。
次いで、セラミック回路基板11の回路パターン14b,14c,14d上に、図8(A)に示されるように、部品配置領域14b1に対応した部品開口53aを有する第3マスク53を配置する。これにより、部品配置領域14b1以外の回路パターン14b,14c,14dのおもて面が第3マスク53に被覆される。この状態において、第3マスク53上でスキージ(図示を省略)を摺動させてペースト状のはんだ15dを部品開口53aから部品配置領域14b1に塗布する。この時、第3マスク53の材質、テンション及びスキージのマスク面への押し付け強さを調整することで、第3マスク53を部品配置領域14b1へ撓ませながら塗布することができる。第3マスク53を取り除くと、回路パターン14b,14cの部品配置領域14b1のみにはんだ15dを塗布することができる。
次いで、セラミック回路基板11の回路パターン14b,14c,14d上に、図8(B)に示されるように、チップ配置領域14a1に対応したチップ開口54aを有する第4マスク54を配置する。これにより、チップ配置領域14a1以外の回路パターン14b,14c,14dのおもて面が第4マスク54に被覆される。この状態において、第4マスク54上でスキージ(図示を省略)を摺動させてペースト状のはんだ15aをチップ開口54aからチップ配置領域14a1に塗布する。第4マスク54を取り除くと、回路パターン14dのチップ配置領域14a1のみにはんだ15aを塗布することができる。第4マスク54の材質、テンション及びスキージのマスク面への押し付け強さを調整することで、先に塗布した部品配置領域14b1との間隔を保ちつつ塗布することができる。これにより、第4マスク54の裏面がはんだ15dに触れることなく、はんだ15dを維持することができる。なお、第4マスク54は、回路パターン14b,14c,14d上に配置した際に段差14c1に対応した脚部54bを備えていてもよい。
そして、治具等を用いてセラミック回路基板11の回路パターン14b,14c,14dのチップ配置領域14a1及び部品配置領域14b1上にはんだ15a,15dを介して半導体チップ16及び電子部品19を配置する。この状態でリフロー炉等によりはんだ硬化処理を行うと、セラミック回路基板11の回路パターン14b,14c,14dのチップ配置領域14a1及び部品配置領域14b1上に硬化されたはんだ15a,15dを介して半導体チップ16及び電子部品19が接合された半導体装置10b(図7)が得られる。
これにより、半導体チップ16の下部のはんだ15aはボイドの発生が抑制されて、電子部品19の下部のはんだ15dは、微小接合部での断線が抑制されると共に、はんだブリッジによる短絡の発生が抑制される。したがって、回路パターン14b,14c,14dのチップ配置領域14a1及び部品配置領域14b1に半導体チップ16及び電子部品19を確実に接合することができ、半導体装置10bの信頼性の低下を抑制することができるようになる。
[第5の実施の形態]
第5の実施の形態ではセラミック回路基板11上に半導体チップとコンタクト部品と電子部品を配置させた半導体装置について図9を用いて説明する。図9は、第5の実施の形態の半導体装置の要部断面図である。なお、図9に示す半導体装置10cは、半導体装置10cに含まれるセラミック回路基板11近傍の断面の端部を拡大して表示している。また、半導体装置10cが含む構成は、半導体装置10,10a,10bと同じ構成には同じ符号を付して、その詳細な説明については省略、または簡略化する。
半導体装置10cは、少なくとも、セラミック回路基板11とセラミック回路基板11のおもて面上にはんだ15a,15b,15dを介して接合された半導体チップ16とコンタクト部品17と電子部品19とを有している。なお、図9に示す半導体装置10cのはんだ15a,15b,15dは硬化されている状態であって、硬化される前のペースト状のはんだ15a,15b,15dに硬化処理が施されたものである。
第5の実施の形態のセラミック回路基板11の絶縁板12上には、回路パターン14b,14c,14eを備えている。なお、回路パターン14b,14cは所定の間隙を空けて絶縁板12のおもて面に形成されている。回路パターン14c,14eの境界の図示については省略している。回路パターン14cは段差14c1を備えている。回路パターン14cは、段差14c1の図9中右側のおもて面は回路パターン14eのおもて面と同じ高さであり、段差14c1の図9中左側のおもて面は回路パターン14bのおもて面と同じ高さである。また、回路パターン14b,14cのおもて面には、回路パターン14b,14cの間隙を跨いだ部品配置領域14b1が設定されている。回路パターン14eは、おもて面に、部品配置領域14b1よりも高い位置にチップ配置領域14a1が設定されている。さらに、回路パターン14eのおもて面には、凹部14a4が形成されて、チップ配置領域14a1及び部品配置領域14b1よりも低い位置に配線配置領域14a2が設定されている。
このような半導体装置10cにおいても、半導体チップ16と回路パターン14eのチップ配置領域14a1との間に配置されるはんだ15aは、液相線温度が200℃以上で、225℃より低い、中高温系のはんだが用いられる。例えば、液相線温度が219℃のSn-Ag-Cu系、Sn-Ag-Cu-Ni-Ge系等の中高温系のはんだ(中高温系)であることが好ましい。フラックス材としては、アビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、10重量%以上、15重量%以下であることが好ましい。
はんだ15bは、既述の通り、コンタクト部品17と回路パターン14eの配線配置領域14a2との間に配置されている。この場合のペースト状のはんだ15bは、第2の実施の形態と同様に、コンタクト部品17の中空孔17b中の這い上がりが生じないような材質が好ましい。この場合には、ペースト状のはんだ15bは、ペースト状のはんだ15aに比べて、フラックス材が多く含まれておらず濡れ性が低く、融点(液相線温度)が高いものが好ましい。このようなはんだ15bは、液相線温度が225℃以上の高温系のはんだが用いられる。例えば、液相線温度が241℃のSn-アンチモン(Sb)系等の高温系のはんだであることが好ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系、ポリマー、トリグリセリド、脂肪酸エステル等のチキソ剤、アジピン酸、フマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、ペースト状のはんだ15aの場合よりも少ないことが好ましい。その上で、例えば、8重量%以上、12重量%以下であることが好ましい。
また、はんだ15dは、既述の通り、電子部品19と回路パターン14b,14cの部品配置領域14b1との間に配置されている。第4の実施の形態と同様にペースト状のはんだ15dは、ペースト状のはんだ15aに比べて、フラックス材が少なく濡れ性が適度であり、融点(液相線温度)が低いものが好ましい。このようなはんだ15dは、液相線温度がはんだ15aより低い、中温系のはんだや中低温系のはんだが用いられる。例えば、液相線温度が196℃のSn-Zn-Bi系等の中温系のはんだであることが望ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、ペースト状のはんだ15aの場合よりも少ないことが好ましい。その上で、例えば、8重量%以上、12重量%以下であることが好ましい。
次に、このような半導体装置10cのセラミック回路基板11に対するペースト状のはんだ15a,15b,15dの塗布方法について図10及び図11を用いて説明する。図10及び図11は、第5の実施の形態の半導体装置の製造方法を説明するための図である。なお、図10(A),(B)及び図11は、メタルマスク印刷により回路パターン14b,14c,14eの部品配置領域14b1と配線配置領域14a2とチップ配置領域14a1とに対してはんだ15d,15b,15aを順に塗布する場合をそれぞれ表している。
まず、セラミック回路基板11を準備する。セラミック回路基板11の回路パターン14b,14c,14eは、既述の通り、部品配置領域14b1と配線配置領域14a2とチップ配置領域14a1とが設定されている。また、回路パターン14eに凹部14a4が形成されて、部品配置領域14b1及びチップ配置領域14a1よりも低い位置に配線配置領域14a2が設定されている。
次いで、セラミック回路基板11の回路パターン14b,14c,14e上に、図10(A)に示されるように、配線配置領域14a2に対応した配線開口55aを有する第5マスク55を配置する。これにより、配線配置領域14a2以外の回路パターン14b,14c,14eのおもて面が第5マスク55に被覆される。この状態において、第5マスク55上でスキージ(図示を省略)を摺動させてペースト状のはんだ15bを配線開口55aから凹部14a4の配線配置領域14a2に塗布する。第5マスク55を取り除くと、回路パターン14eの配線配置領域14a2のみにはんだ15bを塗布することができる。なお、第5マスク55は、回路パターン14b,14c,14e上に配置した際に、回路パターン14b,14c,14e上で水平が保たれていてもよい。
次いで、セラミック回路基板11の回路パターン14b,14c,14e上に、図10(B)に示されるように、部品配置領域14b1に対応した部品開口56aを有する第6マスク56を配置する。これにより、部品配置領域14b1以外の回路パターン14b,14c,14eのおもて面が第6マスク56に被覆される。この状態において、第6マスク56上でスキージ(図示を省略)を摺動させてペースト状のはんだ15dを部品開口56aから部品配置領域14b1に塗布する。第6マスク56を取り除くと、回路パターン14b,14cの部品配置領域14b1のみにはんだ15dを塗布することができる。
第6マスク56を取り除いて、セラミック回路基板11の回路パターン14b,14c,14e上に、図11に示されるように、チップ配置領域14a1に対応したチップ開口57aを有する第7マスク57を配置する。これにより、チップ配置領域14a1以外の回路パターン14b,14c,14eのおもて面が第7マスク57に被覆される。この状態において、第7マスク57上でスキージ(図示を省略)を摺動させてペースト状のはんだ15aをチップ開口57aからチップ配置領域14a1に塗布する。第7マスク57を取り除くと、回路パターン14eのチップ配置領域14a1のみにはんだ15aを塗布することができる。第6,第7マスク56,57の材質、テンション及びスキージのマスク面への押し付け強さをそれぞれ調整することで、先に塗布した配線配置領域14a2との間隔を保ちつつ、別の部品配置領域に塗布することができる。これにより、第6,第7マスク56,57が先に塗布したはんだに触れることなく、先に塗布したはんだを維持することができる。なお、第7マスク57は、回路パターン14b,14c,14e上に配置した際に段差14c1に対応した脚部57bを備えていてもよい。これにより、第7マスク57は、はんだ15dとの間隔を維持しやすくなる。
そして、治具等を用いて、セラミック回路基板11の回路パターン14b,14c,14eのチップ配置領域14a1と配線配置領域14a2と部品配置領域14b1上にはんだ15a,15b,15dを介して半導体チップ16とコンタクト部品17と電子部品19とを配置する。この状態でリフロー炉等を用いてはんだ硬化処理を行う。そうすることで、セラミック回路基板11の回路パターン14b,14c,14eのチップ配置領域14a1と配線配置領域14a2と部品配置領域14b1上に硬化されたはんだ15a,15b,15dを介して半導体チップ16とコンタクト部品17と電子部品19とが接合された半導体装置10c(図9)が得られる。
これにより、半導体チップ16の下部のはんだ15aはボイドの発生が抑制されて、コンタクト部品17に対するはんだ15bの這い上がりが抑制され、電子部品19の下部のはんだ15dによる短絡の発生が抑制される。したがって、回路パターン14b,14c,14eのチップ配置領域14a1と配線配置領域14a2と部品配置領域14b1とに半導体チップ16とコンタクト部品17と電子部品19とを確実に接合することができ、半導体装置10cの信頼性の低下を抑制することができるようになる。
なお、第5の実施の形態の半導体チップ16とコンタクト部品17と電子部品19とは一例であって、それぞれの組み合わせ及び個数は任意に決めることができる。また、そのような場合の各配置領域はそれぞれ高さが異なっていればよく、用いられる部品の種類、組み合わせ数に応じて設定される。
1 導電板
1a 第1配置領域
1b 第2配置領域
2a 第1接合部材
2b 第2接合部材
3a 第1部品
3b 第2部品
4,51 第1マスク
4a 第1開口
5,52 第2マスク
5a 第2開口
10,10a,10b,10c 半導体装置
11 セラミック回路基板
12 絶縁板
13 金属板
14a,14b,14c,14d,14e 回路パターン
14a1 チップ配置領域
14a2 配線配置領域
14a4 凹部
14b1 部品配置領域
14c1 段差
15a,15b,15c,15d はんだ
16 半導体チップ
17 コンタクト部品
17a 胴体部
17b 中空孔
17b1,17b2 開口端部
18 金属ブロック
19 電子部品
21 放熱板
22 リードフレーム
22a,22b 接続部
23 ケース
24 外部接続端子
24a 内部接続部
24b 外部接続部
51a,55a 配線開口
52a,54a,57a チップ開口
53 第3マスク
53a,56a 部品開口
54 第4マスク
54b,57b 脚部
55 第5マスク
56 第6マスク
57 第7マスク

Claims (6)

  1. おもて面に第1配置領域と前記おもて面に形成された凹部の底面に前記第1配置領域よりも低位の第2配置領域とがそれぞれ設定された導電板を用意する準備工程と、
    前記第1配置領域に第1接合部材を塗布し、前記第2配置領域に前記第1配置領域を越えない高さで前記第1接合部材よりも液相線温度が高い第2接合部材を塗布する塗布工程と、
    前記第1配置領域に前記第1接合部材を介して半導体チップである第1部品を接合し、前記第2配置領域に前記第2接合部材を介して配線部品である第2部品を接合する接合工程と、
    を有し、
    前記塗布工程は、
    前記第1配置領域よりも低位の前記第2配置領域に対応した第1開口が形成された第1マスクを前記導電板の前記おもて面に配置して、前記第1開口を介して前記第2接合部材を塗布する工程と、
    前記第2接合部材の塗布後、前記第1マスクを取り除き、前記第2接合部材を加熱することなく、前記第1配置領域に対応した第2開口が形成され、前記導電板の前記おもて面に対向する面が平坦を成す第2マスクを前記導電板の前記おもて面に配置して、前記第2接合部材を覆って、前記第2開口を介して前記第1接合部材を塗布する工程と、
    を有する、
    半導体装置の製造方法。
  2. 前記第1接合部材及び前記第2接合部材ははんだであって、
    前記第2接合部材は、前記第1接合部材に対してフラックス材の量及びフラックス材の成分の少なくとも一つが異なる、
    請求項1に記載の半導体装置の製造方法。
  3. 記第2接合部材は、前記第1接合部材よりもフラックス材の量が少ない、
    請求項に記載の半導体装置の製造方法。
  4. 前記配線部品は、内部に中空孔が形成された筒状のコンタクト部品、接続ピンまたはリードフレームである、
    請求項乃至のいずれかに記載の半導体装置の製造方法。
  5. おもて面に第1配置領域と前記おもて面に形成された凹部の底面に前記第1配置領域よりも低位の第2配置領域とがそれぞれ設定された導電板を用意する準備工程と、
    前記第1配置領域に第1接合部材を塗布し、前記第2配置領域に前記第1接合部材と異なる第2接合部材を塗布する塗布工程と、
    前記第1配置領域に前記第1接合部材を介して、スイッチング素子またはダイオードを含む半導体チップである第1部品を接合し、前記凹部内の前記第2配置領域に前記第2接合部材を介して、筒状のコンタクト部品、接続ピンまたはリードフレームである第2部品を接合する接合工程と、
    を有し、
    前記第1接合部材及び前記第2接合部材ははんだであって、
    前記第2接合部材は、前記第1接合部材に対して、フラックス材の量が少ない
    半導体装置の製造方法。
  6. 前記第1接合部材の濡れ性は前記第2接合部材濡れ性よりも大きい
    請求項に記載の半導体装置の製造方法。
JP2018177889A 2018-09-21 2018-09-21 半導体装置の製造方法 Active JP7322369B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018177889A JP7322369B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法
CN201910661160.3A CN110943047A (zh) 2018-09-21 2019-07-22 半导体装置的制造方法
US16/519,545 US11069643B2 (en) 2018-09-21 2019-07-23 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018177889A JP7322369B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020053422A JP2020053422A (ja) 2020-04-02
JP7322369B2 true JP7322369B2 (ja) 2023-08-08

Family

ID=69883682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018177889A Active JP7322369B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11069643B2 (ja)
JP (1) JP7322369B2 (ja)
CN (1) CN110943047A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024804A (ja) 2004-07-09 2006-01-26 Hitachi Ltd ペースト状はんだ材の供給方法およびそのためのメタルマスク
JP2007123354A (ja) 2005-10-25 2007-05-17 Fujitsu Ltd 電子機器用プリント板の製造方法およびこれを用いた電子機器
JP2016140870A (ja) 2015-01-30 2016-08-08 株式会社タムラ製作所 はんだバンプの形成方法
WO2018155633A1 (ja) 2017-02-23 2018-08-30 国立大学法人大阪大学 接合材、接合材の製造方法および接合構造体の作製方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179294A (ja) * 1985-04-05 1986-04-22 アイワ株式会社 部品の実装方法
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JP3235452B2 (ja) * 1995-03-20 2001-12-04 松下電器産業株式会社 高周波集積回路装置
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
JP2001210771A (ja) 2000-01-25 2001-08-03 Sansha Electric Mfg Co Ltd 電力用半導体モジュール及びその製造方法
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP4661459B2 (ja) * 2005-08-26 2011-03-30 住友ベークライト株式会社 半導体装置の製造方法
DE102008005547B4 (de) 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
WO2012029622A1 (ja) * 2010-08-31 2012-03-08 京セラ株式会社 配線基板およびその実装構造体
KR20140027798A (ko) * 2012-08-27 2014-03-07 에스케이하이닉스 주식회사 스크린 프린팅을 이용한 배선 형성방법
CN105027279B (zh) 2013-03-21 2018-02-13 富士电机株式会社 接触部件以及半导体模块
EP2991106A1 (en) * 2013-04-24 2016-03-02 Fuji Electric Co., Ltd. Power semiconductor module and method for manufacturing same, and power converter
JP5975180B2 (ja) * 2013-10-03 2016-08-23 富士電機株式会社 半導体モジュール
CN107533984B (zh) * 2015-07-01 2020-07-10 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2017038019A (ja) 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
JP6866716B2 (ja) 2017-03-23 2021-04-28 富士電機株式会社 半導体装置
JP2019046899A (ja) * 2017-08-31 2019-03-22 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024804A (ja) 2004-07-09 2006-01-26 Hitachi Ltd ペースト状はんだ材の供給方法およびそのためのメタルマスク
JP2007123354A (ja) 2005-10-25 2007-05-17 Fujitsu Ltd 電子機器用プリント板の製造方法およびこれを用いた電子機器
JP2016140870A (ja) 2015-01-30 2016-08-08 株式会社タムラ製作所 はんだバンプの形成方法
WO2018155633A1 (ja) 2017-02-23 2018-08-30 国立大学法人大阪大学 接合材、接合材の製造方法および接合構造体の作製方法

Also Published As

Publication number Publication date
US11069643B2 (en) 2021-07-20
CN110943047A (zh) 2020-03-31
JP2020053422A (ja) 2020-04-02
US20200098717A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
TWI588919B (zh) 半導體封裝結構及其製造方法
JP3923258B2 (ja) 電力制御系電子回路装置及びその製造方法
TWI446493B (zh) 包括堆疊晶粒及散熱件結構之半導體晶粒封裝體
JP2006093255A (ja) パワー半導体モジュールおよびその製造方法
JP6206494B2 (ja) 半導体装置
CN104103611B (zh) 加压加热接合结构及加压加热接合方法
JP6835238B2 (ja) 半導体装置およびその製造方法
JP7293936B2 (ja) 半導体装置及び半導体装置の製造方法
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
JP7215206B2 (ja) 半導体装置の製造方法
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
JP3841007B2 (ja) 半導体装置
JP7322369B2 (ja) 半導体装置の製造方法
JP2017017204A (ja) 半導体装置の製造方法
US11552065B2 (en) Semiconductor device
JP2003324176A (ja) リードフレーム、半導体パワーモジュール、および、その製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
JP6924432B2 (ja) 半導体装置の製造方法及び半導体装置
JP2021118216A (ja) 半導体装置
CN114556534A (zh) 半导体装置及半导体装置的制造方法
JP6626349B2 (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230414

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230710

R150 Certificate of patent or registration of utility model

Ref document number: 7322369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150