JP7322369B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7322369B2
JP7322369B2 JP2018177889A JP2018177889A JP7322369B2 JP 7322369 B2 JP7322369 B2 JP 7322369B2 JP 2018177889 A JP2018177889 A JP 2018177889A JP 2018177889 A JP2018177889 A JP 2018177889A JP 7322369 B2 JP7322369 B2 JP 7322369B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
placement region
component
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018177889A
Other languages
English (en)
Other versions
JP2020053422A (ja
Inventor
健志 甲斐
力宏 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018177889A priority Critical patent/JP7322369B2/ja
Priority to CN201910661160.3A priority patent/CN110943047A/zh
Priority to US16/519,545 priority patent/US11069643B2/en
Publication of JP2020053422A publication Critical patent/JP2020053422A/ja
Application granted granted Critical
Publication of JP7322369B2 publication Critical patent/JP7322369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29209—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29213—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29255—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/80024—Applying flux to the bonding area in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8019—Arrangement of the bonding areas prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。
半導体装置は上記の半導体素子を含む半導体チップを備えている。このような半導体チップは回路パターン等の導電板上に配置されている。このような半導体装置を製造するにあたり、導電板上の半導体チップの配置領域にスクリーン印刷やメタルマスク印刷等の孔版印刷によりはんだの塗布が行われる。孔版印刷では、各配置領域に対応して開口が形成されたマスクを導電板上に配置して、スキージによりペースト状のはんだを各開口に塗布することができる。このため、孔版印刷によるはんだの塗布方法は生産性が高く、コスト面を抑えることができる。
また、半導体装置は導電板上に半導体チップだけではなく、その仕様に応じて半導体チップと共に外部接続端子、電子部品等の部品が配置される。これにより半導体装置は、所望の機能を実現することができ、また、利便性を向上させることができる。
国際公開第２０１４／１４８３１９号 特開２０１７－０３８０１９号公報
孔版印刷では一種類のはんだのみを塗布することしかできない。このため、異なる複数の部品が導電板上に配置される半導体装置でも、当該導電板の各部品の配置領域に、共通したはんだを塗布することしかできない。しかしながら、この場合において導電板上の各配置領域にそれぞれ配置される異なる部品の中には、導電板に適切に接合されるものもあれば、適切に接合されずに接合不良を引き起こすものも存在する。
本発明は、このような点に鑑みてなされたものであり、異なる複数の部品を適切に導電板上に接合することができる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、おもて面に第１配置領域と前記おもて面に形成された凹部の底面に前記第１配置領域よりも低位の第２配置領域とがそれぞれ設定された導電板を用意する準備工程と、前記第１配置領域に第１接合部材を塗布し、前記第２配置領域に前記第１配置領域を越えない高さで前記第１接合部材よりも液相線温度が高い第２接合部材を塗布する塗布工程と、前記第１配置領域に前記第１接合部材を介して半導体チップである第１部品を接合し、前記第２配置領域に前記第２接合部材を介して配線部品である第２部品を接合する接合工程と、を有し、前記塗布工程は、前記第１配置領域よりも低位の前記第２配置領域に対応した第１開口が形成された第１マスクを前記導電板の前記おもて面に配置して、前記第１開口を介して前記第２接合部材を塗布する工程と、前記第２接合部材の塗布後、前記第１マスクを取り除き、前記第２接合部材を加熱することなく、前記第１配置領域に対応した第２開口が形成され、前記導電板の前記おもて面に対向する面が平坦を成す第２マスクを前記導電板の前記おもて面に配置して、前記第２接合部材を覆って、前記第２開口を介して前記第１接合部材を塗布する工程と、を有する、半導体装置の製造方法が提供される。
開示の技術によれば、異なる複数の部品を適切に導電板上に接合することができ、半導体装置の信頼性の低下を抑制することができる。
第１の実施の形態の半導体装置の製造方法を説明するための図である。 第１の実施の形態の半導体装置の製造方法における塗布工程を説明するための図である。 第２の実施の形態の半導体装置の要部断面図である。 第２の実施の形態の半導体装置のコンタクト部品を示す図である。 第２の実施の形態の半導体装置の製造方法を説明するための図である。 第３の実施の形態の半導体装置の要部断面図である。 第４の実施の形態の半導体装置の要部断面図である。 第４の実施の形態の半導体装置の製造方法を説明するための図である。 第５の実施の形態の半導体装置の要部断面図である。 第５の実施の形態の半導体装置の製造方法を説明するための図（その１）である。 第５の実施の形態の半導体装置の製造方法を説明するための図（その２）である。
以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置の製造方法について、図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の製造方法を説明するための図である。なお、図１（Ａ）～図１（Ｃ）は、半導体装置の製造方法に含まれる準備工程と塗布工程と接合工程とをそれぞれ表している。図２は、第１の実施の形態の半導体装置の製造方法における塗布工程を説明するための図である。図１及び図２は、半導体装置の製造工程中の要部を側断面視で示した図である。
まず、導電板１を準備する。導電板１は、導電性の材質により構成され、板状である。導電板１は、例えば、セラミック等の絶縁板上に形成される回路パターン、金属ベース基板の回路パターン、リードフレーム等として用いることができる。このような導電板１は、図１（Ａ）に示されるように、おもて面に第１配置領域１ａと第１配置領域１ａと高さが異なる位置に第２配置領域１ｂとがそれぞれ設定されている。高さが異なる領域は、エッチングやプレス加工等で形成することができる。
次に、図１（Ｂ）に示されるように、第１配置領域１ａに第１接合部材２ａを塗布し、第２配置領域１ｂに第１接合部材２ａと異なる第２接合部材２ｂを塗布する。この際の塗布方法としては、メタルマスク印刷やスクリーン印刷等の孔版印刷を用いることができる。また、第１接合部材２ａ及び第２接合部材２ｂは、ペースト状のはんだや接着剤を用いることができる。また、第２接合部材２ｂは、第１接合部材２ａに対して、液相線温度、フラックス材の量及びフラックス材の成分の少なくとも一つが異なるはんだを用いてもよい。塗布工程は、例えば、次のように行うことができる。図２（Ａ）に示されるように、先に、低い位置に設定した第２配置領域１ｂに対応した第１開口４ａを有する第１マスク４を用いて、第２配置領域１ｂに第２接合部材２ｂを塗布する。その次に、図２（Ｂ）に示されるように、第１マスク４の除去後、高い位置に設定した第１配置領域１ａに対応した第２開口５ａを有する第２マスク５を用いて第１配置領域１ａに第１接合部材２ａを塗布する。このようにして第１配置領域１ａ及び第２配置領域１ｂに対して塗布される第１接合部材２ａ及び第２接合部材２ｂは、後述する第１部品３ａ及び第２部品３ｂに適した、異なる材質が選択される。また、第１マスク４と第２マスク５の厚さを変えることで、第１配置領域１ａ及び第２配置領域１ｂに異なる厚さの接合部材をそれぞれ塗布することもできる。そうすることで、第１配置領域１ａ及び第２配置領域１ｂに対して塗布される第１接合部材２ａ及び第２接合部材２ｂは、第１部品３ａ及び第２部品３ｂに適した、異なる厚さとすることができる。
そして、第１配置領域１ａに第１接合部材２ａを介して第１部品３ａを接合し、第２配置領域１ｂに第２接合部材２ｂを介して第２部品３ｂを接合する。この際の接合としては、加熱プロセスを用いることができる。例えば、まず、治具等を用いて、第１配置領域１ａに第１接合部材２ａを介して第１部品３ａを配置し、第２配置領域１ｂに第２接合部材２ｂを介して第２部品３ｂを配置する。その次に、治具により第１部品３ａ及び第２部品３ｂの位置を固定した状態で加熱する。そうすることで、第１接合部材２ａ及び第２接合部材２ｂが硬化し、第１部品３ａ及び第２部品３ｂを接合することができる。この際、第１接合部材２ａ及び第２接合部材２ｂは、第１部品３ａ及び第２部品３ｂの接合に適した材質が選択されているために、第１部品３ａ及び第２部品３ｂを第１配置領域１ａ及び第２配置領域１ｂに適切に接合することができる。
このように上記半導体装置の製造方法では、まず、おもて面に第１配置領域１ａと第１配置領域１ａと高さが異なる位置に第２配置領域１ｂとが設定された導電板１を用意する。次いで、第１配置領域１ａに第１接合部材２ａを塗布し、第２配置領域１ｂに第１接合部材２ａと異なる第２接合部材２ｂを塗布する。そして、第１配置領域１ａに第１接合部材２ａを介して第１部品３ａを接合し、第２配置領域１ｂに第２接合部材２ｂを介して第２部品３ｂを接合することができる。この場合、導電板１では、おもて面に設定された第１配置領域１ａと第２配置領域１ｂとの高さが異なっている。このため、例えば、孔版印刷によりマスクを使い分けることで、第１配置領域１ａ及び第２配置領域１ｂに第１部品３ａ及び第２部品３ｂに適した、異なる第１接合部材２ａ及び第２接合部材２ｂをそれぞれ塗布することができる。したがって、導電板１の第１配置領域１ａ及び第２配置領域１ｂに第１部品３ａ及び第２部品３ｂを確実に接合することができ、半導体装置の信頼性の低下を抑制することができるようになる。
第１の実施の形態では、導電板１のおもて面の高い位置に第１配置領域１ａが設定され、低い位置に第２配置領域１ｂが設定されている場合について説明している。そのため、図１（Ｂ）（並びに図２）に示される塗布工程では、先に、低い位置に設定された第２配置領域１ｂに塗布し、その次に、第２配置領域１ｂより高い位置に設定された第１配置領域１ａに塗布した。しかしながら、この場合に限らない。例えば、低い位置に第１配置領域１ａが設定され、高い位置に第２配置領域１ｂが設定された場合は、先に、第１配置領域１ａに塗布し、その次に、第２配置領域１ｂに塗布することができる。すなわち、先に、低い位置に設定した配置領域に塗布し、その次に高い位置に設定した配置領域に塗布することが好ましい。また、低い位置に設定した配置領域に塗布された接合部材の高さは、高い位置に設定した配置領域の高さより低いことが好ましい。つまり、低い位置に設定した配置領域に塗布された接合部材の厚さは、高い位置と低い位置の高さの差より小さいことが好ましい。そうすることで、先に塗布した接合部材に触れることなく、次の塗布を行うことができる。
なお、第１の実施の形態では、導電板１のおもて面に第１配置領域１ａと第２配置領域１ｂの２つの配置領域を設ける場合について説明している。この場合に限らず、導電板１のおもて面上に高さがそれぞれ異なる３つ以上の配置領域を設定して、それぞれの配置領域に適したマスクを使い分けることでそれぞれ異なる接合部材を塗布することも可能である。
［第２の実施の形態］
第２の実施の形態では第１の実施の形態の半導体装置についてより具体的に図３及び図４を用いて説明する。図３は、第２の実施の形態の半導体装置の要部断面図である。なお、図３に示す半導体装置１０は、半導体装置１０に含まれるセラミック回路基板１１の断面の端部を拡大して表示している。また、図４は、第２の実施の形態の半導体装置のコンタクト部品を示す図である。なお、図４（Ａ）は、コンタクト部品１７の上面図を、図４（Ｂ）は、図４（Ａ）の一点鎖線Ｘ－Ｘにおける断面図をそれぞれ表している。
半導体装置１０は、少なくとも、セラミック回路基板１１とセラミック回路基板１１のおもて面上にはんだ１５ａを介して接合された半導体チップ１６とセラミック回路基板１１のおもて面上にはんだ１５ｂを介して接合されたコンタクト部品１７とを有している。なお、図３に示す半導体装置１０のはんだ１５ａ，１５ｂは硬化されている状態であって、硬化される前のペースト状のはんだ１５ａ，１５ｂに硬化処理が施されたものである。
また、セラミック回路基板１１のおもて面上には、必要に応じて、複数の半導体チップ１６及びコンタクト部品１７を設置することができるものの、図３では、そのうち１つの半導体チップ１６及びコンタクト部品１７を図示している。なお、おもて面とは、図３の半導体装置１０において、半導体チップ１６及びコンタクト部品１７が配置される側（図３中上側）の面を表す。また、裏面とは、半導体装置１０において、半導体チップ１６及びコンタクト部品１７が配置される側の反対側（図３中下側）の面を表す。
セラミック回路基板１１は、絶縁板１２と絶縁板１２の裏面に形成された金属板１３と、絶縁板１２のおもて面に形成された回路パターン１４ａとを有している。なお、回路パターン１４ａは、絶縁板１２に形成された複数の回路パターンのうちの１つである。絶縁板１２は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックにより構成されている。金属板１３は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。回路パターン１４ａは、導電性に優れた銅あるいは銅合金等の金属により構成されている。また、金属板１３及び回路パターン１４ａは、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル－リン合金や、ニッケル－ボロン合金等がある。さらに、ニッケル－リン合金上に金を積層してもよい。このような構成を有するセラミック回路基板１１として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。セラミック回路基板１１は、半導体チップ１６で発生した熱を回路パターン１４ａ、絶縁板１２及び金属板１３を介して、図３中下側に伝導させて放熱することができる。また、セラミック回路基板１１は、コンタクト部品１７と半導体チップ１６とが回路パターン１４ａを介して電気的に接続される。
また、回路パターン１４ａのおもて面にはチップ配置領域１４ａ１及び配線配置領域１４ａ２がそれぞれ設定されている。配線配置領域１４ａ２は、凹状の凹部１４ａ４の底部に形成されており、チップ配置領域１４ａ１よりも低い位置にある。なお、回路パターン１４ａの厚さは、好ましくは、０．１０ｍｍ以上、５．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、２．００ｍｍ以下である。凹部１４ａ４の深さは、好ましくは、回路パターン１４ａの厚さの０．１倍以上、０．９倍以下であり、より好ましくは、回路パターン１４ａの厚さの０．１倍以上、０．５倍以下である。また、凹部１４ａ４の幅は、好ましくは、後述するコンタクト部品１７の開口端部１７ｂ２における外径の１．０５倍以上、１．５０倍以下であり、より好ましくは、コンタクト部品１７の開口端部１７ｂ２における外径の１．１倍以上、１．２５倍以下である。このような径の配線配置領域１４ａ２（凹部１４ａ４）の中央部にコンタクト部品１７を配置すると、コンタクト部品１７の開口端部１７ｂ２における外径から、凹部１４ａ４（の内壁）までの距離を適切に確保することができる。
半導体チップ１６は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体チップ１６は、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。また、半導体チップ１６は、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような半導体チップ１６は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記の半導体チップ１６は、その裏面側が回路パターン１４ａのチップ配置領域１４ａ１上にはんだ１５ａにより接合されている。
コンタクト部品１７は、図４に示されるように、開口端部１７ｂ１，１７ｂ２間を貫通する中空孔１７ｂが内部に形成された筒形状の胴体部１７ａを有する。図３では、一方の開口端部１７ｂ２側がはんだ１５ｂにより回路パターン１４ａの凹部１４ａ４に接合されている。また、回路パターン１４ａに接合された開口端部１７ｂ２と対向する開口端部１７ｂ１側に図示を省略するピン状の外部接続端子が圧入される。なお、外部接続端子は、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。外部接続端子は、棒状であって、その断面は、例えば、正方形を成している。外部接続端子は、コンタクト部品１７の中空孔１７ｂに圧入されて、コンタクト部品１７を経由して回路パターン１４ａに電気的に接続される。
このようなコンタクト部品１７もまた、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等によりコンタクト部品１７の表面（胴体部１７ａの表面及び中空孔１７ｂの表面）に形成してもよい。具体的には、ニッケルや金の他に、ニッケル－リン合金や、ニッケル－ボロン合金等がある。さらに、ニッケル－リン合金上に金を積層してもよい。また、コンタクト部品１７において、中空孔１７ｂの開口端部１７ｂ１，１７ｂ２における内径は、好ましくは、０．２０ｍｍ以上、２．００ｍｍ以下であり、より好ましくは、０．５０ｍｍ以上、１．５０ｍｍ以下である。コンタクト部品１７の開口端部１７ｂ１，１７ｂ２における外径は、好ましくは、１．００ｍｍ以上、２．５０ｍｍ以下であり、より好ましくは、１．５０ｍｍ以上、２．００ｍｍ以下である。また、コンタクト部品１７は、開口端部１７ｂ１，１７ｂ２のいずれかまたは両方に鍔状のフランジがあってもよい。
はんだ１５ａは、既述の通り、半導体チップ１６と回路パターン１４ａのチップ配置領域１４ａ１との間に配置されている。ペースト状のはんだ１５ａが硬化されることで、半導体チップ１６と回路パターン１４ａのチップ配置領域１４ａ１とが接合される。この際、硬化したはんだ１５ａは半導体チップ１６からの熱を回路パターン１４ａに伝導させる。このため、硬化したはんだ１５ａはボイドが多く含まれてしまうと、熱伝導性が低下する。このため、硬化したはんだ１５ａにボイドが多く含まれないような材質のペースト状のはんだ１５ａが選択される。したがって、ペースト状のはんだ１５ａは、フラックス材が多く含まれて濡れ性が高く、融点（液相線温度）が低いものが好ましい。このようなはんだ１５ａは、液相線温度が２００℃以上で、２２５℃より低い、中温系のはんだ、または、中高温系のはんだが用いられる。例えば、液相線温度が２１９℃の錫（Ｓｎ）－銀（Ａｇ）－銅（Ｃｕ）系、Ｓｎ－Ａｇ－Ｃｕ－ニッケル（Ｎｉ）－ゲルマニウム（Ｇｅ）系等の中高温系のはんだであることが好ましい。フラックス材としては、アビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、１０重量％以上、１５重量％以下であることが好ましい。また、別のはんだ１５ａとして、例えば、液相線温度が２０６℃のＳｎ－インジウム（Ｉｎ）－Ａｇ－ビスマス（Ｂｉ）系等の中温系のはんだであることが望ましく、上記と同様のフラックス材が用いられ、この場合フラックス材の重量比率は、１０重量％以上、１５重量％以下であることが好ましい。
はんだ１５ｂは、既述の通り、コンタクト部品１７と回路パターン１４ａの配線配置領域１４ａ２との間に配置されている。ペースト状のはんだ１５ｂが硬化されることで、コンタクト部品１７と回路パターン１４ａの配線配置領域１４ａ２とが接合される。この際、ペースト状のはんだ１５ｂはコンタクト部品１７の中空孔１７ｂ中を這い上がってしまうおそれがある。コンタクト部品１７の中空孔１７ｂ中をはんだ１５ｂが這い上がってしまうと配線配置領域１４ａ２におけるはんだ１５ｂの量が減少して、コンタクト部品１７が回路パターン１４ａの配線配置領域１４ａ２に適切に接合できなくなってしまう。さらに、外部接続端子をコンタクト部品１７に圧入することができず、また、圧入時にコンタクト部品１７に荷重がかかってコンタクト部品１７が屈曲してしまうおそれもある。そこで、コンタクト部品１７の中空孔１７ｂ中の這い上がりが生じないように、ペースト状のはんだ１５ｂは、フラックス材が多く含まれておらず濡れ性が低く、融点（液相線温度）が高いものが好ましい。
ペースト状のはんだ１５ｂは、ペースト状のはんだ１５ａに比べて、フラックス材の量が少ないことが好ましい。例えば、はんだ１５ａとはんだ１５ｂとの液相線温度が略等しい上記の中高温系のはんだである場合には、ペースト状のはんだ１５ｂのフラックス材の量は、ペースト状のはんだ１５ａの場合よりも少ない。この場合のフラックス材の重量比率は、ペースト状のはんだ１５ａの場合よりも少ないことが好ましい。その上で、例えば、８重量％以上、１２重量％以下であることが好ましい。
また、はんだ１５ｂは、はんだ１５ａに比べて、液相線温度が高いことが好ましい。例えば、ペースト状のはんだ１５ａとペースト状のはんだ１５ｂとのフラックス材の量が略等しい場合には、はんだ１５ｂは、はんだ１５ａの液相線温度よりも高い。はんだ１５ａが、液相線温度が２０６℃のＳｎ－Ｉｎ－Ａｇ－Ｂｉ系等の中温系のはんだである場合には、はんだ１５ｂは、はんだ１５ａより高い液相線温度を有する、液相線温度が２１９℃のＳｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ－Ｎｉ－Ｇｅ系等の中高温系のはんだを用いることができる。
次に、このような半導体装置１０のセラミック回路基板１１に対するペースト状のはんだ１５ａ，１５ｂの塗布方法について図５を用いて説明する。図５は、第２の実施の形態の半導体装置の製造方法を説明するための図である。なお、図５（Ａ），（Ｂ）は、メタルマスク印刷により回路パターン１４ａの配線配置領域１４ａ２及びチップ配置領域１４ａ１に対してはんだ１５ｂ，１５ａを順に塗布する場合をそれぞれ表している。
まず、セラミック回路基板１１を準備する。セラミック回路基板１１の回路パターン１４ａは、既述の通り、チップ配置領域１４ａ１と、チップ配置領域１４ａ１よりも低い位置に凹部１４ａ４底部の配線配置領域１４ａ２とがそれぞれ設定されている。
次いで、セラミック回路基板１１の回路パターン１４ａ上に、図５（Ａ）に示されるように、配線配置領域１４ａ２に対応した配線開口５１ａを有する第１マスク５１を配置する。これにより、配線配置領域１４ａ２以外の回路パターン１４ａのおもて面が第１マスク５１に被覆される。この状態において、第１マスク５１上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ｂを配線開口５１ａから凹部１４ａ４の配線配置領域１４ａ２に塗布する。第１マスク５１を取り除くと、回路パターン１４ａの配線配置領域１４ａ２のみにはんだ１５ｂを塗布することができる。
次いで、セラミック回路基板１１の回路パターン１４ａ上に、図５（Ｂ）に示されるように、チップ配置領域１４ａ１に対応したチップ開口５２ａを有する第２マスク５２を配置する。これにより、チップ配置領域１４ａ１以外の回路パターン１４ａのおもて面が第２マスク５２に被覆される。この状態において、第２マスク５２上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ａをチップ開口５２ａからチップ配置領域１４ａ１に塗布する。第２マスク５２を取り除くと、回路パターン１４ａのチップ配置領域１４ａ１のみにはんだ１５ａを塗布することができる。なお、第１マスク５１及び第２マスク５２は、例えば、金属、樹脂等で構成されており、厚さは、０．１ｍｍ以上、０．５ｍｍ以下である。
そして、治具等を用いて、セラミック回路基板１１の回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２上にはんだ１５ａ，１５ｂを介して半導体チップ１６及びコンタクト部品１７を配置する。この状態でリフロー炉等によりはんだ硬化処理を行うと、セラミック回路基板１１の回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２上に硬化されたはんだ１５ａ，１５ｂを介して半導体チップ１６及びコンタクト部品１７が接合された半導体装置１０（図３）が得られる。
このように上記半導体装置１０の製造方法では、おもて面にチップ配置領域１４ａ１と、チップ配置領域１４ａ１よりも低い位置に凹部１４ａ４の配線配置領域１４ａ２とがそれぞれ設定された回路パターン１４ａを備えるセラミック回路基板１１を用意する。次いで、メタルマスク印刷により配線配置領域１４ａ２にペースト状のはんだ１５ｂを塗布して、チップ配置領域１４ａ１にペースト状のはんだ１５ａを塗布する。そして、チップ配置領域１４ａ１にペースト状のはんだ１５ａを介して半導体チップ１６を接合し、配線配置領域１４ａ２にペースト状のはんだ１５ｂを介してコンタクト部品１７を接合することができる。この場合、回路パターン１４ａでは、おもて面にチップ配置領域１４ａ１と配線配置領域１４ａ２とが高さが異なって設定されている。このため、メタルマスク印刷により領域ごとに第１，第２マスク５１，５２を使い分けることで、チップ配置領域１４ａ１及び配線配置領域１４ａ２に半導体チップ１６及びコンタクト部品１７に適した、異なるはんだ１５ａ，１５ｂをそれぞれ塗布することができる。これにより、半導体チップ１６の下部のはんだ１５ａはボイドの発生が抑制されて、コンタクト部品１７に対するはんだ１５ｂの這い上がりが抑制される。したがって、回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２に半導体チップ１６及びコンタクト部品１７を確実に接合することができ、半導体装置１０の信頼性の低下を抑制することができるようになる。
なお、第２の実施の形態では、ペースト状のはんだ１５ａ，１５ｂで、異なる融点（液相線温度）や、異なるフラックス量のものを用いる場合を例に挙げて説明した。この例に限らず、例えば、ペースト状のはんだ１５ａ，１５ｂで、異なるフラックス成分のものを用いてもよい。
また、第２の実施の形態では、半導体チップ１６と共にコンタクト部品１７を配置する場合を例に挙げて説明した。コンタクト部品１７に限らず、例えば、リードフレーム、接続ピン等の導電性の材質により構成された配線部材を用いてもよい。
［第３の実施の形態］
第３の実施の形態では第２の実施の形態において配線部材として金属ブロックを用いた半導体装置について図６を用いて説明する。図６は、第３の実施の形態の半導体装置の要部断面図である。なお、図６に示す半導体装置１０ａは、半導体装置１０ａに含まれるセラミック回路基板１１近傍の断面の端部を拡大して表示している。また、半導体装置１０ａが含む構成は、半導体装置１０と同じ構成には同じ符号を付して、その詳細な説明については省略、または簡略化する。
半導体装置１０ａは、少なくとも、セラミック回路基板１１とセラミック回路基板１１のおもて面上にはんだ１５ａを介して接合された半導体チップ１６とセラミック回路基板１１のおもて面上にはんだ１５ｃを介して接合された金属ブロック１８とを有している。なお、図６に示す半導体装置１０ａのはんだ１５ａ，１５ｃは硬化されている状態であって、硬化される前のペースト状のはんだ１５ａ，１５ｃに硬化処理が施されたものである。さらに、半導体装置１０ａは、セラミック回路基板１１の裏面に設けられた放熱板２１と、半導体チップ１６と金属ブロック１８とを電気的に接続するリードフレーム２２と、セラミック回路基板１１等を取り囲むケース２３と、金属ブロック１８に電気的に接続する外部接続端子２４とを備えている。
金属ブロック１８は、直方体状または立方体状を成しており、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により金属ブロック１８の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル－リン合金や、ニッケル－ボロン合金等がある。さらに、ニッケル－リン合金上に金を積層してもよい。
放熱板２１は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板２１の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。
なお、この放熱板２１の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して取りつけて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板２１は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板２１の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。
リードフレーム２２は、また、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等によりリードフレーム２２の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル－リン合金や、ニッケル－ボロン合金等がある。さらに、ニッケル－リン合金上に金を積層してもよい。リードフレーム２２の一端側の接続部２２ａが半導体チップ１６の主電極に図示しないはんだ等を介して電気的かつ機械的に接続されている。リードフレーム２２の他端側の接続部２２ｂが金属ブロック１８のおもて面にレーザ接合等で電気的かつ機械的に接続されている。これにより、半導体チップ１６と金属ブロック１８がリードフレーム２２を経由して電気的に接続されている。
ケース２３は、例えば、箱型であって、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。また、ケース２３は導電性部材により構成される外部接続端子２４が一体成形されている。ケース２３は放熱板２１に接着剤により接合され、外部接続端子２４の一端側の内部接続部２４ａが金属ブロック１８のおもて面にレーザ接合等で電気的かつ機械的に接続する。これにより、外部接続端子２４の他端側の外部接続部２４ｂと半導体チップ１６とがリードフレーム２２と金属ブロック１８と外部接続端子２４とを経由して電気的に接続される。
また、半導体装置１０ａでは、ケース２３の内部を封止部材（図示を省略）により封止させることも可能である。封止部材は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂で構成されている。また、封止部材は、シリコーン樹脂等のゲルにより構成されても構わない。このような封止部材は、ケース２３に形成されている所定の注入口からケース２３内に注入されて、放熱板２１上において、セラミック回路基板１１と半導体チップ１６と金属ブロック１８等とを封止する。
このような半導体装置１０ａにおいても、半導体チップ１６と回路パターン１４ａのチップ配置領域１４ａ１との間に配置されるペースト状のはんだ１５ａは、硬化された際に、ボイドを含まないことが好ましい。このため、第２の実施の形態と同様に、ペースト状のはんだ１５ａは、フラックス材が多く含まれて濡れ性が高く、融点（液相線温度）が低いものが好ましい。このようなはんだ１５ａは、液相線温度が２００℃以上で、２２５℃より低い、中高温系のはんだが用いられる。例えば、液相線温度が２１９℃のＳｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ－Ｎｉ－Ｇｅ系等の中高温系のはんだであることが好ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等、また、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等が用いられる。この場合のフラックス材の重量比率は、１０重量％以上、１５重量％以下であることが好ましい。
はんだ１５ｃは、既述の通り、金属ブロック１８と回路パターン１４ａの配線配置領域１４ａ２との間に配置されている。この後、ペースト状のはんだ１５ｃが硬化されることで、金属ブロック１８と回路パターン１４ａの配線配置領域１４ａ２とが接合される。金属ブロック１８は、リードフレーム２２と外部接続端子２４との間で通電される際に熱が生じる。金属ブロック１８から発する熱はセラミック回路基板１１の裏面側に適切に伝導させることが望まれる。このため、硬化したはんだ１５ｃはボイドが多く含まれてしまうと、熱伝導性が低下する。したがって、硬化したはんだ１５ｃにボイドが多く含まれないような材質のペースト状のはんだ１５ｃが選択される。このため、ペースト状のはんだ１５ｃも、はんだ１５ａと同様に、フラックス材が多く含まれて濡れ性が高いことが好ましい。さらに、金属ブロック１８は、半導体チップ１６等他の被接合部品に比べて熱容量が大きい。したがって、はんだ硬化工程において、金属ブロック１８の接合部は、半導体チップ等他の接合部に比べて加熱が進みにくい。そのため、はんだ１５ｃは、融点（液相線温度）がはんだ１５ａより低いものが好ましい。このようなはんだ１５ｃは、液相線温度が２００℃より低い、低温系のはんだ、または、中低温系のはんだが用いられる。例えば、液相線温度が１３９℃のＢｉ－Ｓｎ系等の低温系のはんだ、または、液相線温度１９６℃のＳｎ－亜鉛（Ｚｎ）－Ｂｉ系等の中低温系のはんだであることが好ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、はんだ１５ａの場合と同様に、１０重量％以上、１５重量％以下であることが好ましい。
このような構成を有する半導体装置１０ａにおいても第２の実施の形態と同様に第１マスク５１及び第２マスク５２を用いたメタルマスク印刷により、回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２にはんだ１５ａ，１５ｃをそれぞれ塗布することができる。
これにより、半導体チップ１６の下部のはんだ１５ａはボイドの発生が抑制されて、金属ブロック１８の下部のはんだ１５ｃもボイドの発生が抑制される。したがって、回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２に半導体チップ１６及び金属ブロック１８を確実に接合することができ、半導体装置１０ａの信頼性の低下を抑制することができるようになる。
なお、第３の実施の形態では、リードフレーム２２及び外部接続端子２４が電気的に接続される金属ブロック１８を配置する場合を例に挙げて説明した。このような金属ブロック１８に限らず、例えば、電気的な接続のないヒートシンク等により構成された金属ブロック１８を用いてもよい。
［第４の実施の形態］
第４の実施の形態では第２の実施の形態において配線部材に代わって電子部品を用いた半導体装置について図７を用いて説明する。図７は、第４の実施の形態の半導体装置の要部断面図である。なお、図７に示す半導体装置１０ｂは、半導体装置１０ｂに含まれるセラミック回路基板１１近傍の断面の端部を拡大して表示している。また、半導体装置１０ｂが含む構成は、半導体装置１０，１０ａと同じ構成には同じ符号を付して、その詳細な説明については省略、または簡略化する。
半導体装置１０ｂは、少なくとも、セラミック回路基板１１とセラミック回路基板１１のおもて面上にはんだ１５ａを介して接合された半導体チップ１６とセラミック回路基板１１のおもて面上にはんだ１５ｄを介して接合された電子部品１９とを有している。なお、図７に示す半導体装置１０ｂのはんだ１５ａ，１５ｄは硬化されている状態であって、硬化される前のペースト状のはんだ１５ａ，１５ｄに硬化処理が施されたものである。
第４の実施の形態のセラミック回路基板１１の絶縁板１２上には、回路パターン１４ｂ，１４ｃ，１４ｄを備えている。なお、回路パターン１４ｂ，１４ｃは所定の間隔を空けて絶縁板１２のおもて面に形成されている。回路パターン１４ｃ，１４ｄの境界の図示については省略している。回路パターン１４ｃは段差１４ｃ１を備えている。回路パターン１４ｃは、段差１４ｃ１の図７中右側のおもて面は回路パターン１４ｄのおもて面と同じ高さであり、段差１４ｃ１の図７中左側のおもて面は回路パターン１４ｂのおもて面と同じ高さである。また、回路パターン１４ｂ，１４ｃのおもて面には、回路パターン１４ｂ，１４ｃの間隙を跨いだ部品配置領域１４ｂ１が設定されている。回路パターン１４ｄは、おもて面に、部品配置領域１４ｂ１よりも高い位置にチップ配置領域１４ａ１が設定されている。
電子部品１９は、例えば、制御ＩＣ（Integrated Circuit）、サーミスタ、コンデンサ、抵抗等である。このような電子部品１９が回路パターン１４ｂ，１４ｃにはんだ１５ｄを介して配置されている。
このような半導体装置１０ｂにおいても、半導体チップ１６と回路パターン１４ｄのチップ配置領域１４ａ１との間に配置されるはんだ１５ａは、第２の実施の形態と同様に、液相線温度が２００℃以上で、２２５℃より低い、中高温系のはんだが用いられる。例えば、液相線温度が２１９℃のＳｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ－Ｎｉ－Ｇｅ系等の中高温系のはんだであることが好ましい。そして、フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系、ポリマー、トリグリセリド、脂肪酸エステル等のチキソ剤、アジピン酸、フマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、１０重量％以上、１５重量％以下であることが好ましい。
はんだ１５ｄは、既述の通り、電子部品１９と回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１とを間に配置されている。この後、ペースト状のはんだ１５ｄが硬化されることで、電子部品１９と回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１とが接合される。この際、はんだ１５ｄにより回路パターン１４ｂ，１４ｃの間隙を跨ってブリッジ状に接続してしまうと短絡が生じてしまう。また、部品配置領域１４ｂ１のそれぞれの接合箇所は、チップ配置領域１４ａ１の接合箇所に比べ微小である。したがって、接合不良が起きやすく、少量のはんだ１５ｄで確実に接合する必要がある。このため、ペースト状のはんだ１５ｄは、ペースト状のはんだ１５ａよりフラックス材が少なく濡れ性が適度であり、融点（液相線温度）が低いものが好ましい。このようなはんだ１５ｄは、液相線温度が２００℃より低い低温系のはんだ、または、中低温系のはんだが用いられる。例えば、液相線温度が１９６℃のＳｎ－Ｚｎ－Ｂｉ系等の中低温系のはんだ、または、液相線温度が１３９℃のＢｉ－Ｓｎ系等の低温系のはんだであることが望ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等、また、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等が用いられる。ペースト状のはんだ１５ｄのフラックス材の量は、ペースト状のはんだ１５ａよりも少ない。この場合のフラックス材の重量比率は、はんだ１５ａの場合よりも少ないことが好ましい。その上で、例えば、８重量％以上、１２重量％以下であることが好ましい。
次に、このような半導体装置１０ｂのセラミック回路基板１１に対するペースト状のはんだ１５ａ，１５ｄの塗布方法について図８を用いて説明する。図８は、第４の実施の形態の半導体装置の製造方法を説明するための図である。なお、図８（Ａ），（Ｂ）は、メタルマスク印刷により回路パターン１４ｂ，１４ｃ，１４ｄの部品配置領域１４ｂ１及びチップ配置領域１４ａ１に対してはんだ１５ｄ，１５ａを順に塗布する場合をそれぞれ表している。
まず、セラミック回路基板１１を準備する。セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄは、既述の通り、部品配置領域１４ｂ１及びチップ配置領域１４ａ１がそれぞれ設定されている。部品配置領域１４ｂ１はチップ配置領域１４ａ１よりも低い位置に設定されている。
次いで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄ上に、図８（Ａ）に示されるように、部品配置領域１４ｂ１に対応した部品開口５３ａを有する第３マスク５３を配置する。これにより、部品配置領域１４ｂ１以外の回路パターン１４ｂ，１４ｃ，１４ｄのおもて面が第３マスク５３に被覆される。この状態において、第３マスク５３上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ｄを部品開口５３ａから部品配置領域１４ｂ１に塗布する。この時、第３マスク５３の材質、テンション及びスキージのマスク面への押し付け強さを調整することで、第３マスク５３を部品配置領域１４ｂ１へ撓ませながら塗布することができる。第３マスク５３を取り除くと、回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１のみにはんだ１５ｄを塗布することができる。
次いで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄ上に、図８（Ｂ）に示されるように、チップ配置領域１４ａ１に対応したチップ開口５４ａを有する第４マスク５４を配置する。これにより、チップ配置領域１４ａ１以外の回路パターン１４ｂ，１４ｃ，１４ｄのおもて面が第４マスク５４に被覆される。この状態において、第４マスク５４上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ａをチップ開口５４ａからチップ配置領域１４ａ１に塗布する。第４マスク５４を取り除くと、回路パターン１４ｄのチップ配置領域１４ａ１のみにはんだ１５ａを塗布することができる。第４マスク５４の材質、テンション及びスキージのマスク面への押し付け強さを調整することで、先に塗布した部品配置領域１４ｂ１との間隔を保ちつつ塗布することができる。これにより、第４マスク５４の裏面がはんだ１５ｄに触れることなく、はんだ１５ｄを維持することができる。なお、第４マスク５４は、回路パターン１４ｂ，１４ｃ，１４ｄ上に配置した際に段差１４ｃ１に対応した脚部５４ｂを備えていてもよい。
そして、治具等を用いてセラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄのチップ配置領域１４ａ１及び部品配置領域１４ｂ１上にはんだ１５ａ，１５ｄを介して半導体チップ１６及び電子部品１９を配置する。この状態でリフロー炉等によりはんだ硬化処理を行うと、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄのチップ配置領域１４ａ１及び部品配置領域１４ｂ１上に硬化されたはんだ１５ａ，１５ｄを介して半導体チップ１６及び電子部品１９が接合された半導体装置１０ｂ（図７）が得られる。
これにより、半導体チップ１６の下部のはんだ１５ａはボイドの発生が抑制されて、電子部品１９の下部のはんだ１５ｄは、微小接合部での断線が抑制されると共に、はんだブリッジによる短絡の発生が抑制される。したがって、回路パターン１４ｂ，１４ｃ，１４ｄのチップ配置領域１４ａ１及び部品配置領域１４ｂ１に半導体チップ１６及び電子部品１９を確実に接合することができ、半導体装置１０ｂの信頼性の低下を抑制することができるようになる。
［第５の実施の形態］
第５の実施の形態ではセラミック回路基板１１上に半導体チップとコンタクト部品と電子部品を配置させた半導体装置について図９を用いて説明する。図９は、第５の実施の形態の半導体装置の要部断面図である。なお、図９に示す半導体装置１０ｃは、半導体装置１０ｃに含まれるセラミック回路基板１１近傍の断面の端部を拡大して表示している。また、半導体装置１０ｃが含む構成は、半導体装置１０，１０ａ，１０ｂと同じ構成には同じ符号を付して、その詳細な説明については省略、または簡略化する。
半導体装置１０ｃは、少なくとも、セラミック回路基板１１とセラミック回路基板１１のおもて面上にはんだ１５ａ，１５ｂ，１５ｄを介して接合された半導体チップ１６とコンタクト部品１７と電子部品１９とを有している。なお、図９に示す半導体装置１０ｃのはんだ１５ａ，１５ｂ，１５ｄは硬化されている状態であって、硬化される前のペースト状のはんだ１５ａ，１５ｂ，１５ｄに硬化処理が施されたものである。
第５の実施の形態のセラミック回路基板１１の絶縁板１２上には、回路パターン１４ｂ，１４ｃ，１４ｅを備えている。なお、回路パターン１４ｂ，１４ｃは所定の間隙を空けて絶縁板１２のおもて面に形成されている。回路パターン１４ｃ，１４ｅの境界の図示については省略している。回路パターン１４ｃは段差１４ｃ１を備えている。回路パターン１４ｃは、段差１４ｃ１の図９中右側のおもて面は回路パターン１４ｅのおもて面と同じ高さであり、段差１４ｃ１の図９中左側のおもて面は回路パターン１４ｂのおもて面と同じ高さである。また、回路パターン１４ｂ，１４ｃのおもて面には、回路パターン１４ｂ，１４ｃの間隙を跨いだ部品配置領域１４ｂ１が設定されている。回路パターン１４ｅは、おもて面に、部品配置領域１４ｂ１よりも高い位置にチップ配置領域１４ａ１が設定されている。さらに、回路パターン１４ｅのおもて面には、凹部１４ａ４が形成されて、チップ配置領域１４ａ１及び部品配置領域１４ｂ１よりも低い位置に配線配置領域１４ａ２が設定されている。
このような半導体装置１０ｃにおいても、半導体チップ１６と回路パターン１４ｅのチップ配置領域１４ａ１との間に配置されるはんだ１５ａは、液相線温度が２００℃以上で、２２５℃より低い、中高温系のはんだが用いられる。例えば、液相線温度が２１９℃のＳｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ－Ｎｉ－Ｇｅ系等の中高温系のはんだ（中高温系）であることが好ましい。フラックス材としては、アビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、１０重量％以上、１５重量％以下であることが好ましい。
はんだ１５ｂは、既述の通り、コンタクト部品１７と回路パターン１４ｅの配線配置領域１４ａ２との間に配置されている。この場合のペースト状のはんだ１５ｂは、第２の実施の形態と同様に、コンタクト部品１７の中空孔１７ｂ中の這い上がりが生じないような材質が好ましい。この場合には、ペースト状のはんだ１５ｂは、ペースト状のはんだ１５ａに比べて、フラックス材が多く含まれておらず濡れ性が低く、融点（液相線温度）が高いものが好ましい。このようなはんだ１５ｂは、液相線温度が２２５℃以上の高温系のはんだが用いられる。例えば、液相線温度が２４１℃のＳｎ－アンチモン（Ｓｂ）系等の高温系のはんだであることが好ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系、ポリマー、トリグリセリド、脂肪酸エステル等のチキソ剤、アジピン酸、フマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、ペースト状のはんだ１５ａの場合よりも少ないことが好ましい。その上で、例えば、８重量％以上、１２重量％以下であることが好ましい。
また、はんだ１５ｄは、既述の通り、電子部品１９と回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１との間に配置されている。第４の実施の形態と同様にペースト状のはんだ１５ｄは、ペースト状のはんだ１５ａに比べて、フラックス材が少なく濡れ性が適度であり、融点（液相線温度）が低いものが好ましい。このようなはんだ１５ｄは、液相線温度がはんだ１５ａより低い、中温系のはんだや中低温系のはんだが用いられる。例えば、液相線温度が１９６℃のＳｎ－Ｚｎ－Ｂｉ系等の中温系のはんだであることが望ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の重量比率は、ペースト状のはんだ１５ａの場合よりも少ないことが好ましい。その上で、例えば、８重量％以上、１２重量％以下であることが好ましい。
次に、このような半導体装置１０ｃのセラミック回路基板１１に対するペースト状のはんだ１５ａ，１５ｂ，１５ｄの塗布方法について図１０及び図１１を用いて説明する。図１０及び図１１は、第５の実施の形態の半導体装置の製造方法を説明するための図である。なお、図１０（Ａ），（Ｂ）及び図１１は、メタルマスク印刷により回路パターン１４ｂ，１４ｃ，１４ｅの部品配置領域１４ｂ１と配線配置領域１４ａ２とチップ配置領域１４ａ１とに対してはんだ１５ｄ，１５ｂ，１５ａを順に塗布する場合をそれぞれ表している。
まず、セラミック回路基板１１を準備する。セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅは、既述の通り、部品配置領域１４ｂ１と配線配置領域１４ａ２とチップ配置領域１４ａ１とが設定されている。また、回路パターン１４ｅに凹部１４ａ４が形成されて、部品配置領域１４ｂ１及びチップ配置領域１４ａ１よりも低い位置に配線配置領域１４ａ２が設定されている。
次いで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅ上に、図１０（Ａ）に示されるように、配線配置領域１４ａ２に対応した配線開口５５ａを有する第５マスク５５を配置する。これにより、配線配置領域１４ａ２以外の回路パターン１４ｂ，１４ｃ，１４ｅのおもて面が第５マスク５５に被覆される。この状態において、第５マスク５５上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ｂを配線開口５５ａから凹部１４ａ４の配線配置領域１４ａ２に塗布する。第５マスク５５を取り除くと、回路パターン１４ｅの配線配置領域１４ａ２のみにはんだ１５ｂを塗布することができる。なお、第５マスク５５は、回路パターン１４ｂ，１４ｃ，１４ｅ上に配置した際に、回路パターン１４ｂ，１４ｃ，１４ｅ上で水平が保たれていてもよい。
次いで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅ上に、図１０（Ｂ）に示されるように、部品配置領域１４ｂ１に対応した部品開口５６ａを有する第６マスク５６を配置する。これにより、部品配置領域１４ｂ１以外の回路パターン１４ｂ，１４ｃ，１４ｅのおもて面が第６マスク５６に被覆される。この状態において、第６マスク５６上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ｄを部品開口５６ａから部品配置領域１４ｂ１に塗布する。第６マスク５６を取り除くと、回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１のみにはんだ１５ｄを塗布することができる。
第６マスク５６を取り除いて、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅ上に、図１１に示されるように、チップ配置領域１４ａ１に対応したチップ開口５７ａを有する第７マスク５７を配置する。これにより、チップ配置領域１４ａ１以外の回路パターン１４ｂ，１４ｃ，１４ｅのおもて面が第７マスク５７に被覆される。この状態において、第７マスク５７上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ａをチップ開口５７ａからチップ配置領域１４ａ１に塗布する。第７マスク５７を取り除くと、回路パターン１４ｅのチップ配置領域１４ａ１のみにはんだ１５ａを塗布することができる。第６，第７マスク５６，５７の材質、テンション及びスキージのマスク面への押し付け強さをそれぞれ調整することで、先に塗布した配線配置領域１４ａ２との間隔を保ちつつ、別の部品配置領域に塗布することができる。これにより、第６，第７マスク５６，５７が先に塗布したはんだに触れることなく、先に塗布したはんだを維持することができる。なお、第７マスク５７は、回路パターン１４ｂ，１４ｃ，１４ｅ上に配置した際に段差１４ｃ１に対応した脚部５７ｂを備えていてもよい。これにより、第７マスク５７は、はんだ１５ｄとの間隔を維持しやすくなる。
そして、治具等を用いて、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅのチップ配置領域１４ａ１と配線配置領域１４ａ２と部品配置領域１４ｂ１上にはんだ１５ａ，１５ｂ，１５ｄを介して半導体チップ１６とコンタクト部品１７と電子部品１９とを配置する。この状態でリフロー炉等を用いてはんだ硬化処理を行う。そうすることで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅのチップ配置領域１４ａ１と配線配置領域１４ａ２と部品配置領域１４ｂ１上に硬化されたはんだ１５ａ，１５ｂ，１５ｄを介して半導体チップ１６とコンタクト部品１７と電子部品１９とが接合された半導体装置１０ｃ（図９）が得られる。
これにより、半導体チップ１６の下部のはんだ１５ａはボイドの発生が抑制されて、コンタクト部品１７に対するはんだ１５ｂの這い上がりが抑制され、電子部品１９の下部のはんだ１５ｄによる短絡の発生が抑制される。したがって、回路パターン１４ｂ，１４ｃ，１４ｅのチップ配置領域１４ａ１と配線配置領域１４ａ２と部品配置領域１４ｂ１とに半導体チップ１６とコンタクト部品１７と電子部品１９とを確実に接合することができ、半導体装置１０ｃの信頼性の低下を抑制することができるようになる。
なお、第５の実施の形態の半導体チップ１６とコンタクト部品１７と電子部品１９とは一例であって、それぞれの組み合わせ及び個数は任意に決めることができる。また、そのような場合の各配置領域はそれぞれ高さが異なっていればよく、用いられる部品の種類、組み合わせ数に応じて設定される。
１ 導電板
１ａ 第１配置領域
１ｂ 第２配置領域
２ａ 第１接合部材
２ｂ 第２接合部材
３ａ 第１部品
３ｂ 第２部品
４，５１ 第１マスク
４ａ 第１開口
５，５２ 第２マスク
５ａ 第２開口
１０，１０ａ，１０ｂ，１０ｃ 半導体装置
１１ セラミック回路基板
１２ 絶縁板
１３ 金属板
１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ 回路パターン
１４ａ１ チップ配置領域
１４ａ２ 配線配置領域
１４ａ４ 凹部
１４ｂ１ 部品配置領域
１４ｃ１ 段差
１５ａ，１５ｂ，１５ｃ，１５ｄ はんだ
１６ 半導体チップ
１７ コンタクト部品
１７ａ 胴体部
１７ｂ 中空孔
１７ｂ１，１７ｂ２ 開口端部
１８ 金属ブロック
１９ 電子部品
２１ 放熱板
２２ リードフレーム
２２ａ，２２ｂ 接続部
２３ ケース
２４ 外部接続端子
２４ａ 内部接続部
２４ｂ 外部接続部
５１ａ，５５ａ 配線開口
５２ａ，５４ａ，５７ａ チップ開口
５３ 第３マスク
５３ａ，５６ａ 部品開口
５４ 第４マスク
５４ｂ，５７ｂ 脚部
５５ 第５マスク
５６ 第６マスク
５７ 第７マスク

Claims (6)

  1. おもて面に第１配置領域と前記おもて面に形成された凹部の底面に前記第１配置領域よりも低位の第２配置領域とがそれぞれ設定された導電板を用意する準備工程と、
    前記第１配置領域に第１接合部材を塗布し、前記第２配置領域に前記第１配置領域を越えない高さで前記第１接合部材よりも液相線温度が高い第２接合部材を塗布する塗布工程と、
    前記第１配置領域に前記第１接合部材を介して半導体チップである第１部品を接合し、前記第２配置領域に前記第２接合部材を介して配線部品である第２部品を接合する接合工程と、
    を有し、
    前記塗布工程は、
    前記第１配置領域よりも低位の前記第２配置領域に対応した第１開口が形成された第１マスクを前記導電板の前記おもて面に配置して、前記第１開口を介して前記第２接合部材を塗布する工程と、
    前記第２接合部材の塗布後、前記第１マスクを取り除き、前記第２接合部材を加熱することなく、前記第１配置領域に対応した第２開口が形成され、前記導電板の前記おもて面に対向する面が平坦を成す第２マスクを前記導電板の前記おもて面に配置して、前記第２接合部材を覆って、前記第２開口を介して前記第１接合部材を塗布する工程と、
    を有する、
    半導体装置の製造方法。
  2. 前記第１接合部材及び前記第２接合部材ははんだであって、
    前記第２接合部材は、前記第１接合部材に対してフラックス材の量及びフラックス材の成分の少なくとも一つが異なる、
    請求項１に記載の半導体装置の製造方法。
  3. 前記第２接合部材は、前記第１接合部材よりもフラックス材の量が少ない、
    請求項２に記載の半導体装置の製造方法。
  4. 前記配線部品は、内部に中空孔が形成された筒状のコンタクト部品、接続ピンまたはリードフレームである、
    請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. おもて面に第１配置領域と前記おもて面に形成された凹部の底面に前記第１配置領域よりも低位の第２配置領域とがそれぞれ設定された導電板を用意する準備工程と、
    前記第１配置領域に第１接合部材を塗布し、前記第２配置領域に前記第１接合部材と異なる第２接合部材を塗布する塗布工程と、
    前記第１配置領域に前記第１接合部材を介して、スイッチング素子またはダイオードを含む半導体チップである第１部品を接合し、前記凹部内の前記第２配置領域に前記第２接合部材を介して、筒状のコンタクト部品、接続ピンまたはリードフレームである第２部品を接合する接合工程と、
    を有し、
    前記第１接合部材及び前記第２接合部材ははんだであって、
    前記第２接合部材は、前記第１接合部材に対して、フラックス材の量が少ない、
    半導体装置の製造方法。
  6. 前記第１接合部材の濡れ性は前記第２接合部材の濡れ性よりも大きい、
    請求項５に記載の半導体装置の製造方法。
JP2018177889A 2018-09-21 2018-09-21 半導体装置の製造方法 Active JP7322369B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018177889A JP7322369B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法
CN201910661160.3A CN110943047A (zh) 2018-09-21 2019-07-22 半导体装置的制造方法
US16/519,545 US11069643B2 (en) 2018-09-21 2019-07-23 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018177889A JP7322369B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020053422A JP2020053422A (ja) 2020-04-02
JP7322369B2 true JP7322369B2 (ja) 2023-08-08

Family

ID=69883682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018177889A Active JP7322369B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11069643B2 (ja)
JP (1) JP7322369B2 (ja)
CN (1) CN110943047A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024804A (ja) 2004-07-09 2006-01-26 Hitachi Ltd ペースト状はんだ材の供給方法およびそのためのメタルマスク
JP2007123354A (ja) 2005-10-25 2007-05-17 Fujitsu Ltd 電子機器用プリント板の製造方法およびこれを用いた電子機器
JP2016140870A (ja) 2015-01-30 2016-08-08 株式会社タムラ製作所 はんだバンプの形成方法
WO2018155633A1 (ja) 2017-02-23 2018-08-30 国立大学法人大阪大学 接合材、接合材の製造方法および接合構造体の作製方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179294A (ja) * 1985-04-05 1986-04-22 アイワ株式会社 部品の実装方法
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JP3235452B2 (ja) * 1995-03-20 2001-12-04 松下電器産業株式会社 高周波集積回路装置
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
JP2001210771A (ja) 2000-01-25 2001-08-03 Sansha Electric Mfg Co Ltd 電力用半導体モジュール及びその製造方法
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP4661459B2 (ja) * 2005-08-26 2011-03-30 住友ベークライト株式会社 半導体装置の製造方法
DE102008005547B4 (de) 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
WO2012029622A1 (ja) * 2010-08-31 2012-03-08 京セラ株式会社 配線基板およびその実装構造体
KR20140027798A (ko) * 2012-08-27 2014-03-07 에스케이하이닉스 주식회사 스크린 프린팅을 이용한 배선 형성방법
CN105027279B (zh) 2013-03-21 2018-02-13 富士电机株式会社 接触部件以及半导体模块
EP2991106A1 (en) * 2013-04-24 2016-03-02 Fuji Electric Co., Ltd. Power semiconductor module and method for manufacturing same, and power converter
JP5975180B2 (ja) * 2013-10-03 2016-08-23 富士電機株式会社 半導体モジュール
CN107533984B (zh) * 2015-07-01 2020-07-10 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2017038019A (ja) 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
JP6866716B2 (ja) 2017-03-23 2021-04-28 富士電機株式会社 半導体装置
JP2019046899A (ja) * 2017-08-31 2019-03-22 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024804A (ja) 2004-07-09 2006-01-26 Hitachi Ltd ペースト状はんだ材の供給方法およびそのためのメタルマスク
JP2007123354A (ja) 2005-10-25 2007-05-17 Fujitsu Ltd 電子機器用プリント板の製造方法およびこれを用いた電子機器
JP2016140870A (ja) 2015-01-30 2016-08-08 株式会社タムラ製作所 はんだバンプの形成方法
WO2018155633A1 (ja) 2017-02-23 2018-08-30 国立大学法人大阪大学 接合材、接合材の製造方法および接合構造体の作製方法

Also Published As

Publication number Publication date
US11069643B2 (en) 2021-07-20
CN110943047A (zh) 2020-03-31
JP2020053422A (ja) 2020-04-02
US20200098717A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
TWI588919B (zh) 半導體封裝結構及其製造方法
JP3923258B2 (ja) 電力制御系電子回路装置及びその製造方法
TWI446493B (zh) 包括堆疊晶粒及散熱件結構之半導體晶粒封裝體
JP2006093255A (ja) パワー半導体モジュールおよびその製造方法
JP6206494B2 (ja) 半導体装置
CN104103611B (zh) 加压加热接合结构及加压加热接合方法
JP6835238B2 (ja) 半導体装置およびその製造方法
JP7293936B2 (ja) 半導体装置及び半導体装置の製造方法
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
JP7215206B2 (ja) 半導体装置の製造方法
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
JP3841007B2 (ja) 半導体装置
JP7322369B2 (ja) 半導体装置の製造方法
JP2017017204A (ja) 半導体装置の製造方法
US11552065B2 (en) Semiconductor device
JP2003324176A (ja) リードフレーム、半導体パワーモジュール、および、その製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
JP6924432B2 (ja) 半導体装置の製造方法及び半導体装置
JP2021118216A (ja) 半導体装置
CN114556534A (zh) 半导体装置及半导体装置的制造方法
JP6626349B2 (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230414

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230710

R150 Certificate of patent or registration of utility model

Ref document number: 7322369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150