JP2017038019A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017038019A
JP2017038019A JP2015159812A JP2015159812A JP2017038019A JP 2017038019 A JP2017038019 A JP 2017038019A JP 2015159812 A JP2015159812 A JP 2015159812A JP 2015159812 A JP2015159812 A JP 2015159812A JP 2017038019 A JP2017038019 A JP 2017038019A
Authority
JP
Japan
Prior art keywords
semiconductor device
case
groove
wiring pattern
lead frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015159812A
Other languages
English (en)
Inventor
才工 田中
Masanori Tanaka
才工 田中
忠則 山田
Tadanori Yamada
忠則 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015159812A priority Critical patent/JP2017038019A/ja
Priority to CN201610505501.4A priority patent/CN106449614B/zh
Priority to US15/200,972 priority patent/US10256166B2/en
Publication of JP2017038019A publication Critical patent/JP2017038019A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】マイグレーションによる影響を抑制して、信頼性を向上させる。【解決手段】半導体装置１は、半導体素子２０，２１を収納する樹脂ケース３０と、樹脂ケース３０の底面の主面に隙間を設けて配置された複数のリードフレーム３１と、隣接するリードフレーム３１間の隙間に、当該隣接するリードフレーム３１に沿って配置されたブロック部３５とを有する。半導体装置１は、ブロック部３５を配置することで、ブロック部３５を配置せずリードフレーム３１間が平らな場合と比較して、沿面距離を長くできる。このため、マイグレーションによりリードフレーム３１等を構成する金属原子が絶縁物の上や界面を移動してもリードフレーム３１間に導通パスが形成されにくくなり、ブロック部３５を挟んで隣接するリードフレーム３１は、短絡しにくくなる。その結果、半導体装置１は、信頼性を向上させることができる。【選択図】図１

Description

本発明は、半導体装置に関する。
半導体素子が上面に配置された回路基板がケースに収納されている半導体装置が知られている。このような、半導体装置では、銅等の金属からなる複数の配線パターンが絶縁性のケースに設けられている。また、配線パターン上には、導電性接着剤により、電子部品が接合されている。
特開２０１３−２５８３２１号公報
半導体装置では、電界によって配線パターンや導電性接着剤等を構成する金属原子が、絶縁物の上や界面を移動するマイグレーションが発生することがある。
そして、マイグレーションにより金属原子が絶縁物の上や界面を移動すると、隣接する配線パターン間に導通パスが形成され、短絡し、半導体装置は、信頼性が低下する場合があった。
本発明は、このような点に鑑みてなされたものであり、マイグレーションによる影響を抑制し、信頼性を向上可能な半導体装置の提供を目的とする。
本発明の一観点によれば、半導体素子を収納するケースと、ケースの底面の主面に配置された第１配線パターンと、主面に、第１配線パターンと隙間を設けて隣接して配置された第２配線パターンと、主面の隙間に第１配線パターンと第２配線パターンとに沿って配置されたブロック部と、を有する半導体装置が提供される。
また本発明の一観点によれば、半導体素子を収納するケースと、ケースの底面の主面に配置された第１配線パターンと、主面に、第１配線パターンと隙間を設けて隣接して配置された第２配線パターンと、主面の隙間に第１配線パターンと第２配線パターンとに沿って配置された溝部と、を有する半導体装置が提供される。
半導体装置によれば、マイグレーションによる影響を抑制して信頼性を向上できる。
第１の実施の形態における半導体装置を示す平面図である。 第１の実施の形態における半導体装置を示す断面図である。 第１の実施の形態における半導体装置のブロック部の変形例を示す図である。 第２の実施の形態における半導体装置を示す平面図である。 第２の実施の形態における半導体装置の要部断面図である。 第２の実施の形態における半導体装置の溝部の変形例を示す図（その１）である。 第２の実施の形態における半導体装置の溝部の変形例を示す図（その２）である。
以下、図面を参照して実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１，２を用いて説明する。
図１は、第１の実施の形態における半導体装置を示す平面図である。図２は、第１の実施の形態における半導体装置を示す断面図であり、図１の半導体装置１をＡＡ’線で切断した断面図である。
半導体装置１は、半導体素子２０，２１が複数配置された回路基板１０と、回路基板１０を収納する樹脂ケース３０とを有する。
回路基板１０は、絶縁板１１と、絶縁板１１のおもて面に形成された回路層１２と、絶縁板１１の裏面に形成された第２金属層１３とを有する。
絶縁板１１は、例えば、アルミナ、窒化アルミニウム、窒化シリコン等のセラミックにより構成されている。回路層１２は、電気伝導性に優れた材料（例えば、銅等の材料）により構成されている。第２金属層１３は、熱伝導性に優れた材料（例えば、銅等の材料）により構成されている。
半導体素子２０，２１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等である。このような半導体素子２０，２１は、回路基板１０の回路層１２上に銀等の金属からなる導電性接着剤１４により接合されている。
樹脂ケース３０は、絶縁性の樹脂で構成され、半導体素子２０，２１が複数配置された回路基板１０を収納する矩形型の開口が底面の中央部に形成されている。また、樹脂ケース３０の底面の主面（おもて面）には、外部接続用の複数のリードフレーム３１が隙間を設けて配置されている。リードフレーム３１は、例えば、銅等の金属からなる配線パターンである。
リードフレーム３１ａ，３１ｂ，３１ｃには、銀等の金属からなる導電性接着剤３４により電子部品３２が接合されている。リードフレーム３１ｇには、銀等の金属からなる導電性接着剤３４により電子部品３３が接合されている。電子部品３２，３３は、例えば、ＢＳＤ（Boot Strap Diode）、ＩＣ（Integrated Circuit）等である。
また、樹脂ケース３０には、底面の主面に、断面視で矩形の絶縁性のブロック部（凸部）３５が隣接するリードフレーム３１の隙間に、当該隣接するリードフレーム３１に沿って配置されている。具体的には、ブロック部３５は、リードフレーム３１ａとリードフレーム３１ｂとの隙間、リードフレーム３１ｂとリードフレーム３１ｃとの隙間に沿って配置されている。また、ブロック部３５は、リードフレーム３１ａとリードフレーム３１ｄとの隙間、リードフレーム３１ｂとリードフレーム３１ｄとの隙間、リードフレーム３１ｃとリードフレーム３１ｄとの隙間に沿って配置されている。
また、ブロック部３５は、リードフレーム３１ａ，３１ｂ，３１ｃの角部では、当該角部の上方まで延在した状態で配置されている。なお、ブロック部３５は、角部以外の部分の上方においても延在した状態で配置されていてもよい。
ブロック部３５は、例えば、樹脂ケース３０と同じ材質であり、樹脂ケース３０と一体形成されている。ブロック部３５の高さは、ブロック部３５が配置された場所に隣接するリードフレーム３１間の空間距離（リードフレーム３１間の、空間を通る最短距離）の０．１倍から１．０倍である。例えば、リードフレーム３１ｂとリードフレーム３１ｄ間の空間距離は、０．６ｍｍであり、ブロック部３５の高さは、０．３ｍｍである。この時、ブロック部３５が配置された場所に隣接するリードフレーム３１間の沿面距離（リードフレーム３１間の、絶縁物の表面に沿った最短距離）は、１．２ｍｍ（０．３ｍｍ＋０．６ｍｍ＋０．３ｍｍ）である。なお、ブロック部３５を配置する場所は、一例であってこれに限らない。他のリードフレーム３１間に配置することもできる。
また、半導体装置１は、半導体素子２０，２１の電極（図示を省略）が、リードフレーム３１または電子部品３２，３３とワイヤ（図示を省略）により電気的に接続されている。さらに、半導体装置１は、樹脂ケース３０に収納された回路基板１０と半導体素子２０，２１とが封止樹脂４０により封止されて構成されている。
このように、半導体装置１は、隣接するリードフレーム３１間に絶縁性のブロック部３５を配置することで、ブロック部３５を配置せず隣接するリードフレーム３１間が平らな場合と比較して、当該隣接するリードフレーム３１間の沿面距離を長くできる。
そして、沿面距離を長くすると、マイグレーションによって導電性接着剤３４やリードフレーム３１を構成する金属原子が絶縁物の上や界面を移動した場合であっても、ブロック部３５を挟んで隣接するリードフレーム３１間に、導通パスが形成されにくくなる。
すなわち、半導体装置１は、ブロック部３５を配置することで、ブロック部３５を挟んで隣接するリードフレーム３１がマイグレーションによって短絡することを抑制し、半導体装置１の信頼性を向上させることができる。
例えば、ブロック部３５は、複数のリードフレーム３１のうち、電圧差が所定以上の大きさである隣接するリードフレーム３１間の隙間に、当該隣接するリードフレーム３１に沿って配置される。マイグレーションは、電界強度が強くなるほど生じるため、隣接するリードフレーム３１間の電圧差が大きくなるほど生じやすい。したがって、電圧差が所定以上の大きさである隣接するリードフレーム３１間の隙間に、当該隣接するリードフレーム３１に沿ってブロック部３５を配置することで、半導体装置１は、効果的にマイグレーションによる影響を抑制できる。
また、半導体装置１は、小型化等のために隣接するリードフレーム３１間の空間距離を短くする場合でも、ブロック部３５を配置することで、沿面距離を長くすることができるため、要求される耐電圧に応じた沿面距離以上の距離を取ることができる。すなわち、半導体装置１は、ブロック部３５を配置することで、絶縁性を維持しつつ、小型化することができる。
また、半導体装置１は、ブロック部３５を隣接するリードフレーム３１間に、当該隣接するリードフレーム３１に沿って配置することで、導電性接着剤３４を、塗布する際、導電性接着剤３４がリードフレーム３１外にはみ出る（飛散する）のを抑制できる。これにより、半導体装置１は、組立性を向上できる。
また、半導体装置１は、ブロック部３５を、リードフレーム３１の上方まで延在した状態で配置することで、当該延在している部分において沿面距離を長くすることができるとともに、リードフレーム３１の浮き上がり（ばたつき）を抑えることができる。
［変形例］
ここでブロック部３５の形状の変形例について図３を用いて説明する。図３は、第１の実施の形態における半導体装置のブロック部の変形例を示す図であり、半導体装置１の断面図の要部である。
図３（Ａ）に示したブロック部４５は、断面視で樹脂ケース３０の底面と対向する側の幅が狭くなる傾斜（テーパー）を有する。このように、底面と対向する側の幅が狭くなる傾斜を有するブロック部４５を配置することで、ブロック部３５を配置する場合よりも、ブロック部４５と、電子部品３２と、導電性接着剤３４と、リードフレーム３１ｂとの隙間まで封止樹脂４０が入り込み、密着しやすくなる。すなわち、ブロック部４５を用いることで、ブロック部３５を用いる場合と比較して、封止樹脂４０による封止力が、向上する。また、半導体装置１は、傾斜を有するブロック部４５を配置することで、ブロック部３５を配置する場合よりも、応力を分散でき、封止樹脂４０が剥離するのを抑止できる。
ところで、封止樹脂４０で封止されている半導体装置１において、封止樹脂４０内の水分が剥離部分（密着していない部分）まで浸透することが知られている。また、マイグレーションは、水分（湿度）が多いほど生じやすいことが知られている。
以上から、半導体装置１は、ブロック部４５を用いることで、ブロック部３５を用いる場合と比較して、封止樹脂４０による封止力を向上させ、剥離を抑止し、水分がリードフレーム３１ｂ，３１ｄや導電性接着剤３４まで浸透するのを抑制できる。これにより、半導体装置１は、マイグレーションを抑制し、信頼性をより向上させることができる。
図３（Ｂ）に示したブロック部５５は、断面視で樹脂ケース３０の底面と対向する側に凸状の楕円弧形状（円弧形状）を有する。このように、底面と対向する側に凸状の楕円弧形状を有するブロック部５５を配置することで、ブロック部３５を配置する場合よりも、ブロック部５５と、電子部品３２と、導電性接着剤３４と、リードフレーム３１ｂとの隙間まで封止樹脂４０が入り込み、密着しやすくなる。すなわち、ブロック部５５を用いることで、ブロック部３５を用いる場合と比較して、封止樹脂４０による封止力が、向上する。また、半導体装置１は、底面と対向する側に凸状の楕円弧形状を有するブロック部５５を配置することで、ブロック部３５を配置する場合よりも、応力を分散でき、封止樹脂４０が剥離するのを抑止できる。
したがって、半導体装置１は、ブロック部５５を用いることで、ブロック部３５を用いる場合と比較して、封止樹脂４０による封止力を向上させ、剥離を抑止し、水分がリードフレーム３１ｂ，３１ｄや導電性接着剤３４まで浸透するのを抑制できる。これにより、半導体装置１は、マイグレーションを抑制し、信頼性をより向上させることができる。
図３（Ｃ）に示したブロック部６５は、断面視で楕円弧形状である。このように、楕円弧形状のブロック部６５を配置することで、ブロック部３５を配置する場合よりも、ブロック部６５と、電子部品３２と、導電性接着剤３４と、リードフレーム３１ｂとの隙間まで封止樹脂４０が入り込み、密着しやすくなる。すなわち、ブロック部６５を用いることで、ブロック部３５を用いる場合と比較して、封止樹脂４０による封止力が、向上する。また、半導体装置１は、楕円弧形状に形成したブロック部６５を配置することで、ブロック部３５を配置する場合よりも、応力を分散でき、封止樹脂４０が剥離するのを抑止できる。
したがって、半導体装置１は、ブロック部６５を用いることで、ブロック部３５を用いる場合と比較して、封止樹脂４０による封止力を向上させ、剥離を抑止し、水分がリードフレーム３１ｂ，３１ｄや導電性接着剤３４まで浸透するのを抑制できる。これにより、半導体装置１は、マイグレーションを抑制し、信頼性をより向上させることができる。
図３（Ｄ）に示したブロック部７５は、断面視で樹脂ケース３０の底面と対向する側に凹状の楕円弧形状を有する。半導体装置１は、底面と対向する側を凹状の楕円弧形状を有するブロック部７５を配置することで、先端が平らなブロック部３５を配置する場合よりも、沿面距離を長くすることができる。また、半導体装置１は、底面と対向する側を凹状の楕円弧形状を有するブロック部７５を配置することで、ブロック部３５を配置する場合よりも、応力を分散でき、封止樹脂４０が剥離するのを抑止できる。
したがって、半導体装置１は、ブロック部７５を用いることで、ブロック部３５を用いる場合と比較して、封止樹脂４０の剥離を抑止し、水分がリードフレーム３１ｂ，３１ｄや導電性接着剤３４まで浸透するのを抑制できる。
したがって、半導体装置１は、ブロック部７５を用いることで、マイグレーションを抑制するとともに、マイグレーションによる短絡をより抑制して、信頼性をより向上させることができる。
［第２の実施の形態］
第１の実施の形態では、ブロック部を隣接するリードフレームの間に配置することで、当該隣接するリードフレーム間の沿面距離を長くした。一方、第２の実施の形態では、ブロック部に替えて、溝部（凹部）を隣接するリードフレームの間に設けることで、当該隣接するリードフレーム間の沿面距離を長くする。
第２の実施の形態について図４，５を用いて説明する。図４は、第２の実施の形態における半導体装置を示す平面図である。図５は、第２の実施の形態における半導体装置を示す要部断面図であり、図４の半導体装置１００をＢＢ’線で切断した断面の要部を示す図である。
半導体装置１００の樹脂ケース３０には、底面の主面に、断面視で矩形の溝部１０５が、隣接するリードフレーム３１が露出しないように当該隣接するリードフレーム３１の隙間の一部に、当該隣接するリードフレーム３１に沿って設けられている。
具体的には、溝部１０５は、リードフレーム３１ａとリードフレーム３１ｂとの隙間、リードフレーム３１ｂとリードフレーム３１ｃとの隙間に沿って設けられている。また、溝部１０５は、リードフレーム３１ａとリードフレーム３１ｄとの隙間、リードフレーム３１ｂとリードフレーム３１ｄとの隙間、リードフレーム３１ｃとリードフレーム３１ｄとの隙間に沿って設けられている。
溝部１０５の樹脂ケース３０の底面（底面の主面）からの深さは、溝部１０５が設けられた場所に隣接するリードフレーム３１間の空間距離の０．１倍から１．０倍である。例えば、リードフレーム３１ｂとリードフレーム３１ｄ間の空間距離は、０．６ｍｍであり、溝部１０５の底面からの深さは、０．３ｍｍである。この時、溝部１０５が配置された場所に隣接するリードフレーム３１間の沿面距離は、１．２ｍｍ（０．３ｍｍ＋０．６ｍｍ＋０．３ｍｍ）である。
なお、溝部１０５を配置する場所は、一例であってこれに限らない。他のリードフレーム３１間に配置することもできる。なお、溝部１０５以外については、半導体装置１００の構成は、第１の実施の形態の半導体装置１の構成と同様である。
このように、半導体装置１００は、隣接するリードフレーム３１間の隙間の一部に溝部１０５を設けることで、溝部１０５を設けず隣接するリードフレーム３１間が平らな場合と比較して、当該隣接するリードフレーム３１間の沿面距離を長くできる。
そして、沿面距離を長くすると、マイグレーションによって導電性接着剤３４やリードフレーム３１を構成する金属原子が絶縁物の上や界面を移動した場合であっても、溝部１０５を挟んで隣接するリードフレーム３１間に、導通パスが形成されにくくなる。
すなわち、半導体装置１は、溝部１０５を設けることで、溝部１０５を挟んで隣接するリードフレーム３１がマイグレーションによって短絡することを抑制し、半導体装置１００の信頼性を向上させることができる。
例えば、溝部１０５は、複数のリードフレーム３１のうち、電圧差が所定以上の大きさである隣接するリードフレーム３１間の隙間の一部に、当該隣接するリードフレーム３１に沿って配置される。マイグレーションは、電界強度が強くなるほど生じるため、隣接するリードフレーム３１間の電圧差が大きくなるほど生じやすい。したがって、電圧差が所定以上の大きさである隣接するリードフレーム３１間の隙間の一部に、当該隣接するリードフレーム３１に沿って溝部１０５を設けることで、半導体装置１００は、効果的にマイグレーションによる影響を抑制できる。
また、半導体装置１００は、溝部１０５を用いることで隙間が広くなるため、ブロック部３５（４５，５５，６５，７５）を用いる場合よりも、電子部品３２と、導電性接着剤３４と、リードフレーム３１ｂとが、封止樹脂４０と密着しやすくなる。すなわち、溝部１０５を用いることで、第１の実施の形態で用いたブロック部３５（４５，５５，６５，７５）を用いる場合と比較して、封止樹脂４０による封止力が、向上する。
以上から、半導体装置１００は、溝部１０５を用いることで、ブロック部３５（４５，５５，６５，７５）を用いる場合と比較して、封止樹脂４０による封止力を向上させ、剥離を抑止し、水分がリードフレーム３１ｂ，３１ｄや導電性接着剤３４まで浸透するのを抑制できる。これにより、半導体装置１００は、マイグレーションを抑制し、信頼性をより向上させることができる。
また、半導体装置１００は、小型化等のために隣接するリードフレーム３１間の空間距離を短くする場合でも、溝部１０５を設けることで、沿面距離を長くすることができるため、要求される耐電圧に応じた沿面距離以上の距離を取ることができる。すなわち、半導体装置１００は、溝部１０５を設けることで、絶縁性を維持しつつ、小型化することができる。
［変形例］
ここで、溝部の変形例について、図６，７を用いて説明する。図６，７は、第２の実施の形態の半導体装置の溝部の変形例を示す図である。
図６（Ａ）に示した溝部１１５は、断面視で、リードフレーム３１ｂとリードフレーム３１ｄとの隙間全域に設けられる。溝部１１５は、樹脂ケース３０の底面と対向する側（溝部１１５の底部側）の幅が狭くなる傾斜を有する。
半導体装置１００は、このような溝部１１５を設けることで、溝部１１５を設けずリードフレーム３１ｂ，３１ｄ間が平らな場合と比較して、傾斜の分だけリードフレーム３１ｂ，３１ｄ間の沿面距離を長くできる。
また、このように底面と対向する側の幅が狭くなる傾斜を有する溝部１１５を設けることで、溝部１０５を設けた場合よりも、溝部１１５の端まで封止樹脂４０が入り込み、樹脂ケース３０と封止樹脂４０とが密着しやすくなる。すなわち、溝部１１５を用いることで、溝部１０５を用いる場合と比較して、封止樹脂４０による封止力が、向上する。また、半導体装置１００は、傾斜を有する溝部１１５を設けることで、溝部１０５を設ける場合よりも、応力を分散でき、封止樹脂４０が剥離するのを抑止できる。
以上から、半導体装置１は、溝部１１５を用いることで、溝部１０５を用いる場合と比較して、封止樹脂４０による封止力を向上させ、剥離を抑止し、水分がリードフレーム３１ｂ，３１ｄや導電性接着剤３４まで浸透するのを抑制できる。これにより、半導体装置１００は、マイグレーションを抑制し、信頼性をより向上させることができる。
図６（Ｂ）に示した溝部１２５は、図６（Ａ）に示した溝部１１５を、リードフレーム３１ｄとリードフレーム３１ｂとが露出しないように幅を狭めて、リードフレーム３１ｂとリードフレーム３１ｄとの隙間の一部に、設けたものである。
半導体装置１００は、溝部１２５を用いることで、溝部１１５と同様に、溝部１０５を用いた場合よりも封止樹脂４０による封止力を向上させマイグレーションを抑制できるとともに、溝部１１５を用いた場合よりも、沿面距離を長くすることができる。
図６（Ｃ）に示した溝部１３５は、断面視で、リードフレーム３１ｂとリードフレーム３１ｄとの隙間全域に設けられ、樹脂ケース３０の底面と対向する側（溝部１３５の底部）に凹状の楕円弧形状を有する。
半導体装置１００は、このような溝部１３５を設けることで、溝部１３５を設けずリードフレーム３１ｂ，３１ｄ間が平らな場合と比較して、楕円弧形状の分だけリードフレーム３１ｂ，３１ｄ間の沿面距離を長くできる。
また、このように底面と対向する側に凹状の楕円弧形状を有する溝部１３５を設けることで、溝部１０５を設けた場合よりも、溝部１３５の端まで封止樹脂４０が入り込み、樹脂ケース３０と封止樹脂４０とが密着しやすくなる。すなわち、溝部１３５を用いることで、溝部１０５を用いる場合と比較して、封止樹脂４０による封止力が、向上する。また、半導体装置１００は、楕円弧形状を有する溝部１３５を設けることで、溝部１０５を設ける場合よりも、応力を分散でき、封止樹脂４０が剥離するのを抑止できる。
以上から、半導体装置１００は、溝部１３５を用いることで、溝部１０５を用いる場合と比較して、封止樹脂４０による封止力を向上させ、剥離を抑止し、水分がリードフレーム３１ｂ，３１ｄや導電性接着剤３４まで浸透するのを抑制できる。これにより、半導体装置１００は、マイグレーションを抑制し、信頼性をより向上させることができる。
図６（Ｄ）に示した溝部１４５は、図６（Ｃ）に示した溝部１３５を、リードフレーム３１ｄとリードフレーム３１ｂとが露出しないように幅を狭めて、リードフレーム３１ｂとリードフレーム３１ｄとの隙間の一部に、設けたものである。
半導体装置１００は、溝部１４５を用いることで、溝部１３５と同様に、溝部１０５を用いた場合よりも封止樹脂４０による封止力を向上させマイグレーションを抑制できるとともに、溝部１３５を用いた場合よりも、沿面距離を長くすることができる。
図７（Ａ）に示した溝部１５５は、断面視で楕円弧形状であり、リードフレーム３１ｂとリードフレーム３１ｄとの隙間全域に設けられる。半導体装置１００は、このような溝部１５５を設けることで、溝部１５５を設けずリードフレーム３１ｂ，３１ｄ間が平らな場合と比較して、楕円弧形状の分だけリードフレーム３１ｂ，３１ｄ間の沿面距離を長くできる。
また、このように楕円弧形状の溝部１５５を設けることで、溝部１０５を設けた場合よりも、溝部１５５の端まで封止樹脂４０が入り込み、樹脂ケース３０と封止樹脂４０とが密着しやすくなる。すなわち、溝部１５５を用いることで、溝部１０５を用いる場合と比較して、封止樹脂４０による封止力が、向上する。また、半導体装置１００は、楕円弧形状の溝部１５５を設けることで、溝部１０５を設ける場合よりも、応力を分散でき、封止樹脂４０が剥離するのを抑止できる。
以上から、半導体装置１００は、溝部１５５を用いることで、溝部１０５を用いる場合と比較して、封止樹脂４０による封止力を向上させ、剥離を抑止し、水分がリードフレーム３１ｂ，３１ｄや導電性接着剤３４まで浸透するのを抑制できる。これにより、半導体装置１００は、マイグレーションを抑制し、信頼性をより向上させることができる。
図７（Ｂ）に示した溝部１６５は、図７（Ａ）に示した溝部１５５を、幅を狭めて、リードフレーム３１ｂとリードフレーム３１ｄとの隙間の一部に、設けたものである。半導体装置１００は、溝部１６５を用いることで、溝部１５５と同様に、溝部１０５を用いた場合よりもマイグレーションを抑制できる。
図７（Ｃ）に示した溝部１７５は、断面視で、リードフレーム３１ｂとリードフレーム３１ｄとの隙間全域に設けられ、樹脂ケース３０の底面と対向する側（溝部１７の底部）に凸状の楕円弧形状を有する。半導体装置１００は、このような溝部１７５を設けることで、溝部１７５を設けずリードフレーム３１ｂ，３１ｄ間が平らな場合と比較して、楕円弧形状の分だけリードフレーム３１ｂ，３１ｄ間の沿面距離を長くできる。
また、半導体装置１００は、楕円弧形状を有する溝部１７５を設けることで、溝部１０５を設ける場合よりも、応力を分散でき、封止樹脂４０が剥離するのを抑止できる。
以上から、半導体装置１は、溝部１７５を用いることで、溝部１０５を用いる場合と比較して、封止樹脂４０による封止力を向上させ、剥離を抑止し、水分がリードフレーム３１ｂ，３１ｄや導電性接着剤３４まで浸透するのを抑制できる。これにより、半導体装置１００は、マイグレーションを抑制し、信頼性をより向上させることができる。
図７（Ｄ）に示した溝部１８５は、図７（Ｃ）に示した溝部１７５を、リードフレーム３１ｄとリードフレーム３１ｂとが露出しないように幅を狭めて、リードフレーム３１ｂとリードフレーム３１ｄとの隙間の一部に、設けたものである。
半導体装置１００は、溝部１８５を用いることで、溝部１７５と同様に、溝部１０５を用いた場合よりも封止樹脂４０による封止力を向上させマイグレーションを抑制できるとともに、溝部１７５を用いた場合よりも、沿面距離を長くすることができる。
また、半導体装置１００は、溝部１７５を用いることで、深さが同じ溝部１０５を用いた場合よりも、沿面距離を長くすることができる。
１，１００ 半導体装置
１０ 回路基板
１１ 絶縁版
１２ 回路層
１３ 第２金属層
１４，３４ 導電性接着剤
２０，２１ 半導体素子
３０ 樹脂ケース
３１ リードフレーム
３２，３３ 電子部品
３５，４５，５５，６５，７５ ブロック部
４０ 封止樹脂
１０５，１１５，１２５，１３５，１４５，１５５，１６５，１７５，１８５ 溝部

Claims (17)

  1. 半導体素子を収納するケースと、
    前記ケースの底面の主面に配置された第１配線パターンと、
    前記主面に、前記第１配線パターンと隙間を設けて隣接して配置された第２配線パターンと、
    前記主面の前記隙間に前記第１配線パターンと前記第２配線パターンとに沿って配置されたブロック部と、
    を有する半導体装置。
  2. 前記ブロック部は、前記ケースと同じ材質で構成されている、
    請求項１に記載の半導体装置。
  3. 前記ブロック部の高さは、前記第１配線パターンと前記第２配線パターンとの空間距離の０．１倍から１．０倍である、
    請求項１に記載の半導体装置。
  4. 前記ブロック部は、断面視で、矩形状である、
    請求項１に記載の半導体装置。
  5. 前記ブロック部は、断面視で、前記底面と対向する側の幅が狭くなる傾斜を有する、
    請求項１に記載の半導体装置。
  6. 前記ブロック部は、断面視で、前記底面と対向する側に凸状の楕円弧形状を有する、
    請求項１に記載の半導体装置。
  7. 前記ブロック部は、断面視で、楕円弧形状である、
    請求項１に記載の半導体装置。
  8. 前記ブロック部は、断面視で、前記底面と対向する側に凹状の楕円弧形状を有する、
    請求項１に記載の半導体装置。
  9. 半導体素子を収納するケースと、
    前記ケースの底面の主面に配置された第１配線パターンと、
    前記主面に、前記第１配線パターンと隙間を設けて隣接して配置された第２配線パターンと、
    前記主面の前記隙間に前記第１配線パターンと前記第２配線パターンとに沿って配置された溝部と、
    を有する半導体装置。
  10. 前記底面から前記溝部の深さは、前記第１配線パターンと前記第２配線パターンとの空間距離の０．１倍から１．０倍である、
    請求項９に記載の半導体装置。
  11. 前記溝部は、断面視で、矩形状である、
    請求項９に記載の半導体装置。
  12. 前記溝部の底部には、断面視で、前記底面側より前記溝部の底部の幅が狭くなる傾斜を有する、
    請求項９に記載の半導体装置。
  13. 前記溝部の底部には、断面視で、凸状の楕円弧形状を有する、
    請求項９に記載の半導体装置。
  14. 前記溝部は、断面視で、楕円弧状である、
    請求項９に記載の半導体装置。
  15. 前記溝部の底部には、断面視で、凸状の楕円弧形状を有する、
    請求項９に記載の半導体装置。
  16. 前記第１配線パターンまたは前記第２配線パターン上に、導電性接着剤を介して、電子部品が配置されている、
    請求項１または９に記載の半導体装置。
  17. 前記ケース内が封止樹脂で封止されている、
    請求項１または９に記載の半導体装置。
JP2015159812A 2015-08-13 2015-08-13 半導体装置 Pending JP2017038019A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015159812A JP2017038019A (ja) 2015-08-13 2015-08-13 半導体装置
CN201610505501.4A CN106449614B (zh) 2015-08-13 2016-06-30 半导体装置
US15/200,972 US10256166B2 (en) 2015-08-13 2016-07-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015159812A JP2017038019A (ja) 2015-08-13 2015-08-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2017038019A true JP2017038019A (ja) 2017-02-16

Family

ID=57994859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015159812A Pending JP2017038019A (ja) 2015-08-13 2015-08-13 半導体装置

Country Status (3)

Country Link
US (1) US10256166B2 (ja)
JP (1) JP2017038019A (ja)
CN (1) CN106449614B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092215A (ja) * 2018-12-07 2020-06-11 富士電機株式会社 半導体装置の製造方法及び半導体装置
US11069643B2 (en) 2018-09-21 2021-07-20 Fuji Electric Co., Ltd. Semiconductor device manufacturing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10638604B1 (en) 2019-06-19 2020-04-28 Borgwarner, Inc. Insulated metal printed circuit board

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286591A (ja) * 1990-04-03 1991-12-17 Fujikura Ltd ファイン回路における短絡防止構造
JPH09153572A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体装置
JP2000183468A (ja) * 1998-12-16 2000-06-30 Matsushita Electric Ind Co Ltd 樹脂成形配線板及びその製造方法
JP2001210764A (ja) * 2000-01-26 2001-08-03 Matsushita Electric Works Ltd 熱伝導基板及びその製造方法
JP2002043509A (ja) * 2000-07-21 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2006108352A (ja) * 2004-10-05 2006-04-20 Seiko Epson Corp 配線基板及びその製造方法
JP2008153563A (ja) * 2006-12-20 2008-07-03 Matsushita Electric Ind Co Ltd 放熱配線基板とその製造方法
JP2008186893A (ja) * 2007-01-29 2008-08-14 Matsushita Electric Ind Co Ltd 放熱配線基板とその製造方法
JP2008545274A (ja) * 2005-06-30 2008-12-11 フェアチャイルド セミコンダクター コーポレイション 半導体ダイ・パッケージ及びその製造方法
US20120061819A1 (en) * 2010-09-13 2012-03-15 Ralf Siemieniec Semiconductor Module and Method for Production Thereof
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
JP2014072304A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュールの製造方法、半導体モジュール
JP2014157925A (ja) * 2013-02-15 2014-08-28 Fuji Electric Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100587560C (zh) * 2003-04-01 2010-02-03 夏普株式会社 发光装置用组件、发光装置、背侧光照射装置、显示装置
JP2009130168A (ja) 2007-11-26 2009-06-11 Nissan Motor Co Ltd 半導体装置および半導体装置の絶縁方法
WO2010050627A1 (ja) * 2008-10-31 2010-05-06 太陽誘電株式会社 プリント配線板およびその製造方法
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8648456B1 (en) * 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
JP2014029967A (ja) * 2012-07-31 2014-02-13 Toshiba Lighting & Technology Corp 半導体装置及びその製造方法
JP2014090103A (ja) * 2012-10-31 2014-05-15 Denso Corp モールドパッケージおよびその製造方法
JP6305302B2 (ja) * 2014-10-02 2018-04-04 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286591A (ja) * 1990-04-03 1991-12-17 Fujikura Ltd ファイン回路における短絡防止構造
JPH09153572A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体装置
JP2000183468A (ja) * 1998-12-16 2000-06-30 Matsushita Electric Ind Co Ltd 樹脂成形配線板及びその製造方法
JP2001210764A (ja) * 2000-01-26 2001-08-03 Matsushita Electric Works Ltd 熱伝導基板及びその製造方法
JP2002043509A (ja) * 2000-07-21 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2006108352A (ja) * 2004-10-05 2006-04-20 Seiko Epson Corp 配線基板及びその製造方法
JP2008545274A (ja) * 2005-06-30 2008-12-11 フェアチャイルド セミコンダクター コーポレイション 半導体ダイ・パッケージ及びその製造方法
JP2008153563A (ja) * 2006-12-20 2008-07-03 Matsushita Electric Ind Co Ltd 放熱配線基板とその製造方法
JP2008186893A (ja) * 2007-01-29 2008-08-14 Matsushita Electric Ind Co Ltd 放熱配線基板とその製造方法
US20120061819A1 (en) * 2010-09-13 2012-03-15 Ralf Siemieniec Semiconductor Module and Method for Production Thereof
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
JP2014072304A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュールの製造方法、半導体モジュール
JP2014157925A (ja) * 2013-02-15 2014-08-28 Fuji Electric Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069643B2 (en) 2018-09-21 2021-07-20 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
JP2020092215A (ja) * 2018-12-07 2020-06-11 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP7225746B2 (ja) 2018-12-07 2023-02-21 富士電機株式会社 半導体装置の製造方法及び半導体装置
US11640926B2 (en) 2018-12-07 2023-05-02 Fuji Electric Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
CN106449614A (zh) 2017-02-22
US10256166B2 (en) 2019-04-09
CN106449614B (zh) 2021-05-11
US20170047280A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6086989B1 (ja) 半導体モジュール
US9559035B2 (en) Semiconductor device
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
US10959333B2 (en) Semiconductor device
US8373197B2 (en) Circuit device
JP6813259B2 (ja) 半導体装置
JP7006812B2 (ja) 半導体装置
JP7158392B2 (ja) パワー半導体モジュール
CN107026129B (zh) 半导体装置
JP2002141463A (ja) 半導体モジュール
JP2017038019A (ja) 半導体装置
WO2021005915A1 (ja) 半導体装置
KR101766082B1 (ko) 파워모듈
CN112670262A (zh) 半导体模块
JP2015122453A (ja) パワーモジュール
JP2017135144A (ja) 半導体モジュール
CN113410288B (zh) 半导体装置
US11417591B2 (en) Semiconductor module
JP6701926B2 (ja) 半導体装置
JP6617490B2 (ja) 半導体装置
JP7487411B2 (ja) 電気接点構成、パワー半導体モジュール、電気接点構成の製造方法、およびパワー半導体モジュールの製造方法
JP5758816B2 (ja) パワー半導体装置
WO2023090137A1 (ja) 半導体素子および半導体装置
US11257732B2 (en) Semiconductor module and semiconductor device
JP2023156690A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200611

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200619

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200623

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200717

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200721

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201117

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210511

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210615

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210615