JP6617490B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6617490B2
JP6617490B2 JP2015181572A JP2015181572A JP6617490B2 JP 6617490 B2 JP6617490 B2 JP 6617490B2 JP 2015181572 A JP2015181572 A JP 2015181572A JP 2015181572 A JP2015181572 A JP 2015181572A JP 6617490 B2 JP6617490 B2 JP 6617490B2
Authority
JP
Japan
Prior art keywords
semiconductor device
front surface
external terminal
recess
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015181572A
Other languages
English (en)
Other versions
JP2017059619A (ja
Inventor
堀 元人
元人 堀
池田 良成
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015181572A priority Critical patent/JP6617490B2/ja
Priority to CN201610560742.9A priority patent/CN106531693B/zh
Priority to US15/219,296 priority patent/US10026665B2/en
Priority to DE102016213914.2A priority patent/DE102016213914B4/de
Publication of JP2017059619A publication Critical patent/JP2017059619A/ja
Application granted granted Critical
Publication of JP6617490B2 publication Critical patent/JP6617490B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
従来、IGBT等のパワー半導体素子を樹脂ケースに収納した半導体装置が知られている(例えば、特許文献1参照)。
特許文献1 特開平10−270608号公報
半導体装置を高耐圧化するには、外部端子と他の金属部分との沿面距離および空間距離を広げることが好ましい。
本発明の一つの態様における半導体装置は、半導体素子と、半導体素子を収容するケース部と、ケース部のおもて面に設けられた外部端子とを備える。ケース部のおもて面には、おもて面から突出する壁部が形成される。また、ケース部のおもて面には、壁部に囲まれた領域に設けられ、おもて面よりも窪んだ凹部が形成される。また、外部端子は、凹部の底面に配置されている。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
一つの実施形態に係る半導体装置200の斜視図である。 図1におけるA−A'断面の一例を示す図である。 壁部12および凹部14の周囲の拡大図である。 蓋部26の底部31の形状の変形例を示す図である。 凹部14の形状の変形例を示す図である。 凹部14の構造の変形例を示す図である。 ケース部100のおもて面形状、および、外部端子20の配置の変形例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、一つの実施形態に係る半導体装置200の斜視図である。半導体装置200は、ケース部100および1以上の外部端子20を備える。ケース部100は、IGBT等の半導体素子を収納する。外部端子20は、ケース部100のおもて面10に設けられる。ケース部100は、例えば樹脂等の絶縁材料で形成される。外部端子20は、ケース部100に収納された半導体素子等の電気部品と、ケース部100の外部とを電気的に接続する金属端子である。
なおケース部100のおもて面10とは、ケース部100が有する面のうちの任意の面を指しており、地面と逆側の面には限定されない。また、本明細書における「上」および「下」等の方向を指す用語は、重力方向を基準としたものではなく、相対的な方向を示している。
本例のケース部100は概ね直方体形状を有する。ただし、直方体のそれぞれの面は平面に限定されず、各面には適宜凹凸、切欠き等が形成されている。ケース部100において、おもて面10の逆側の面を裏面、おもて面10および裏面を接続する面を側面16と称する。また、裏面からおもて面10に向かう方向を上方向、おもて面10から裏面に向かう方向を下方向とする。
ケース部100のおもて面10には、壁部12および凹部14が設けられる。壁部12は、おもて面10から上方に突出する。本例において壁部12は、ケース部100のおもて面において最も上方に突出している部分を有している。壁部12は、おもて面10における所定の領域を囲んで設けられる。本例の壁部12は、おもて面10の縁に沿って設けられ、おもて面10の全体を囲む。ただし、壁部12はおもて面10の縁から離れて設けられていてもよい。
凹部14は、壁部12により囲まれた領域に設けられる。凹部14は、おもて面10よりも窪んでいる。本例において凹部14は、ケース部100のおもて面において最も下方に窪んでいる部分を有している。凹部14の少なくとも一部は、壁部12から離れて設けられる。凹部14の全体が、壁部12から離れて設けられていてもよい。
凹部14の底面には、1以上の外部端子20が配置される。このような構造により、外部端子20と、他の金属部材との沿面距離および空間距離を大きくすることができる。例えば、ケース部100の裏面には放熱板等の金属部材が設けられる場合がある。本例の半導体装置200によれば、ケース部100のおもて面10に壁部12および凹部14を設けているので、金属部材と外部端子20の沿面距離および空間距離を大きくすることができる。
また、本例のケース部100の側面16には、凹凸部18が設けられる。凹凸部18は、ケース部100のおもて面10と裏面とを結ぶ方向において、突起および窪みを交互に有する。このような構造により、ケース部100の裏面の金属部材と外部端子20との沿面距離を更に大きくすることができる。
なお、半導体装置200において、壁部12には外部端子20が設けられていないことが好ましい。本例では、全ての外部端子20が、凹部14の底面に設けられる。このような構造により、すべての外部端子20と、ケース部100の裏面の金属部材との沿面距離および空間距離を大きくとることができるので、半導体装置200を高耐圧化することができる。
図2は、図1におけるA−A'断面の一例を示す図である。本例のケース部100は、容器部21および蓋部26を有する。本例においては、蓋部26のおもて面に、壁部12および凹部14が設けられる。容器部21は、半導体素子28等の電気部品を収容する。本例の容器部21は、金属板24および側壁部22を有する。
金属板24は、ケース部100の底部の少なくとも一部として設けられる。金属板24の上には、半田部34、積層基板35、半田部42および半導体素子28が順に載置される。積層基板35は、回路層40、絶縁層38及び金属層36がこの順に積層して構成されるものである。積層基板35は例えばDCB(Direct Copper Bonding)基板である。積層基板35は、半田部34を介して、金属板24のおもて面に固定される。金属板24は放熱板として機能する。
半導体素子28は、半田部42により、積層基板35の回路層40に固定される。回路層40は、所定の回路パターンで構成されており、半導体素子28と外部端子20とを接続する。外部端子20は、ケース部100の蓋部26を貫通して設けられる。外部端子20の一端は回路層40に接続され、他端は蓋部26のおもて面に露出する。本例においては、外部端子20を囲んで絶縁部46が設けられる。
また、本例の半導体素子28のおもて面電極には、導電性のピン30が接続される。ピン30は、半導体素子28と配線板32とを接続する。また、配線板32は、他のピン30を経由して回路層40に接続される。配線板32は、例えばプリント基板である。
側壁部22は、金属板24上に配置された電気部品を囲んで設けられる。側壁部22は、例えば絶縁樹脂で構成される。側壁部22と金属板24は、接着剤等で固定される。本例の側壁部22は、金属板24の縁に沿って設けられる。つまり、側壁部22は筒状に設けられ、一方の開口は金属板24により覆われている。また、側壁部22で囲まれる空間の一部には、封止部50が設けられる。封止部50は、例えばシリコーンゲル等の絶縁材料で構成される。
封止部50は、少なくとも半導体素子28を封止するように配置される。筒状の側壁部22の、金属板24とは逆側の開口は、蓋部26により覆われる。側壁部22は、金属板24のおもて面とほぼ垂直な方向に延伸する。本例の側壁部22の側面16には、凹凸部18が設けられる。
側壁部22のおもて面には、壁部12および支持部13が設けられる。支持部13は、蓋部26の端部27と接触して、蓋部26を支持する。側壁部22の支持部13と蓋部26とは、接着剤またはねじ等で固定される。
壁部12は、支持部13よりも上方に突出する。また、壁部12は、支持部13により支持される蓋部26の端部27よりも上方に突出する。本例の壁部12は、矩形の断面を有するが、壁部12の断面形状は矩形に限定されない。壁部12の一部の領域は曲面であってもよい。支持部13は、おもて面10において壁部12よりも内側に配置される。
蓋部26は、容器部21の開口を覆うように配置される。本例の蓋部26は、端部27、底部31および接続部29を有する。端部27、底部31および接続部29は、絶縁樹脂で一体に形成される。
本例の底部31は、容器部21の側面16と垂直な方向に延伸する板形状を有する。本例の底部31は、側壁部22により形成される筒形状の内部に配置される。この場合、底部31を、側壁部22の支持部13よりも下方に配置することができる。これにより、凹部14の底面をより下方に設け、外部端子20と金属板24との沿面距離および空間距離を容易に広げることができる。
接続部29は、底部31の外縁部と、端部27の内縁部とを接続する。接続部29の一部は、支持部13よりも下方に設けられる。端部27は、容器部21の側面と垂直な方向に延伸する面を有する。端部27の裏面は、支持部13に接触する。端部27のおもて面は、壁部12の上端よりも下方に設けられる。
また、底部31を貫通して外部端子20が設けられる。また、外部端子20は、底部31に設けたねじ穴48と対向する位置まで延伸して、ねじ等により底部31に固定される。外部端子20の上端は、凹部14の内部に設けられることが好ましい。つまり、外部端子20の上端は、端部27のおもて面よりも下方に配置されることが好ましい。これにより、外部端子20と金属板24との空間距離を広げることができる。
本例によれば、ケース部100の上面に壁部12および凹部14を設けることができる。このため、金属板24と外部端子20との間の、ケース部100の外面に沿った沿面距離および空間距離を広げることができ、半導体装置200を高耐圧化することができる。
図3は、壁部12および凹部14の周囲の拡大図である。本例では、蓋部26の端部27のおもて面から見た壁部12の高さをH1、凹部14の深さをH2、側壁部22の高さをH3、壁部12の幅をL1、端部27の幅をL2、接続部29から外部端子20までの距離をL3、凹凸部18の深さをL4とする。また、凹凸部18の窪みの段数をNとする。
金属板24と外部端子20との沿面距離は、概ねH1+H2+H3+L1+L2+L3+N・L4となる。一方で、壁部12および凹部14を設けない場合、沿面距離は、概ねH3+L1+L2+L3+2N・L4となる。
外部端子20の位置は、収納する電気部品の仕様で定まるので、L1+L2+L3を大きくしようとすると、ケース部100の横方向の幅を大きくしなければならない。また、H3および2N・L4を大きくしようとすると、ケース部100を高くしなければならない。このため、壁部12および凹部14を設けない場合、沿面距離を大きくしようとすると、ケース部100自体が大きくなってしまう。これは、空間距離についても同様である。
一方、壁部12および凹部14を設けることで、H1およびH2を調整できるので、ケース部100自体を大きくせずに、沿面距離および空間距離を広げることができる。特に凹部14を側壁部22で囲まれる筒状の空間内に配置する場合、H2を大きくすることが容易となる。
本例の凹部14の深さH2は、壁部12の高さH1よりも大きい。これにより、外部端子20と金属板24との沿面距離および空間距離をより広げることができる。一例として、凹部14の深さH2は、壁部12の高さH1の2倍以上である。凹部14の深さH2は、壁部12の高さH1の4倍以上であってもよい。また、本例の凹部14の深さH2は、5mm以上である。凹部14の深さH2は、10mm以上であってもよく、15mm以上であってもよい。
なお、図1〜図3に示した例において、壁部12とは、ケース部100のおもて面10において最も上方に配置された上面を含む。また、凹部14とは、ケース部100のおもて面10において最も下方に配置された底面を含む。また、壁部12の上面および凹部14の底面の間に設けられた面のうち、最も面積の大きい平坦面を基準面とする。壁部12の高さH1は、当該基準面から、壁部12の上面までの高さを指す。凹部14の深さH2は、当該基準面から、凹部14の底面までの深さを指す。図2に示した例のように、蓋部26の端部27が、側壁部22の支持部13に支持される構造においては、当該基準面を端部27のおもて面として、高さH1および深さH2を定めてもよい。
また、外部端子20の少なくとも一部の領域は、ケース部100のおもて面10の法線に対して傾きを有する方向に延伸する。本例の外部端子20は、第1領域23および第2領域25を有する。第1領域23は、蓋部26の底部31を貫通する。第2領域25は、第1領域23の端部から、ケース部100のおもて面10と平行な方向に延伸する。第2領域25は、少なくともねじ穴48と対向する位置まで延伸する。第2領域25は、ねじ等により、底部31に固定される。
このように、外部端子20が凹部14内で屈曲していることで、外部端子20が凹部14の底面から突出する高さを抑制できる。このため、外部端子20と金属板24との空間距離を広げることができる。
(変形例1)
図4は、蓋部26の底部31の形状の変形例を示す図である。本例の底部31は、1以上のねじ穴48、および、1以上の溝部52を有する。底部31に溝部52を設けることで、外部端子20と金属板24との沿面距離を更に広げることができる。ねじ穴48は、外部端子20毎に設けられ、外部端子20を底部31に固定する。
少なくとも一つの溝部52は、底部31の表面(すなわち、凹部14の底面)において、ねじ穴48を囲むように設けられる。これにより、ねじ穴48に挿入される金属のねじと、他の金属部材との沿面距離を広げることができる。
また、本例における底部31には、外部端子20および接続部29との間にも溝部52が設けられる。また、2つの外部端子20の間にも溝部52が設けられる。これにより、外部端子20と他の金属部材との沿面距離を広げることができる。
(変形例2)
図5は、凹部14の形状の変形例を示す図である。本例の凹部14は、深さの異なる第1領域54および第2領域56を有する。具体的には、第1領域54の深さH21は、第2領域56の深さH22よりも大きい。それぞれの領域における凹部14の底面には、外部端子20が設けられる。
ケース部100の内部空間の形状や、半導体素子などの配置により、一部の領域には深い凹部14を形成でき、他の領域には深い凹部14が形成できない場合も考えられる。係る場合であっても、凹部14が深さの異なる複数の領域を有することで、領域毎に、凹部14の深さを最大化することができる。
なお、深い第1領域54には、比較的に高電圧が印加される外部端子20が露出することが好ましい。浅い第2領域56には、低電圧または接地電位が印加される外部端子20が露出することが好ましい。これにより、高電圧が印加される外部端子20に係る沿面距離を、更に広げることができる。
なお、変形例2は、変形例1と組み合わせることもできる。この場合、第1領域54および第2領域56の少なくとも一方の領域の底面に、1以上の溝部52が設けられる。これにより、沿面距離を大きくすることができる。
(変形例3)
図6は、凹部14の構造の変形例を示す図である。本例の凹部14の内部には、外部端子20の少なくとも一部を封止する封止部60が設けられる。また、ねじ穴48に挿入され、且つ、外部端子20と電気的に接続する接続端子58が、凹部14の内部に挿入される。一例として接続端子58は、半導体装置200と電気的に接続する外部装置の端子である。また、接続端子58は、外部端子20との接続部以外は絶縁樹脂57で封止され、接続ユニット59として一体化されている。
封止部60は、例えばシリコーンゲル等の絶縁材料で構成される。本例の封止部60は、外部端子20の全体及び接続端子58の露出部を覆うように配置される。凹部14の内部に外部端子20が設けられているので、外部端子20を封止する封止部60を容易に設けることができる。また、外部端子20及び接続端子58は、凹部14において、封止部60及び絶縁樹脂57で封止されていることから、短絡を確実に防止することもできる。このような構造により、外部端子20の周囲の耐圧を向上させることができる。なお変形例3は、変形例1および変形例2のいずれか、または、両方と組み合わせることができる。
(変形例4)
図7は、ケース部100のおもて面形状、および、外部端子20の配置の変形例を示す図である。図7においては、ケース部100の上面を示している。本例において凹部14の開口形状と、ケース部100のおもて面形状は、互いに相似する形状を有する。本例では、相似する2つの形状の一方において、角部等の一部が切り欠かれている場合は、互いに相似する形状に含める。
本例におけるケース部100のおもて面形状および凹部14の開口形状は矩形である。2つの矩形の長辺および短辺の比はほぼ等しい。ただし、ケース部100のおもて面の矩形のそれぞれの角部には、内側に凸となるような切欠きが設けられている。当該切欠きは、ケース部100の底面側の一部分が残るように設けられる。つまり、ケース部100のおもて面は角部が切り欠かれた矩形であり、ケース部100の底面は角部が切り欠かれていない矩形である。おもて面側から見て、ケース部100の角部には底部61が露出する。露出した底部61には、例えば半導体装置200を固定するための貫通孔64が設けられる。
ケース部100の角部が切り欠かれている場合、切り欠かれた角部の側面16には、図1に示したような凹凸部18を形成しにくい。このため、当該部分の側面16における沿面距離は小さくなる。
一方、凹部14の矩形形状に沿って、複数の外部端子20をマトリクス状に配置した場合、マトリクスの角部62に配置した外部端子20と、ケース部100の裏面の金属板24との間において、ケース部100の角部を通過する経路の沿面距離が小さくなる。
本例の半導体装置200においては、複数の外部端子20を配置する矩形形状の角部62には、外部端子20を配置しない。これにより、金属板24との沿面距離が比較的に小さくなる場所に外部端子20が設けられないので、ケース部100の角部に切欠きを設けても半導体装置200の耐圧を維持することができる。なお変形例4は、変形例1から34のいずれか、または、これらの組み合わせと組み合わせることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10・・・おもて面、12・・・壁部、14・・・凹部、16・・・側面、18・・・凹凸部、20・・・外部端子、21・・・容器部、26・・・蓋部、28・・・半導体素子、30・・・ピン、32・・・配線板、34・・・半田部、35・・・積層基板、42・・・半田部、46・・・絶縁部、48・・・ねじ穴、50・・・封止部、100・・・ケース部、200・・・半導体装置

Claims (14)

  1. 半導体素子と、
    前記半導体素子を収容するケース部と、
    前記ケース部のおもて面に設けられた外部端子と
    を備え、
    前記ケース部の前記おもて面には、
    前記おもて面から突出する壁部と、
    前記壁部に囲まれた領域に設けられ、前記おもて面よりも窪んだ凹部と
    が形成され、
    前記外部端子が、前記凹部の底面に配置されている半導体装置。
  2. 前記壁部には、外部端子が設けられていない
    請求項1に記載の半導体装置。
  3. 前記外部端子の上端は、前記凹部内に設けられる
    請求項1または2に記載の半導体装置。
  4. 前記外部端子の少なくとも一部の領域は、前記ケース部のおもて面の法線に対して傾きを有する方向に延伸する
    請求項1から3のいずれか一項に記載の半導体装置。
  5. 前記凹部の深さは、前記壁部の高さよりも大きい
    請求項1から4のいずれか一項に記載の半導体装置。
  6. 前記凹部の深さは、前記壁部の高さの2倍以上である
    請求項5に記載の半導体装置。
  7. 前記ケース部は、
    前記半導体素子を収容し、開口を有する容器部と、
    前記容器部の開口を覆う蓋部と
    を備え、
    前記蓋部のおもて面に、前記凹部が形成される
    請求項1から6のいずれか一項に記載の半導体装置。
  8. 前記ケース部の側面に凹凸部が形成された
    請求項1から7のいずれか一項に記載の半導体装置。
  9. 前記凹部の深さが5mm以上である
    請求項1から8のいずれか一項に記載の半導体装置。
  10. 前記凹部は、深さの異なる第1領域および第2領域を有する
    請求項1から9のいずれか一項に記載の半導体装置。
  11. 前記凹部の底面には、
    前記外部端子を前記底面に固定するねじ穴と、
    前記ねじ穴を囲む溝部と
    が形成されている請求項1から10のいずれか一項に記載の半導体装置。
  12. 前記凹部の内部に設けられ、前記外部端子の少なくとも一部を封止する封止部を更に備える
    請求項1から11のいずれか一項に記載の半導体装置。
  13. 前記凹部の開口および前記ケース部のおもて面は、互いに相似する形状を有する
    請求項1から12のいずれか一項に記載の半導体装置。
  14. 前記ケース部のおもて面は、角部が切り欠かれた矩形形状を有し、
    前記凹部の開口は矩形形状を有し、
    前記凹部の底面には、複数の前記外部端子が矩形形状に沿って配置され、
    前記矩形形状の角部には、前記外部端子が配置されていない
    請求項13に記載の半導体装置。
JP2015181572A 2015-09-15 2015-09-15 半導体装置 Active JP6617490B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015181572A JP6617490B2 (ja) 2015-09-15 2015-09-15 半導体装置
CN201610560742.9A CN106531693B (zh) 2015-09-15 2016-07-15 半导体装置
US15/219,296 US10026665B2 (en) 2015-09-15 2016-07-26 Semiconductor device
DE102016213914.2A DE102016213914B4 (de) 2015-09-15 2016-07-28 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015181572A JP6617490B2 (ja) 2015-09-15 2015-09-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2017059619A JP2017059619A (ja) 2017-03-23
JP6617490B2 true JP6617490B2 (ja) 2019-12-11

Family

ID=58160598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181572A Active JP6617490B2 (ja) 2015-09-15 2015-09-15 半導体装置

Country Status (4)

Country Link
US (1) US10026665B2 (ja)
JP (1) JP6617490B2 (ja)
CN (1) CN106531693B (ja)
DE (1) DE102016213914B4 (ja)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JPH10270608A (ja) * 1997-03-28 1998-10-09 Hitachi Ltd 樹脂封止型パワー半導体装置
US6078501A (en) 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
DE29900370U1 (de) * 1999-01-12 1999-04-08 Eupec Gmbh & Co Kg Leistungshalbleitermodul mit Deckel
JP3705755B2 (ja) * 2001-07-26 2005-10-12 株式会社日立製作所 パワー半導体装置
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
JP2003303939A (ja) * 2002-04-08 2003-10-24 Hitachi Ltd パワー半導体装置及びインバータ装置
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7119433B2 (en) * 2004-06-16 2006-10-10 International Business Machines Corporation Packaging for enhanced thermal and structural performance of electronic chip modules
US7848002B2 (en) * 2006-12-26 2010-12-07 Silicon Quest Kabushiki-Kaisha Method for aligning die to substrate
JP4533404B2 (ja) * 2007-05-24 2010-09-01 日立オートモティブシステムズ株式会社 エンジン制御装置
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
JP5319908B2 (ja) * 2007-10-31 2013-10-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US8143717B2 (en) * 2008-06-16 2012-03-27 Hcc Aegis, Inc. Surface mount package with ceramic sidewalls
JP2010050395A (ja) * 2008-08-25 2010-03-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5566049B2 (ja) * 2009-05-27 2014-08-06 ダイヤモンド電機株式会社 車載用半導体装置
JP5283277B2 (ja) * 2009-09-04 2013-09-04 日本インター株式会社 パワー半導体モジュール
CN201741685U (zh) * 2010-07-22 2011-02-09 江苏宏微科技有限公司 多单元功率半导体模块
JP5624875B2 (ja) * 2010-12-27 2014-11-12 日立オートモティブシステムズ株式会社 電力変換装置
JP2012138531A (ja) * 2010-12-28 2012-07-19 Sansha Electric Mfg Co Ltd 半導体パワーモジュール
JP5490276B2 (ja) * 2013-03-05 2014-05-14 三菱電機株式会社 パワー半導体装置
JP6083357B2 (ja) * 2013-08-26 2017-02-22 株式会社デンソー 電子装置
JP6201532B2 (ja) * 2013-08-30 2017-09-27 富士電機株式会社 半導体装置
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
JP6093455B2 (ja) * 2014-01-27 2017-03-08 株式会社日立製作所 半導体モジュール
WO2015174158A1 (ja) 2014-05-15 2015-11-19 富士電機株式会社 パワー半導体モジュールおよび複合モジュール

Also Published As

Publication number Publication date
DE102016213914B4 (de) 2024-05-08
DE102016213914A1 (de) 2017-03-16
US20170077005A1 (en) 2017-03-16
CN106531693B (zh) 2021-06-11
CN106531693A (zh) 2017-03-22
US10026665B2 (en) 2018-07-17
JP2017059619A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
US10959333B2 (en) Semiconductor device
JPWO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
JP7006812B2 (ja) 半導体装置
JP2017005170A (ja) 半導体装置
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
US10490469B2 (en) Power converting device
CN107026129B (zh) 半导体装置
JP6711098B2 (ja) 半導体装置の放熱構造
JP6272213B2 (ja) 半導体装置
JP5738679B2 (ja) 放熱構造
CN107452688B (zh) 半导体装置
JP6617490B2 (ja) 半導体装置
JP2019009183A (ja) 半導体装置
JP2017038019A (ja) 半導体装置
JP4688751B2 (ja) 半導体装置
JP2007067067A (ja) 樹脂注型形電力用回路ユニット
US20200267840A1 (en) Switching device and electronic device
US20170303385A1 (en) Heat dissipating structure
JP2013093620A (ja) モジュール
JP5609944B2 (ja) モジュール
JP2011187546A (ja) 半導体装置
JP2007159320A (ja) 電気接続箱
JP5673647B2 (ja) モジュール
JP2011100875A (ja) 電力用半導体装置
JPWO2023008566A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191028

R150 Certificate of patent or registration of utility model

Ref document number: 6617490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250