JP2019009183A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019009183A
JP2019009183A JP2017121516A JP2017121516A JP2019009183A JP 2019009183 A JP2019009183 A JP 2019009183A JP 2017121516 A JP2017121516 A JP 2017121516A JP 2017121516 A JP2017121516 A JP 2017121516A JP 2019009183 A JP2019009183 A JP 2019009183A
Authority
JP
Japan
Prior art keywords
case
connection portion
control board
semiconductor device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017121516A
Other languages
English (en)
Other versions
JP2019009183A5 (ja
JP6753364B2 (ja
Inventor
佳佑 江口
Keisuke Eguchi
佳佑 江口
義孝 木村
Yoshitaka Kimura
義孝 木村
秋彦 山下
Akihiko Yamashita
秋彦 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017121516A priority Critical patent/JP6753364B2/ja
Priority to US15/857,931 priority patent/US10468372B2/en
Priority to DE102018204473.2A priority patent/DE102018204473B4/de
Priority to CN201810642931.XA priority patent/CN109103146B/zh
Publication of JP2019009183A publication Critical patent/JP2019009183A/ja
Publication of JP2019009183A5 publication Critical patent/JP2019009183A5/ja
Application granted granted Critical
Publication of JP6753364B2 publication Critical patent/JP6753364B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Connecting Device With Holders (AREA)

Abstract

【課題】本発明は、半導体装置に関し、信頼性を向上できる半導体装置を得ることを目的とする。
【解決手段】本発明に係る半導体装置は、半導体素子と、該半導体素子を取り囲むケースと、該ケースの側面に沿って該ケースの上面まで伸びる第１接続部と、該ケースの上面に設けられた第２接続部と、を有するバネ端子と、該第２接続部の上に設けられた制御基板と、を備え、該第１接続部は、該ケースに固定され、該半導体素子と接続され、該第２接続部は、該第１接続部の該ケースの上面側の端部と接続された第１端部と、該第１端部と反対側の第２端部と、を有し、平板状であり、該第１端部を支点として弾性力を有し、該第２端部は該制御基板と弾性力を持って接触し、該第２接続部は、長手方向に沿った側面に切り欠きが設けられたくびれ構造を有する。
【選択図】図３

Description

本発明は、半導体装置に関する。
特許文献１には、基板または半導体素子から外部に通じる接触バネを有するパワー半導体モジュールが開示されている。接触バネは湾曲部を有し、型抜き曲げ技術で形成された金属板から形成される。また、特許文献２にはバネ構造により上下方向に弾性を有し、半導体素子と接触する外部接続端子が開示されている。この外部接続端子は、上下方向の変形に伴って左右方向にも形状が変形する。
特開２００８−１９８５９７号公報 特開２０１４−１２３６１８号公報
特許文献１のバネ端子は、高さ方向のみにバネ性を有する。このため、平面方向の応力緩和はできない。従って、パワー半導体モジュールにおいて、例えば振動などにより接触バネと接続される制御基板に平面方向のずれが生じた場合、接触バネと制御基板との間に接触不具合が発生する可能性がある。また、ネジを使用せずにフタなどで押さえることで制御基板をパワー半導体モジュールに固定する場合がある。この場合、特に接触不具合が起こり易くなる。
また、特許文献２の外部接続端子は、先端が半導体素子または基板等に押圧されることにより接触する。この結果、半導体モジュールは外部と電気的に接続される。この構成では、基板または半導体素子に損傷を与え、接触不具合を起こす可能性がある。
本発明は、上述の課題を解決するためになされたもので、信頼性を向上できる半導体装置を得ることを目的とする。
本発明に係る半導体装置は、半導体素子と、該半導体素子を取り囲むケースと、該ケースの側面に沿って該ケースの上面まで伸びる第１接続部と、該ケースの上面に設けられた第２接続部と、を有するバネ端子と、該第２接続部の上に設けられた制御基板と、を備え、該第１接続部は、該ケースに固定され、該半導体素子と接続され、該第２接続部は、該第１接続部の該ケースの上面側の端部と接続された第１端部と、該第１端部と反対側の第２端部と、を有し、平板状であり、該第１端部を支点として弾性力を有し、該第２端部は該制御基板と弾性力を持って接触し、該第２接続部は、長手方向に沿った側面に切り欠きが設けられたくびれ構造を有する。
本発明に係る半導体装置は、半導体素子と、該半導体素子を取り囲むケースと、該ケースの側面に沿って該ケースの上面に向かって伸びる第１接続部と、該ケースの上面に設けられた第２接続部と、該第１接続部と該第２接続部との間に設けられた弾性部と、を有するバネ端子と、該第２接続部の上に設けられた制御基板と、を備え、該第１接続部は、該ケースに固定され、該半導体素子と接続され、該第２接続部は、該弾性部と接続された第１端部と、該第１端部と反対側の第２端部と、を有し、平板状であり、該第２端部は該弾性部の弾性力により該制御基板と接触し、該第２接続部は、該ケースの上面に対して垂直な方向から見た幅が、該ケースの上面に対して垂直な方向の幅よりも小さい。
本発明に係る半導体装置では、第２接続部の長手方向に沿った側面に切り欠きが設けられる。このため、制御基板の位置ずれに対して、バネ端子が制御基板に追従し易くなる。従って、バネ端子と制御基板との接触についての信頼性を向上できる。
本発明に係る半導体装置では、第２接続部は、ケースの上面に対して垂直な方向から見た幅が、ケースの上面に対して垂直な方向の幅よりも小さい。このため、制御基板の位置ずれに対して、バネ端子が制御基板に追従し易くなる。従って、バネ端子と制御基板との接触についての信頼性を向上できる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置が組み立てられた状態の断面図である。 実施の形態１に係るバネ端子の構造を説明する図である。 実施の形態１に係る第２接続部の平面図である。 実施の形態２に係るバネ端子の斜視図である。 実施の形態２に係る第２接続部の平面図である。 実施の形態３に係るバネ端子の斜視図である。 実施の形態３に係る第２接続部の平面図である。 実施の形態４に係るバネ端子の斜視図である。 実施の形態４に係る第２接続部の平面図である。 実施の形態５に係る半導体装置の断面図である。 実施の形態５に係る半導体装置が組み立てられた状態の断面図である。 実施の形態５に係るバネ端子の斜視図である。 実施の形態５に係るバネ端子の正面図である。 実施の形態６に係る半導体装置の断面図である。 実施の形態６に係る半導体装置が組み立てられた状態の断面図である。 実施の形態６に係るバネ端子の斜視図である。 実施の形態６に係るバネ端子の正面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、放熱金属板１０を備える。放熱金属板１０の上には絶縁基板１２が設けられる。放熱金属板１０と絶縁基板１２は、放熱金属板１０と絶縁基板１２とが一体化されたベース板であっても良い。このベース板は、例えば樹脂絶縁層と銅板とを備える。また、絶縁基板１２は、例えばアルミナまたは窒化アルミのようなセラミック材で形成されても良い。
絶縁基板１２の上には半導体素子１６が設けられる。半導体素子１６はパワー半導体チップである。また、本実施の形態に係る半導体装置１００は、パワー半導体モジュールである。
放熱金属板１０の上にはケース２０が設けられる。ケース２０は半導体素子１６を取り囲む。ケース２０は、放熱金属板１０の上面に伸びる台座部２１を有する。また、ケース２０の半導体素子１６に面した側面２２は、絶縁基板１２の上面と垂直に伸びる。
半導体装置１００は、バネ端子３０を備える。バネ端子３０は、第１接続部３１と第２接続部３２とを有する。第１接続部３１は、ケース２０の側面２２に沿ってケース２０の上面２３まで伸びる。ケース２０の上面２３は、絶縁基板１２の上面と並行である。第１接続部３１は、ケース２０に固定されている。第１接続部３１は、ワイヤ１８で半導体素子１６と接続される。バネ端子３０と半導体素子１６とはワイヤボンドにより電気的に接続される。
第１接続部３１は、台座部２１の上面に設けられた水平部３１ａを有する。水平部３１ａは台座部２１の上面に沿って伸びる。水平部３１ａはワイヤ１８で半導体素子１６と接続される。また、第１接続部３１は、側面２２に沿って伸びる垂直部３１ｂを有する。垂直部３１ｂは、台座部２１からケースの上面２３まで伸びる。
第２接続部３２はケース２０の上面２３に設けられる。第２接続部３２は、第１接続部３１のケース２０の上面２３側の端部から伸びる。第２接続部３２は、第１接続部３１のケース２０の上面２３側の端部と接続された第１端部と、第１端部と反対側の第２端部とを有する。第２接続部３２は、第１端部を支点としてケース２０の上面２３と垂直な方向に弾性力を有する。制御基板４０が接続されていない状態では、第２接続部３２は、第２端部側が上面２３から浮いている。
バネ端子３０とケース２０とは、インサート成形により形成される。これに限らず、バネ端子３０は、ケース２０にアウトサートされるものとしても良い。バネ端子３０は、ケース２０の成型後に、ネジ等でケース２０に取り付けられるものとしても良い。
本実施の形態では、半導体装置１００は２つの半導体素子１６を備える。これに限らず、半導体装置１００は、半導体素子１６を１つ以上備えれば良い。また、本実施の形態では、半導体装置１００は２つのバネ端子３０を備える。これに限らず、半導体装置１００は１つ以上のバネ端子３０を備えれば良い。
半導体装置１００は制御基板４０を備える。制御基板４０は、半導体素子１６のドライブ回路または保護回路を有する。制御基板４０は、半導体素子１６を駆動または保護する。また、半導体装置１００はフタ４２を備える。フタ４２は制御基板４０の上に設けられる。フタ４２には制御基板４０に向かって突出した突起４４が設けられる。
図２は、実施の形態１に係る半導体装置１００が組み立てられた状態の断面図である。図２では、バネ端子３０と制御基板４０とが接続されている。さらに、図２では、ケース２０にフタ４２が取り付けられている。フタ４２は、ケース２０によって囲まれた領域を覆う。
制御基板４０は、ケース２０の上に設けられ、半導体素子１６の上方に配置される。制御基板４０は、第２接続部３２の上に設けられる。第２接続部３２の第２端部には、凸部３３が設けられる。凸部３３は、ケース２０の上面２３と反対側に突出する。凸部３３は制御基板４０と接触する。これにより、制御基板４０とバネ端子３０とが電気的に接続される。
ケース２０には外周部２４が設けられている。外周部２４は、上面２３に対して半導体素子１６が設けられる領域と反対側に設けられる。外周部２４は上面２３よりも外側に設けられる。外周部２４は上面２３に対して垂直方向に突出する。外周部２４の上端は、上面２３よりも高い位置に設けられる。フタ４２は外周部２４の上に設けられる。フタ４２が外周部２４の上に配置されると、突起４４が制御基板４０を押圧する。これにより、弾性力を有する第２接続部３２は、制御基板４０によって上面２３に向かって押さえつけられる。
つまり、フタ４２は、制御基板４０と第２接続部３２とを、上方からケース２０の上面２３に向かって押さえつける。これにより、第２接続部３２の第２端部は制御基板４０と弾性力を持って接触する。本実施の形態では、フタ４２で押さえつけることで、制御基板４０とバネ端子３０とが電気的に接続される。第２接続部３２の第２端部と制御基板４０とは、はんだ等の接合材で接合されていない。
フタ４２がケース２０に取り付けられた状態において、第２接続部３２は上面２３と制御基板４０とに挟まれる。この結果、第２接続部３２は上面２３と並行に伸びる。これに限らず、フタ４２がケース２０に取り付けられた状態において、制御基板４０と第２接続部３２が接触していれば、第２端部は上面２３から浮いていても良い。また、フタ４２は、ケース２０に容易に取付けられ、制御基板４０を押さえつけ固定できる構造であれば、あらゆる構造を採用できる。
図３は、実施の形態１に係るバネ端子３０の構造を説明する図である。バネ端子３０は平板から形成されている。バネ端子３０は、プレス機等の機器で金属板を型抜くことで、容易に作製できる。第１接続部３１の水平部３１ａは、ｘ軸方向に伸びる。ｘ軸方向は水平方向である。第１接続部３１の垂直部３１ｂは、ｚ軸方向に伸びる。ｚ軸方向は垂直方向であり、ケース２０の上面２３と垂直な方向である。また、矢印４６は、半導体素子１６が設けられる方向を示す。
第２接続部３２は、平板状であり、第１端部３４を支点として弾性力を有する。第２接続部３２は、くびれ構造を有する。くびれ構造には、第２接続部３２の長手方向に沿った両側の側面にそれぞれ設けられた複数の切り欠き３６が設けられる。第２接続部３２には２つの切り欠き３６が設けられる。各々の切り欠き３６は、第２接続部３２の上面から裏面に渡って形成される。ここで、第２接続部３２の上面は、ケース２０の上面２３と反対側の面である。また、第２接続部３２の裏面は、ケース２０の上面２３と対向する面である。
第２端部３５に設けられた凸部３３は、第２接続部３２の短手方向の一方の端部から他方の端部まで連なる。凸部３３は第２接続部３２の短手方向に沿った稜線を有する。凸部３３は先端が丸まっている。凸部３３の外縁は曲面から形成される。
図３の第２接続部３２の平面図に示されるように、２つの切り欠き３６は第２接続部３２の短手方向に対向するように設けられる。２つに切り欠き３６の各々はケース２０の上面２３と垂直な方向から見た場合に三角形である。ここで、ケース２０の上面２３はｘ−ｙ平面と並行である。
図４は、実施の形態１に係る第２接続部３２の平面図である。図４を用いて、制御基板４０と第２接続部３２とが接触した状態で、第２接続部３２に働く応力について説明する。第２接続部３２にくびれ構造が無い場合、第１接続部３１との接続部である第１端部３４が支点１となり、作用点である第２端部３５が制御基板４０と弾性力を持って接触する。このとき応力は破線枠５０に示される領域に働く。
これに対し、くびれ構造が設けられる場合、弾性接触の支点が、支点１と複数の支点２とに分散される。複数の支点２は複数の切り欠き３６の頂点部分にそれぞれ形成される。このとき、第２端部３５が制御基板４０と弾性力を持って接触することによる応力は、破線枠５０に示される領域と２つの破線枠５１に示される領域とに働く。
本実施の形態では、第２接続部３２がくびれ構造を有することで、バネ端子３０のケース２０の上面２３に沿った方向の自由度が高くなる。さらに、支点が分散され、第２端部３５が制御基板４０と弾性接触することによる応力が分散され易い。このとき、特にケース２０の上面２３に沿った方向の応力が緩和される。また、複数の支点２は、支点１よりも作用点である第２端部３５と近い位置に設けられる。このため、くびれ構造がない場合と比較して、支点と作用点との間の変位が低減される。従って、応力が緩和され易い。
パワー半導体モジュールでは、例えば、通電中の接触バネ端子が熱膨張または収縮した場合、接触バネ端子が制御基板からずれる方向に力が働くことがある。これに対し、本実施の形態では、バネ端子３０のケース２０の上面２３に沿った方向の自由度が高い。さらに、バネ端子３０は応力が分散され易いくびれ構造を有する。このため、制御基板４０が位置ずれを起こした場合でも、バネ端子３０が位置ずれに追従し易い。このため、バネ端子３０と制御基板４０との接触の信頼性を向上できる。
さらに、第１接続部３１はケース２０に固定され、半導体素子１６とワイヤボンディングにより接続される。このため、バネ端子が基板または半導体素子１６と直接接触する構造と比較して、基板または半導体素子への負荷を軽減できる。従って、バネ端子３０と半導体素子１６との接続についても、信頼性を向上できる。
また、本実施の形態では、先端の丸い凸部３３が制御基板４０と接触する。凸部３３の外縁を構成する曲面と制御基板４０とが接触することで、凸部３３が滑らかに動き、制御基板４０の位置ずれに追従し易くなる。
本実施の形態の変形例として、くびれ構造は第２接続部３２のケース２０の上面２３と垂直な方向から見た短手方向の幅を狭める構造であれば、別の構造でも良い。例えば、第２接続部３２は、長手方向に沿った片側の側面に切り欠き３６が設けられたくびれ構造を有するものとしても良い。また、くびれ構造には３つ以上の切り欠き３６が設けられても良い。
また、本実施の形態では第１接続部３１は、水平部３１ａと垂直部３１ｂから構成される。第１接続部３１の構造はこれに限らず、ケース２０の上面２３まで伸び、ケース２０に固定され、半導体素子１６と接続されていれば良い。例えば、第１接続部３１は垂直部３１ｂのみを備え、垂直部３１ｂが半導体素子１６とワイヤ１８で接続されていても良い。
これらの変形は以下の実施の形態に係る半導体装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図５は実施の形態２に係るバネ端子２３０の斜視図である。本実施の形態ではバネ端子２３０の構造が実施の形態１と異なる。第２接続部２３２は、くびれ構造を有する。くびれ構造には、第２接続部２３２の長手方向に沿った両側の側面にそれぞれ設けられた複数の切り欠き２３６が設けられる。第２接続部２３２には６つの切り欠き２３６が設けられる。
図６は、実施の形態２に係る第２接続部２３２の平面図である。複数の切り欠き２３６のうち、第２接続部２３２の長手方向に沿った両側の側面の一方に設けられた切り欠き２３６と、他方に設けられた切り欠き２３６とは、長手方向の位置がずれている。また、複数の切り欠き２３６の各々はケース２０の上面２３と垂直な方向から見た場合に三角形である。
図６を用いて、制御基板４０と第２接続部２３２とが接触した状態で、第２接続部２３２に働く応力について説明する。くびれ構造が設けられる場合、弾性接触の支点が、支点１〜７に分散される。支点２〜７は複数の切り欠き２３６の頂点部分にそれぞれ形成される。このとき、第２端部３５が制御基板４０と弾性力を持って接触することによる応力は、破線枠５０に示される領域と複数の破線枠２５１に示される領域とに働く。
本実施の形態では、第２接続部２３２がくびれ構造を有することで、バネ端子２３０のケース２０の上面２３に沿った方向の自由度が高くなる。さらに、第２接続部２３２に複数の支点１〜７が形成されることで、複数の切り欠き２３６に応力が分散される。従って、第２端部３５が制御基板４０と弾性接触することによる応力が緩和される。
本実施の形態では、実施の形態１よりもさらに、制御基板４０が位置ずれに対し、バネ端子２３０が追従し易い。このため、バネ端子２３０と制御基板４０との接触の信頼性をさらに向上できる。また、第２接続部２３２の長手方向の一方の側面と他方の側面とで、複数の切り欠き２３６の長手方向の位置がずれている。このため、複数の破線枠２５１に示される応力が集中する領域間で、亀裂または経年劣化などによる破損が生じることを抑制できる。
本実施の形態では第２接続部２３２は６つの切り欠き２３６を有する。この変形例として、第２接続部２３２は長手方向の両側の側面にそれぞれ１つ以上の切り欠き２３６を有すれば良い。
実施の形態３．
図７は実施の形態３に係るバネ端子３３０の斜視図である。本実施の形態では複数の切り欠き３３６の各々の構造が実施の形態２と異なる。第２接続部３３２は、くびれ構造を有する。くびれ構造には、第２接続部３３２の長手方向に沿った両側の側面にそれぞれ設けられた複数の切り欠き３３６が設けられる。第２接続部３３２には６つの切り欠き３３６が設けられる。
図８は、実施の形態３に係る第２接続部３３２の平面図である。複数の切り欠き３３６の各々は曲面を有する。各々の切り欠き３３６の外縁は曲面から形成される。複数の切り欠き３３６の各々には、切り欠き３６と異なり頂点が形成されていない。
図８を用いて、制御基板４０と第２接続部３３２とが接触した状態で、第２接続部３３２に働く応力について説明する。第２端部３５が制御基板４０と弾性力を持って接触することによる応力は、破線枠５０に示される領域と複数の破線枠３５１に示される領域とに働く。複数の破線枠３５１がそれぞれ示すように、各々の切り欠き３３６において応力は、切り欠き３３６の外縁を形成する曲面全体に分散される。
本実施の形態では、第２端部３５が制御基板４０と弾性接触することによる応力は、複数の切り欠き３３６に分散される。この応力は、さらに、各々の切り欠き３３６の曲面内でも分散される。従って、実施の形態の２と比較して、さらに応力が緩和され易い。このため、バネ端子３３０と制御基板４０との接触の信頼性をさらに向上できる。
また、切り欠き３３６には、切り欠き２３６に形成されるような応力が集中する角部分が設けられない。従って、バネ端子３３０に亀裂または経年劣化などによる破損が発生することを抑制できる。
複数の切り欠き３３６の各々の形状は、図８に示されるものに限らない。複数の切り欠き３３６の各々は、応力を分散させる曲面を有すれば別の形状でも良い。
実施の形態４．
図９は実施の形態４に係るバネ端子４３０の斜視図である。本実施の形態ではバネ端子４３０の構造が実施の形態１と異なる。第２接続部４３２は、くびれ構造を有する。くびれ構造には、第２接続部４３２の長手方向に沿った両側の側面にそれぞれ設けられた複数の切り欠き４３６が設けられる。第２接続部４３２には２つの切り欠き４３６が設けられる。
図１０は、実施の形態４に係る第２接続部４３２の平面図である。複数の切り欠き４３６の各々は、第１端部３４と第２端部３５との間に渡って設けられた曲面を有する。第２接続部４３２のケース２０の上面２３と垂直な方向から見た短手方向の幅は、長手方向の中心部でもっとも小さい。
図１０を用いて、制御基板４０と第２接続部４３２とが接触した状態で、第２接続部４３２に働く応力について説明する。第２端部３５が制御基板４０と弾性力を持って接触することによる応力は、破線枠５０に示される領域と複数の切り欠き４３６がそれぞれ有する複数の曲面とに働く。各々の切り欠き４３６において応力は曲面全体に分散される。
本実施の形態では、第２端部３５が制御基板４０と弾性接触することによる応力は、第１端部３４と第２端部３５との間の両側の側面全体に分散される。従って、実施の形態の１〜３と比較してさらに応力が緩和され易い。このため、バネ端子４３０と制御基板４０との接触の信頼性をさらに向上できる。
さらに、バネ端子４３０は、複数の切り欠き４３６が設けられることで、第１端部３４と第２端部３５との間に渡って、ケース２０の上面２３と垂直な方向から見た短手方向の幅が小さくなる。このため、バネ端子４３０は、制御基板４０のケース２０の上面２３に沿った方向の位置ずれに追従し易くなる。従って、バネ端子４３０と制御基板４０との接触の信頼性をさらに向上できる。
実施の形態５．
図１１は、実施の形態５に係る半導体装置５００の断面図である。半導体装置５００はケース５２０を備える。また、半導体装置５００はバネ端子５３０を備える。バネ端子５３０は第１接続部５３１を備える。バネ端子５３０の第１接続部５３１は、ケース５２０の側面５２２に沿って、ケース５２０の上面５２３に向かって伸びる。
第１接続部５３１は水平部５３１ａを備える。水平部５３１ａは平板状であり、ｙ軸方向に伸びる。水平部５３１ａは、台座部５２１の上面に設けられる。水平部５３１ａは側面５２２に沿って設けられる。また、第１接続部５３１は垂直部５３１ｂを備える。垂直部５３１ｂは、ｚ軸方向に伸びる。垂直部５３１ｂは、側面５２２に沿って、台座部２１からケースの上面５２３の上方まで伸びる。
バネ端子５３０は第２接続部５３２を備える。第２接続部５３２は、ケース５２０の上面５２３に設けられる。制御基板５４０が接続されていない状態では、第２接続部５３２は、第１接続部５３１と反対側の端部である第２端部側が上面５２３から浮いた状態である。第２接続部５３２の第２端部には、凸部５３３が設けられる。凸部５３３は、ケース５２０の上面５２３と反対側に突出する。
半導体装置５００は制御基板５４０を備える。また、半導体装置５００はフタ５４２を備える。フタ５４２は制御基板５４０の上に設けられる。フタ５４２には制御基板５４０に向かって突出した突起５４４が設けられる。
図１２は、実施の形態５に係る半導体装置５００が組み立てられた状態の断面図である。図１２では、バネ端子５３０と制御基板５４０とが接続されている。さらに、ケース５２０にフタ５４２が取り付けられている。制御基板５４０は、第２接続部５３２の上に設けられる。
本実施の形態では、実施の形態１〜５と同様に、フタ５４２が制御基板５４０を上方から押さえつけることで、バネ端子５３０と制御基板５４０とが電気的に接続される。このとき、第２端部に設けられた凸部５３３と制御基板４０とが接触する。また、第２端部と制御基板４０とは接合されていない。
図１３は実施の形態５に係るバネ端子５３０の斜視図である。バネ端子５３０において第１接続部５３１と第２接続部５３２との間には弾性部５３９が設けられる。第２接続部５３２は、弾性部５３９と接続された第１端部５３４と、第１端部５３４と反対側の第２端部５３５とを有する。第２接続部５３２は平板状である。
第２接続部５３２は、ケース５２０の上面５２３に対して垂直な方向から見た幅６０が、ケース５２０の上面５２３に対して垂直な方向の幅６２よりも小さい。ここで、幅６０は第２接続部５３２のｙ軸方向の幅である。つまり、幅６０は、第２接続部５３２のケース５２０の上面５２３に対向する面の短手方向の幅である。また、幅６２は、第２接続部５３２のケース５２０の上面５２３に対向する面と垂直な方向の幅である。凸部５３３のケース５２０の上面５２３に対して垂直な方向から見た幅は、同方向の第２接続部５３２の幅６０と等しい。
図１４は、実施の形態５に係るバネ端子５３０の正面図である。弾性部５３９のケース５２０の上面５２３に対して垂直な方向の幅は、第２接続部５３２のケース５２０の上面５２３に対して垂直な方向の幅６２よりも小さい。つまり、弾性部５３９は、ｙ軸方向から見て、第２接続部５３２よりも幅が小さい。弾性部５３９は、第２接続部５３２よりも幅が小さいことで、弾性力を発生させる。弾性部５３９によって、バネ端子５３０はケース５２０の上面５２３と垂直な方向のバネ性を有する。弾性部５３９は平板状のバネ端子５３０にくびれを形成することで設けられる。
第２端部５３５は、弾性部５３９の弾性力により、制御基板５４０と接触する。このとき、第２端部５３５の凸部５３３が、弾性部５３９を支点とした弾性力により制御基板５４０と接触する。第２端部５３５が制御基板５４０と弾性力により接触することによる応力は、破線枠５５２に示される領域に働く。
本実施の形態では、第２接続部５３２は、ケース５２０の上面５２３に対して垂直な方向から見た幅６０が、ケース５２０の上面５２３に対して垂直な方向の幅６２よりも小さい。この構造によれば、ケース５２０の上面５２３に沿った方向において、バネ端子５３０の自由度が高くなる。従って、制御基板５４０のケース５２０の上面５２３に沿った方向の位置ずれに対して、バネ端子５３０が追従し易い。このため、制御基板５４０とバネ端子５３０との接触の信頼性を向上できる。
さらに、ｙ軸方向のバネ端子５３０幅が小さいため、制御基板５４０の信号端子を狭ピッチ化できる。従って、半導体装置５００を小型化できる。
実施の形態６．
図１５は、実施の形態６に係る半導体装置６００の断面図である。本実施の形態ではバネ端子６３０の構造が実施の形態５と異なる。バネ端子６３０は第１接続部６３１を備える。第１接続部６３１は水平部６３１ａを備える。水平部６３１ａは、平板状であり、ｙ軸方向に伸びる。水平部６３１ａは、台座部５２１の上面に設けられる。水平部６３１ａは側面５２２に沿って設けられる。
第１接続部６３１は垂直部６３１ｂを備える。垂直部６３１ｂは、ｚ軸方向に伸びる。
また、垂直部６３１ｂは、側面５２２に沿って、台座部５２１からケース５２０の上面５２３に向かって伸びる。
バネ端子６３０は第２接続部６３２を備える。第２接続部６３２はケース５２０の上面５２３に設けられる。制御基板５４０が接続されていない状態では、第２接続部６３２は、第１接続部６３１と反対側の端部である第２端部側が上面５２３から浮いている。また、第２端部には凸部６３３が設けられる。凸部６３３は、ケース５２０の上面５２３と反対側に突出する。
図１６は、実施の形態５に係る半導体装置６００が組み立てられた状態の断面図である。図１６では、バネ端子６３０と制御基板５４０とが接続されている。制御基板５４０は、第２接続部６３２の上に設けられる。
本実施の形態では、実施の形態１〜５と同様に、フタ５４２が制御基板５４０を上方から押さえつけることで、バネ端子６３０と制御基板５４０とが電気的に接続される。このとき、凸部６３３と制御基板５４０とが接触する。また、第２接続部６３２の第２端部と制御基板４０とは接合されていない。
図１７は実施の形態６に係るバネ端子６３０の斜視図である。本実施の形態では、弾性部６３９の構造が実施の形態５と異なる。バネ端子６３０において、第１接続部６３１と第２接続部６３２との間には弾性部６３９が設けられる。第２接続部６３２は、弾性部６３９と接続された第１端部６３４と、第１端部６３４と反対側の第２端部６３５とを有する。第２接続部６３２は平板状である。
第２接続部６３２は、ケース５２０の上面５２３に対して垂直な方向から見た幅が、ケース５２０の上面５２３に対して垂直な方向の幅よりも小さい。また、第２端部６３５に設けられた凸部６３３のケース５２０の上面５２３に対して垂直な方向から見た幅は、同方向の第２接続部６３２の幅と等しい。
図１８は、実施の形態６に係るバネ端子６３０の正面図である。弾性部６３９は、第２接続部６３２と反対側に突出するようにＵ字型に湾曲している。弾性部６３９は、Ｕ字型に湾曲することで、弾性力を発生させる。弾性部６３９によって、バネ端子６３０は、ケース５２０の上面５２３と垂直な方向のバネ性を有する。第２端部６３５の凸部６３３は、弾性部６３９が発生させる弾性力により制御基板５４０と接触する。
実施の形態５と同様に、第２接続部６３２は、ケース５２０の上面５２３に対して垂直な方向から見た幅が、ケース５２０の上面５２３に対して垂直な方向の幅よりも小さい。従って、制御基板５４０のケース５２０の上面５２３に沿った方向の位置ずれに対して、バネ端子６３０が追従し易い。このため、制御基板５４０とバネ端子６３０との接触の信頼性を向上できる。また、実施の形態５と同様に、制御基板５４０の信号端子を狭ピッチ化できる。
さらに、本実施の形態に係るバネ端子６３０は弾性力を得るために、実施の形態５のようなくびれを設ける必要がない。このため、実施の形態５と比較してバネ端子６３０の電気抵抗を小さくできる。従って、制御基板５４０と半導体素子１６との電気的な接続の信頼性を向上できる。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
１００、５００、６００ 半導体装置、１６ 半導体素子、２０、５２０ ケース、２２、５２２ 側面、２３、５２３ 上面、３０、２３０、３３０、４３０、５３０、６３０ バネ端子、３１、５３１、６３１ 第１接続部、３２、２３２、３３２、４３２、５３２ 第２接続部、３３、５３３、６３３ 凸部、３４、５３４、６３４ 第１端部、３５、５３５、６３５ 第２端部、３６、２３６、３３６、４３６ 切り欠き、５３９、６３９ 弾性部、４０、５４０ 制御基板、４２、５４２ フタ、６０、６２ 幅

Claims (13)

  1. 半導体素子と、
    前記半導体素子を取り囲むケースと、
    前記ケースの側面に沿って前記ケースの上面まで伸びる第１接続部と、前記ケースの上面に設けられた第２接続部と、を有するバネ端子と、
    前記第２接続部の上に設けられた制御基板と、
    を備え、
    前記第１接続部は、前記ケースに固定され、前記半導体素子と接続され、
    前記第２接続部は、前記第１接続部の前記ケースの上面側の端部と接続された第１端部と、前記第１端部と反対側の第２端部と、を有し、平板状であり、前記第１端部を支点として弾性力を有し、
    前記第２端部は前記制御基板と弾性力を持って接触し、
    前記第２接続部は、長手方向に沿った側面に切り欠きが設けられたくびれ構造を有することを特徴とする半導体装置。
  2. 前記第２端部と前記制御基板とは接合されていないことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２端部には、前記ケースの上面と反対側に突出し、先端が丸まった凸部が設けられ、
    前記凸部と前記制御基板とが接触することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記くびれ構造には、前記第２接続部の前記長手方向に沿った両側の側面にそれぞれ設けられた複数の切り欠きが設けられることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記複数の切り欠きのうち前記両側の側面の一方に設けられた切り欠きと、前記複数の切り欠きのうち前記両側の側面の他方に設けられた切り欠きとは、前記長手方向の位置がずれていることを特徴とする請求項４に記載の半導体装置。
  6. 前記複数の切り欠きの各々は曲面を有することを特徴とする請求項４または５に記載の半導体装置。
  7. 前記複数の切り欠きの各々は、前記第１端部と前記第２端部との間に渡って設けられた曲面を有することを特徴とする請求項４に記載の半導体装置。
  8. 半導体素子と、
    前記半導体素子を取り囲むケースと、
    前記ケースの側面に沿って前記ケースの上面に向かって伸びる第１接続部と、前記ケースの上面に設けられた第２接続部と、前記第１接続部と前記第２接続部との間に設けられた弾性部と、を有するバネ端子と、
    前記第２接続部の上に設けられた制御基板と、
    を備え、
    前記第１接続部は、前記ケースに固定され、前記半導体素子と接続され、
    前記第２接続部は、前記弾性部と接続された第１端部と、前記第１端部と反対側の第２端部と、を有し、平板状であり、
    前記第２端部は前記弾性部の弾性力により前記制御基板と接触し、
    前記第２接続部は、前記ケースの上面に対して垂直な方向から見た幅が、前記ケースの上面に対して垂直な方向の幅よりも小さいことを特徴とする半導体装置。
  9. 前記第２端部と前記制御基板とは接合されていないことを特徴とする請求項８に記載の半導体装置。
  10. 前記弾性部の前記ケースの上面に対して垂直な方向の幅は、前記第２接続部の前記ケースの上面に対して垂直な方向の幅よりも小さいことを特徴とする請求項８または９に記載の半導体装置。
  11. 前記弾性部は、前記第２接続部と反対側に突出するようにＵ字型に湾曲していることを特徴とする請求項８または９に記載の半導体装置。
  12. 前記第２端部には、前記ケースの上面と反対側に突出した凸部が設けられ、
    前記凸部と前記制御基板とが接触することを特徴とする請求項８〜１１の何れか１項に記載の半導体装置。
  13. 前記制御基板の上に設けられたフタをさらに備え、
    前記フタが、前記制御基板と前記第２接続部とを、上方から前記ケースの上面に向かって押さえつけることで、前記第２端部は前記制御基板と弾性力を持って接触することを特徴とする請求項１〜１２の何れか１項に記載の半導体装置。
JP2017121516A 2017-06-21 2017-06-21 半導体装置 Active JP6753364B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017121516A JP6753364B2 (ja) 2017-06-21 2017-06-21 半導体装置
US15/857,931 US10468372B2 (en) 2017-06-21 2017-12-29 Semiconductor apparatus
DE102018204473.2A DE102018204473B4 (de) 2017-06-21 2018-03-23 Halbleitervorrichtung
CN201810642931.XA CN109103146B (zh) 2017-06-21 2018-06-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017121516A JP6753364B2 (ja) 2017-06-21 2017-06-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2019009183A true JP2019009183A (ja) 2019-01-17
JP2019009183A5 JP2019009183A5 (ja) 2019-06-27
JP6753364B2 JP6753364B2 (ja) 2020-09-09

Family

ID=64568133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017121516A Active JP6753364B2 (ja) 2017-06-21 2017-06-21 半導体装置

Country Status (4)

Country Link
US (1) US10468372B2 (ja)
JP (1) JP6753364B2 (ja)
CN (1) CN109103146B (ja)
DE (1) DE102018204473B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213214A1 (ja) * 2019-04-19 2020-10-22 株式会社三社電機製作所 半導体モジュール用外部端子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7014012B2 (ja) * 2018-03-30 2022-02-01 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
DE102020104723A1 (de) 2020-02-24 2021-08-26 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches Submodul zur Montage auf einer Kühleinrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191174U (ja) * 1986-05-27 1987-12-04
JP2000183276A (ja) * 1998-12-15 2000-06-30 Mitsubishi Electric Corp 半導体パワーモジュール
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2006295158A (ja) * 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP2014049582A (ja) * 2012-08-31 2014-03-17 Mitsubishi Electric Corp 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2812A (en) * 1842-10-12 Hydrant
JPS61157290U (ja) * 1985-03-22 1986-09-29
US4729739A (en) * 1986-09-15 1988-03-08 Texas Instruments Incorporated Connector for a chip carrier unit
JPH0612795B2 (ja) * 1989-11-07 1994-02-16 株式会社日立製作所 マルチチップモジュールの冷却構造
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
JPH0982854A (ja) 1995-09-20 1997-03-28 Sumitomo Metal Ind Ltd 電子部品用パッケージ
JP2000307056A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 車載用半導体装置
JP3501685B2 (ja) * 1999-06-04 2004-03-02 三菱電機株式会社 電力変換装置
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6439448B1 (en) * 1999-11-05 2002-08-27 Orthodyne Electronics Corporation Large wire bonder head
DE102007006212B4 (de) 2007-02-08 2012-09-13 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Kontaktfedern
JP4523632B2 (ja) 2007-12-11 2010-08-11 三菱電機株式会社 半導体装置
DE102008012570B4 (de) * 2008-03-04 2014-02-13 Infineon Technologies Ag Leistungshalbleitermodul-System, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
KR200473330Y1 (ko) 2010-04-07 2014-07-02 엘에스산전 주식회사 전력용 반도체 모듈
CN102163580B (zh) * 2011-03-15 2014-10-22 上海凯虹电子有限公司 一种薄型封装体及其制作方法
US8772920B2 (en) * 2011-07-13 2014-07-08 Oracle International Corporation Interconnection and assembly of three-dimensional chip packages
JP2013048031A (ja) * 2011-08-29 2013-03-07 Shinko Electric Ind Co Ltd スプリング端子付き基板及びその製造方法
JP6046392B2 (ja) * 2012-06-22 2016-12-14 新光電気工業株式会社 接続端子構造、インターポーザ、及びソケット
JP6016611B2 (ja) 2012-12-20 2016-10-26 三菱電機株式会社 半導体モジュール、その製造方法およびその接続方法
JP6299120B2 (ja) * 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
WO2016163237A1 (ja) * 2015-04-10 2016-10-13 富士電機株式会社 半導体装置
US9979105B2 (en) * 2015-05-15 2018-05-22 Mitsubishi Electric Corporation Power semiconductor device
JP6511979B2 (ja) * 2015-06-18 2019-05-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6513519B2 (ja) * 2015-07-17 2019-05-15 株式会社日立製作所 物理量センサ
WO2017109536A1 (en) * 2015-12-21 2017-06-29 Intel IP Corporation System-in-package devices and methods for forming system-in-package devices
DE102016119631B4 (de) * 2016-02-01 2021-11-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Druckeinleitkörper und Anordnung hiermit
JP6500925B2 (ja) 2017-03-03 2019-04-17 サミー株式会社 弾球遊技機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191174U (ja) * 1986-05-27 1987-12-04
JP2000183276A (ja) * 1998-12-15 2000-06-30 Mitsubishi Electric Corp 半導体パワーモジュール
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2006295158A (ja) * 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP2014049582A (ja) * 2012-08-31 2014-03-17 Mitsubishi Electric Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213214A1 (ja) * 2019-04-19 2020-10-22 株式会社三社電機製作所 半導体モジュール用外部端子
JP2020178060A (ja) * 2019-04-19 2020-10-29 株式会社三社電機製作所 半導体モジュール用外部端子
JP7244339B2 (ja) 2019-04-19 2023-03-22 株式会社三社電機製作所 半導体モジュール用外部端子
US11791244B2 (en) 2019-04-19 2023-10-17 Sansha Electric Manufacturing Co., Ltd. Semiconductor-module external terminal

Also Published As

Publication number Publication date
CN109103146A (zh) 2018-12-28
US10468372B2 (en) 2019-11-05
CN109103146B (zh) 2021-09-21
DE102018204473A1 (de) 2018-12-27
DE102018204473B4 (de) 2022-06-09
JP6753364B2 (ja) 2020-09-09
US20180374817A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
JP6365768B2 (ja) 半導体装置
JP6753364B2 (ja) 半導体装置
US10861770B2 (en) Power module and semiconductor apparatus
JP6391527B2 (ja) パワー半導体モジュール
JP5069876B2 (ja) 半導体モジュールおよび放熱板
JP5950684B2 (ja) 半導体装置
KR100990527B1 (ko) 휨저항성 기부판을 갖는 전력 반도체 모듈
JP4591297B2 (ja) 半導体装置の取付構造および半導体装置の取付方法
US10373919B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20190005736A (ko) 반도체 모듈
KR101331737B1 (ko) 반도체 패키지
JPWO2017145733A1 (ja) プッシュスイッチ
JP2015122453A (ja) パワーモジュール
JP6160542B2 (ja) 半導体装置
US11270929B2 (en) Semiconductor device
JP4688751B2 (ja) 半導体装置
JP2017054691A (ja) プッシュスイッチ、およびプッシュスイッチの製造方法
JP2010056244A (ja) 半導体装置
JP6551182B2 (ja) 半導体モジュール
JP5256518B2 (ja) 半導体装置
JP6617490B2 (ja) 半導体装置
KR100843205B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
JP5767932B2 (ja) 半導体装置
JP5398608B2 (ja) 半導体装置の内部接続構造、及び、半導体装置
JP2014236570A (ja) 電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200803

R150 Certificate of patent or registration of utility model

Ref document number: 6753364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250