KR101331737B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101331737B1
KR101331737B1 KR1020110126760A KR20110126760A KR101331737B1 KR 101331737 B1 KR101331737 B1 KR 101331737B1 KR 1020110126760 A KR1020110126760 A KR 1020110126760A KR 20110126760 A KR20110126760 A KR 20110126760A KR 101331737 B1 KR101331737 B1 KR 101331737B1
Authority
KR
South Korea
Prior art keywords
substrate
clip
contact
lead frame
semiconductor package
Prior art date
Application number
KR1020110126760A
Other languages
English (en)
Other versions
KR20130060613A (ko
Inventor
하욥
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110126760A priority Critical patent/KR101331737B1/ko
Priority to US13/402,117 priority patent/US20130134569A1/en
Publication of KR20130060613A publication Critical patent/KR20130060613A/ko
Application granted granted Critical
Publication of KR101331737B1 publication Critical patent/KR101331737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것이다.
본 발명의 실시 예에 따르면, 상부에 반도체 소자가 실장되는 기판, 반도체 소자와 기판을 외부와 차단하도록 감싸는 하우징, 상기 기판 상부에 소정 간격 이격되어 위치한 하나 이상의 리드 프레임 및 기판과 리드 프레임을 전기적으로 연결하는 클립을 포함하는 반도체 패키지가 제공된다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다.
전자기기들의 경박 단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있다. 그에 따라 리드 프레임, 인쇄회로기판, 회로 필름 등 여러 가지 형태의 기판을 이용하여 다양한 구조의 반도체 패키지가 제작되고 있다. 종래의 반도체 패키지는 반도체 소자와 전도성 트랙은 와이어(Wire)로 연결된다. 또한, 전도성 트랙과 리드 프레임도 와이어로 연결되어 하우징 외부와 연결되는 구조를 갖는다.(한국 공개특허공보 제10-2010-0120006호) 그러나, 전도성 트랙과 리드 프레임을 와이어 본딩(Wire bonding) 또는 솔더링(Soldering)과 같은 금속간 접합은 재료 간의 열팽창률 차이에 의해서 열적 스트레스 등과 같은 요소에 취약하다. 즉, 종래 기술에 따른 반도체 패키지를 구성하는 구성부들 간의 접합 방법은 반도체 패키지의 장기간 신뢰성 보장에 영향을 미친다.
본 발명은 안정적인 전기 신호 전달을 수행할 수 있는 반도체 패키지를 제공하는 데 있다.
본 발명은 열적 및 물리적 충격으로부터 장기적인 신뢰성을 확보할 수 있는 반도체 패키지를 제공하는 데 있다.
본 발명은 단순 조립 공정에 의해 전기적 연결이 가능함으로써, 생산성 및 수율을 향상시킬 수 있는 반도체 패키지를 제공하는 데 있다.
본 발명의 일 측면에 따르면, 상부에 반도체 소자가 실장되는 기판, 반도체 소자와 기판을 외부와 차단하도록 감싸는 하우징, 상기 기판 상부에 소정 간격 이격되어 위치한 하나 이상의 리드 프레임 및 기판과 리드 프레임을 전기적으로 연결하는 클립을 포함하는 반도체 패키지가 제공된다.
클립은 전도성 금속일 수 있다.
클립은 탄성 부재 일 수 있다.
클립의 상부는 리드 프레임 단부의 양 측면을 감싸는 형태로 끼워져 리드 프레임에 체결될 수 있다.
클립의 상부는 리드 프레임 단부의 양 측면 및 상부를 감싸는 형태로 끼워져 리드 프레임에 체결될 수 있다.
클립의 하부는 기판에 접촉되는 하나 이상의 접촉을 가질 수 있다.
하우징 내부는 절연 수지로 충전될 수 있다.
본 발명의 다른 측면에 따르면, 상부에 제1 반도체 소자가 실장되는 제1 기판, 제1 기판과 이격되어 형성되며, 제2 반도체 소자가 실장되는 제2기판, 제1 반도체 소자와 제1 기판을 외부와 차단하도록 감싸는 하우징, 상기 기판 상부에 소정 간격 이격되어 위치한 하나 이상의 리드 프레임, 제1 기판과 적어도 하나의 리드 프레임을 전기적으로 연결하는 제1 클립 및 제1기판과 제2 기판을 전기적으로 연결하는 제2 클립을 포함하는 반도체 패키지가 제공된다.
제2 기판과 적어도 하나의 리드 프레임을 전기적으로 연결하는 제3 클립을 더 포함할 수 있다.
제1 클립 내지 제3 클립은 전도성 금속일 수 있다.
제1 클립 내지 제3 클립은 탄성 부재일 수 있다.
제1 클립 또는 제3 클립 중 적어도 하나의 상부는 적어도 하나의 리드 프레임 단부의 양 측면을 감싸는 형태로 끼워져 상호 체결될 수 있다.
제1 클립 또는 제3 클립 중 적어도 하나의 상부는 적어도 하나의 리드 프레임 단부의 양 측면 및 상부를 감싸는 형태로 끼워져 상호 체결될 수 있다.
제1 클립 내지 제3 클립 중 적어도 하나의 하부는 제1 기판 또는 제2 기판에 접촉되는 하나 이상의 접촉단을 가질 수 있다.
제2 클립의 상부는 제1 기판 또는 제2 기판에 접촉되는 접촉단을 가질 수 있다.
하우징 내부는 절연 수지로 충전될 수 있다.
제2 기판 및 제2 반도체 소자를 외부와 차단하도록 감싸는 몰딩을 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 반도체 패키지는 전기적 연결을 위한 수단으로 클립을 이용함으로써 안정적인 전기 신호 전달이 용이할 수 있다.
본 발명의 실시 예에 따른 반도체 패키지는 클립이 접촉되는 구조로, 와이어 본딩 또는 솔더링에 비해 열적 및 물리적 충격에 강하므로 장기적인 신뢰성이 향상될 수 있다.
본 발명의 실시 예에 따른 반도체 패키지는 단순 조립 공정으로 이루어지므로 반도체 패키지의 생산성 및 수율이 향상될 수 있다.
도1은 본 발명의 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도2는 본 발명의 다른 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도3은 본 발명의 실시 예에 따른 클립을 나타낸 예시도이다.
도4는 본 발명의 다른 실시 예에 따른 클립을 나타낸 예시도이다.
도5는 본 발명의 또 다른 실시 예에 따른 클립을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 패키지에 관하여 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도1을 참조하면, 반도체 패키지(100)는 기판(110), 반도체 소자(120), 하우징(130), 리드 프레임(140) 및 클립(150)을 포함할 수 있다.
기판(110)은 절연 기판(111) 및 절연 기판(111) 상부에 형성된 전도성 트랙(112)을 포함할 수 있다. 전도성 트랙(112)은 전도성 금속으로 형성될 수 있다. 전도성 트랙(112)은 기판(110) 상부에 형성되는 반도체 소자(120)와 전기적으로 연결될 수 있다.
반도체 소자(120)는 전력 소자(121) 또는 제어 소자(122)를 포함할 수 있다. 반도체 소자(120)와 반도체 소자(120) 사이는 와이어(123)에 의해서 전기적으로 연결될 수 있다. 또한, 반도체 소자(120)는 전도성 트랙(112) 상부에 실장될 수 있다. 반도체 소자(120)는 전도성 트랙(112)과 접착제로 접착될 수 있다. 접착제는 솔더 또는 전도성 에폭시 등의 전도성 접착제를 이용할 수 있다.
하우징(130)은 반도체 소자(120)와 기판(110)을 외부와 차단하도록 감싸는 구성이다. 하우징(130)은 플라스틱 등의 고분자 소재로 형성될 수 있다. 하우징(130) 내부는 반도체 소자(120), 기판(110) 등과 같은 내부 구성부들을 보호하기 위해서 절연 수지(131)로 충전될 수 있다. 예를 들어, 절연 수지(131)는 실리콘이 될 수 있다.
리드 프레임(140)은 기판(110)과 전기적으로 연결되어 반도체 소자(120)의 전기 신호를 제공할 수 있다. 리드 프레임(140)은 하우징(130)의 외부로 돌출되도록 형성될 수 있다. 리드 프레임(140)이 하우징(130) 외부로 돌출되는 위치는 설계에 따라 변경될 수 있다. 리드 프레임(140)은 본 발명의 실시 예에 따른 클립(150)과 접속하여 기판(110)과 전기적으로 연결될 수 있다.
클립(150)은 기판(110)과 리드 프레임(140)을 서로 전기적으로 연결해주는 구성이다. 클립(150)은 전도성 금속으로 형성될 수 있다. 또한, 클립(150)은 탄성력을 갖는 탄성 부재로 형성될 수 있다. 또한, 클립(150)은 영구 변형이 생기지 않는 범위에서 가공이 용이하도록 얇은 두께를 갖도록 형성될 수 있다. 클립(150)은 기판(110) 및 리드 프레임(140)에 접촉되어 전기적으로 연결될 수 있다. 즉, 클립(150)은 기판(110) 및 리드 프레임(140)에 접합이 아닌 조립되는 형식으로 연결될 수 있다.
본 발명의 실시 예에 따른 반도체 패키지(100)는 도면에 도시되어 있지 않지만, 하우징(130) 상부 또는 하부 중 적어도 하나에 방열판(미도시)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 리드 프레임(140)과 기판(110) 간의 전기적 연결을 위해 와이어 본딩(Wire bonding)이 아닌 전도성 금속인 클립(150)을 이용함으로써, 안정적인 전기 신호 전달이 용이할 수 있다. 또한, 본 발명의 실시 예에 따른 클립(150)은 접촉되는 구조로, 와이어 본딩 등과 같은 접합에 비해 열적 및 물리적 충격에 강하므로 장기적인 신뢰성을 가질 수 있다. 또한, 본 발명의 실시 예에 따른 클립(150)은 단순 조립 공정으로 이루어지므로 반도체 패키지의 생산성 및 수율이 향상될 수 있다.
도2는 본 발명의 다른 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
도2를 참조하면, 반도체 패키지(200)는 제1 기판(210), 제2 기판(260), 제1 반도체 소자(220), 제2 반도체 소자(270), 하우징(230), 제1 리드 프레임(241), 제2 리드 프레임(242), 제1 클립(251), 제2 클립(252) 및 제3 클립(253)을 포함할 수 있다.
제1 기판(210)은 제1 절연 기판(211) 및 제1 절연 기판(211) 상부에 형성된 제1 전도성 트랙(212)을 포함할 수 있다. 제1 전도성 트랙(212)은 전도성 금속으로 형성될 수 있다. 제1 전도성 트랙(212)은 제1 기판(210) 상부에 형성되는 제1 반도체 소자(220)와 전기적으로 연결될 수 있다.
제1 반도체 소자(220)는 전력 소자(221) 또는 제어 소자(222)를 포함할 수 있다. 제1 반도체 소자(220)와 제1 반도체 소자(220) 사이는 와이어(223)에 의해서 전기적으로 연결될 수 있다. 또한, 제1 반도체 소자(220)는 제1 전도성 트랙(212) 상부에 실장될 수 있다. 제1 반도체 소자(220)는 제1 전도성 트랙(212)과 접착제로 접착될 수 있다. 접착제는 솔더 또는 전도성 에폭시 등의 전도성 접착제를 이용할 수 있다.
제2 기판(260)은 제1 기판(210) 상부에 이격되어 형성될 수 있다.
제2 기판(260)은 제2 절연 기판(261), 제2 절연 기판(261) 상부에 형성된 제2 전도성 트랙(262) 및 제2 절연 기판(261) 하부에 형성된 접속 패드(263)를 포함할 수 있다. 제2 전도성 트랙(262) 및 접속 패드(263)는 전도성 금속으로 형성될 수 있다. 제2 전도성 트랙(262)은 제2 기판(260) 상부에 실장되는 제2 반도체 소자(270)와 전기적으로 연결될 수 있다. 또한, 제2 절연 기판(261) 하부에 형성된 접속 패드(263)는 제1 기판(210), 제1 리드 프레임(241) 또는 제2 리드 프레임(242)과 전기적으로 연결될 수 있다.
제2 반도체 소자(270)는 수동 소자(271) 또는 능동 소자(272)를 포함할 수 있다. 제2 반도체 소자(270)는 제2 전도성 트랙(262)에 실장되며, 제2 전도성 트랙(262)과 전기적으로 연결될 수 있다. 제2 반도체 소자(270)는 제2 전도성 트랙(262)과 접착제로 접착될 수 있다. 접착제는 솔더 또는 전도성 에폭시 등의 전도성 접착제를 이용할 수 있다. 이와 같은 제2 반도체 소자(270)를 보호하기 위해서, 제2 기판(260) 상부에는 제2 반도체 소자(270)를 감싸는 몰딩(280)이 형성될 수 있다.
하우징(230)은 제1 반도체 소자(220)와 제1 기판(210)을 외부와 차단하도록 감싸는 구성이다. 하우징(230)은 플라스틱 등의 고분자 소재로 형성될 수 있다. 하우징(230) 내부는 제1 반도체 소자(220), 제1 기판(210) 등과 같은 내부 구성부들을 보호하기 위해서 절연 수지(231)로 충전될 수 있다. 예를 들어, 절연 수지(231)는 실리콘이 될 수 있다.
제1 리드 프레임(241) 내지 제3 리드 프레임(243)은 제1 기판(210) 또는 제2 기판(260)과 전기적으로 연결되어 제1 반도체 소자(220) 또는 제2 반도체 소자(270)의 전기 신호를 제공할 수 있다. 제1 리드 프레임(241) 내지 제3 리드 프레임(243) 중 적어도 하나는 하우징(230)의 외부로 돌출되도록 형성될 수 있다. 제1 리드 프레임(241) 내지 제3 리드 프레임(243) 중에서 하우징(230) 외부로 돌출되는 리드 프레임 및 위치는 설계에 따라 변경될 수 있다. 제1 리드 프레임(241) 내지 제3 리드 프레임(243)은 본 발명의 실시 예에 따른 제1 클립(251) 내지 제6 클립(256)과 접속하여 제1 기판(210) 또는 제2 기판(260)과 전기적으로 연결될 수 있다. 본 실시 예에서, 제1 리드 프레임(241), 제2 리드 프레임(242) 및 제3 리드 프레임(243)을 예시로 설명하였으나, 리드 프레임의 개수, 형태, 위치 등은 설계에 의해서 당업자에 의해서 용이하게 변경될 수 있는 사항이다.
제1 클립(251) 내지 제6 클립(256)은 제1 기판(210), 제2 기판(260), 제1 리드 프레임(241) 또는 제3 리드 프레임(243)과 전기적으로 연결될 수 있다. 제1 클립(251) 내지 제6 클립(256)은 전도성 금속으로 형성될 수 있다. 또한, 제1 클립(251) 내지 제6 클립(256)은 탄성력을 갖는 탄성 부재로 형성될 수 있다. 또한, 제1 클립(251) 내지 제6 클립(256)은 영구 변형이 생기지 않는 범위에서 가공이 용이하도록 얇은 두께를 갖도록 형성될 수 있다.
도2에 도시된 바를 예를 들어, 제1 클립(251)은 일단은 제1 리드 프레임(241)의 일단에 접촉되고, 타단은 제1 기판(210)에 접촉될 수 있다.
제2 클립(252)의 일단은 제1 기판(210)에 접촉되고, 타단은 제2 기판(260)에 접촉될 수 있다.
제3 클립(253)의 일단은 제2 기판(260)에 접촉되고, 타단은 제1 리드 프레임(241)에 접촉될 수 있다.
제4 클립(254)의 일단은 제2 리드 프레임(242)에 접촉되고, 타단은 제2 기판(260)에 접촉될 수 있다.
제5 클립(255)의 일단은 제1 기판(210)에 접촉되고, 타단은 제3 리드 프레임(243)에 접촉될 수 있다.
제6 클립(256)의 일단은 제2 기판(260)에 접촉되고, 타단은 제2 리드 프레임에 접촉될 수 있다.
제1 클립(251) 내지 제6 클립(256)은 제1 기판(210), 제2 기판(260), 제1 리드 프레임(241) 및 제2 리드 프레임(242)에 접촉되는 형태로 전기적으로 연결될 수 있다. 즉, 제1 클립(251) 내지 제6 클립(256)은 제1 기판(210), 제2 기판(260), 제1 리드 프레임(241) 및 제2 리드 프레임(242)에 접합이 아닌 조립되는 형식으로 연결될 수 있다.
본 실시 예에서는 제1 클립(251) 내지 제6 클립(256)을 예시로 설명하였지만, 이에 한정되지 않는다. 즉, 당업자의 설계에 따라서 클립의 개수, 형태, 연결 관계 등은 용이하게 변경될 수 있다.
또한, 본 발명의 실시 예에 따른 반도체 패키지(200)는 도면에 도시되어 있지 않지만, 하우징(230) 하부에는 방열판(미도시)이 형성될 수 있다.
도3은 본 발명의 실시 예에 따른 클립을 나타낸 예시도이다.
도3을 참조하면, 클립(300)은 체결부(310)와 접촉부(320)를 포함할 수 있다.
체결부(310)는 클립(300)의 상부에 형성된다. 체결부(310)는 리드 프레임(610)의 단부가 삽입된다. 클립(300)은 탄성력을 갖는 전도성 금속으로 형성되기 때문에, 탄성력에 의해서 리드 프레임(610)의 단부의 삽입이 용이하다. 체결부(310)는 리드 프레임(610) 단부의 측면을 감싸는 형태로 리드 프레임(610)을 체결함으로써, 리드 프레임(610)과 전기적으로 연결될 수 있다.
접촉부(320)는 클립(300)의 하부에 형성된다. 접촉부(320)는 전도성 트랙(620)의 상면과 접촉될 수 있다. 접촉부(320)는 전도성 트랙(620)에 접촉됨으로써, 전기적으로 연결될 수 있다. 접촉부(320)는 다수개의 접촉단(321)을 포함할 수 있다. 접촉부(320)는 다수개의 곡선 형태로 형성하여, 전도성 트랙(620)과 접촉되는 다수개의 접촉단(321)을 형성할 수 있다. 접촉단(321)은 전도성 트랙(620)과 접촉되는 면적을 넓히기 위해 곡선 형태로 형성될 수 있다. 이와 같이, 다수개의 접촉단(321)을 형성함으로써, 접촉단(321)이 하나일 경우보다 전기 전도성을 향상시킬 수 있다. 또한, 접촉부(320)는 전도성 트랙(620)뿐만 아니라 리드 프레임(610)의 하면과 접촉될 수 있다. 접촉부(320)는 전도성 트랙(620) 상면과 리드 프레임(610)의 하면을 지그재그 형태로 접촉함으로써, 전도성 트랙(620)과 리드 프레임(610)간의 전기 전도도를 향상 시킬 수 있다.
본 발명의 실시 예에서 접촉부(320)가 전도성 트랙(620)에 접촉됨을 예시하였는데, 이에 한정되지 않는다. 접촉부(320)는 기판과 전기적으로 연결될 수 있는 접속 패드 등과 같은 패턴과 연결될 수 있다.
도4는 본 발명의 다른 실시 예에 따른 클립을 나타낸 예시도이다.
도4를 참조하면, 클립(400)은 체결부(410)와 접촉부(420)를 포함할 수 있다.
체결부(410)는 클립(400)의 상부에 형성된다. 체결부(410)는 리드 프레임(610)의 단부가 삽입된다. 클립(400)은 탄성력을 갖는 전도성 금속으로 형성되기 때문에, 탄성력에 의해서 리드 프레임(610)의 단부의 삽입이 용이하다. 체결부(410)는 리드 프레임(610) 단부의 측면 및 상면을 감싸는 형태로 리드 프레임(610)을 체결함으로써, 리드 프레임(610)과 전기적으로 연결될 수 있다.
접촉부(420)는 클립(400)의 하부에 형성된다. 접촉부(420)는 전도성 트랙(620)의 상면과 접촉될 수 있다. 접촉부(420)는 전도성 트랙(620)에 접촉됨으로써, 전기적으로 연결될 수 있다. 접촉부(420)는 다수개의 접촉단(421)을 포함할 수 있다. 접촉부(420)는 다수개의 곡선 형태로 형성하여, 전도성 트랙(620)과 접촉되는 다수개의 접촉단(421)을 형성할 수 있다. 접촉단(421)은 전도성 트랙(620)과 접촉되는 면적을 넓히기 위해 곡선 형태로 형성될 수 있다. 이와 같이, 다수개의 접촉단(421)을 형성함으로써, 접촉단(421)이 하나일 경우보다 전기 전도성을 향상시킬 수 있다. 또한, 접촉부(420)는 전도성 트랙(620)뿐만 아니라 리드 프레임(610)의 하면과 접촉될 수 있다. 접촉부(420)는 전도성 트랙(620) 상면과 리드 프레임(610)의 하면을 지그재그 형태로 접촉함으로써, 전도성 트랙(620)과 리드 프레임(610)간의 전기 전도도를 향상 시킬 수 있다.
본 발명의 실시 예에서 접촉부(420)가 전도성 트랙(620)에 접촉됨을 예시하였는데, 이에 한정되지 않는다. 접촉부(420)는 기판과 전기적으로 연결될 수 있는 접속 패드 등과 같은 패턴과 연결될 수 있다.
도5는 본 발명의 또 다른 실시 예에 따른 클립을 나타낸 예시도이다.
도5를 참조하면, 클립(500)은 제1 접촉부(510) 및 제2 접촉부(520)를 포함할 수 있다.
제1 접촉부(510)는 클립(500)의 상부에 형성된다. 제1 접촉부(510)는 클립(500) 상부에 위치한 기판에 형성된 제1 전도성 트랙(631)과 접촉될 수 있다. 제1 접촉부(510)는 제1 전도성 트랙(631)에 접촉됨으로써, 클립(500) 상부에 위치한 기판과 전기적으로 연결될 수 있다. 제1 접촉부(510)는 다수개의 제1 접촉단(511)을 포함할 수 있다. 제1 접촉부(510)는 다수개의 곡선 형태로 형성하여, 제1 전도성 트랙(631)에 접촉되는 다수개의 제1 접촉단(511)을 형성할 수 있다. 제1 접촉단(511)은 제1 전도성 트랙(631)과 접촉되는 면적을 넓히기 위해 곡선 형태로 형성될 수 있다. 이와 같이, 다수개의 제1 접촉단(511)을 형성함으로써, 제1 접촉단(511)이 하나일 경우보다 전기 전도성을 향상시킬 수 있다.
제2 접촉부(520)는 클립(500)의 하부에 형성된다. 제2 접촉부(520)는 클립(500) 하부에 위치한 기판에 형성된 제2 전도성 트랙(632)과 접촉될 수 있다. 제2 접촉부(520)는 제2 전도성 트랙(632)에 접촉됨으로써, 클립(500) 하부에 위치한 기판과 전기적으로 연결될 수 있다. 제2 접촉부(520)는 다수개의 제2 접촉단(521)을 포함할 수 있다. 제2 접촉부(520)는 다수개의 곡선 형태로 형성하여, 제2 전도성 트랙(632)에 접촉되는 다수개의 제2 접촉단(521)을 형성할 수 있다. 제2 접촉단(521)은 제2 전도성 트랙(632)과 접촉되는 면적을 넓히기 위해 곡선 형태로 형성될 수 있다. 이와 같이, 다수개의 제2 접촉단(521)을 형성함으로써, 제2 접촉단(521)이 하나일 경우보다 전기 전도성을 향상시킬 수 있다.
본 발명의 실시 예에서 제1 접촉부(510) 및 제2 접촉부(520)가 제1 전도성 트랙(631) 및 제2 전도성 트랙(632)에 접촉됨을 예시하였는데, 이에 한정되지 않는다. 제1 접촉부(510) 및 제2 접촉부(520)는 클립(500)의 상하부에 위치한 기판과 전기적으로 연결될 수 있는 접속 패드 등과 같은 패턴과 연결될 수 있다.
본 발명의 실시 예에 따른 반도체 패키지는 전기적 연결을 위한 수단으로 클립을 이용함으로써 안정적인 전기 신호 전달이 용이할 수 있다. 또한, 본 발명의 실시 예에 따른 반도체 패키지는 클립이 접촉되는 구조로, 와이어 본딩 또는 솔더링에 비해 열적 및 물리적 충격에 강하므로 장기적인 신뢰성이 향상될 수 있다. 또한, 본 발명의 실시 예에 따른 반도체 패키지는 단순 조립 공정으로 이루어지므로 반도체 패키지의 생산성 및 수율이 향상될 수 있다.
이상 본 발명을 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 패키지가 이에 한정되지 않으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200: 반도체 패키지 110: 기판
111: 절연 기판 112, 620: 전도성 트랙
120: 반도체 소자 121: 전력 소자
122: 제어 소자 123 223: 와이어
130: 하우징 131, 231: 절연 수지
140, 610: 리드 프레임 150, 300, 400, 500: 클립
210: 제1 기판 211: 제1 절연 기판
212, 631: 제1 전도성 트랙 220: 제1 반도체 소자
221: 전력 소자 222: 제어 소자
230: 하우징 241: 제1 리드 프레임
242: 제2 리드 프레임 243: 제3 리드 프레임
251: 제1 클립 252: 제2 클립
253: 제3 클립 254: 제4 클립
255: 제5 클립 256: 제6 클립
260: 제2 기판 261: 제2 절연 기판
262, 632: 제2 전도성 트랙 263: 접속 패드
270: 제2 반도체 소자 271: 수동 소자
272: 능동 소자 280: 몰딩
310, 410: 체결부 320, 420: 접촉부
321, 421: 접촉단 510: 제1 접촉부
511: 제1 접촉단 520: 제2 접촉부
521: 제2 접촉단

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 상부에 제1 반도체 소자가 실장되는 제1 기판;
    상기 제1 기판과 이격되어 형성되며, 제2 반도체 소자가 실장되는 제2기판;
    상기 제1 반도체 소자와 상기 제1 기판을 외부와 차단하도록 감싸는 하우징;
    상기 제1 기판 상부에 소정 간격 이격되어 위치한 하나 이상의 리드 프레임;
    상기 제1 기판과 적어도 하나의 상기 리드 프레임을 전기적으로 연결하는 제1 클립; 및
    상기 제1기판과 상기 제2 기판을 전기적으로 연결하는 제2 클립;
    을 포함하는 반도체 패키지.
  9. 청구항8에 있어서,
    상기 제2 기판과 적어도 하나의 상기 리드 프레임을 전기적으로 연결하는 제3 클립을 더 포함하는 반도체 패키지.
  10. 청구항9에 있어서,
    상기 제1 클립 내지 상기 제3 클립은 전도성 금속인 반도체 패키지.
  11. 청구항9에 있어서,
    상기 제1 클립 내지 상기 제3 클립은 탄성 부재인 반도체 패키지.
  12. 청구항9에 있어서,
    상기 제1 클립 또는 상기 제3 클립 중 적어도 하나의 상부는 적어도 하나의 상기 리드 프레임 단부의 양 측면을 감싸는 형태로 끼워져 상호 체결되는 반도체 패키지.
  13. 청구항9에 있어서,
    상기 제1 클립 또는 상기 제3 클립 중 적어도 하나의 상부는 적어도 하나의 상기 리드 프레임 단부의 양 측면 및 상부를 감싸는 형태로 끼워져 상호 체결되는 반도체 패키지.
  14. 청구항9에 있어서,
    상기 제1 클립 내지 상기 제3 클립 중 적어도 하나의 하부는 상기 제1 기판 또는 상기 제2 기판에 접촉되는 하나 이상의 접촉단을 갖는 반도체 패키지.
  15. 청구항 9에 있어서,
    상기 제2 클립의 상부는 상기 제1 기판 또는 상기 제2 기판에 접촉되는 접촉단을 갖는 반도체 패키지.
  16. 청구항8에 있어서,
    상기 하우징 내부는 절연 수지로 충전되는 반도체 패키지.
  17. 청구항8에 있어서,
    상기 제2 기판 및 제2 반도체 소자를 외부와 차단하도록 감싸는 몰딩을 더 포함하는 반도체 패키지.
KR1020110126760A 2011-11-30 2011-11-30 반도체 패키지 KR101331737B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110126760A KR101331737B1 (ko) 2011-11-30 2011-11-30 반도체 패키지
US13/402,117 US20130134569A1 (en) 2011-11-30 2012-02-22 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110126760A KR101331737B1 (ko) 2011-11-30 2011-11-30 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20130060613A KR20130060613A (ko) 2013-06-10
KR101331737B1 true KR101331737B1 (ko) 2013-11-20

Family

ID=48466073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110126760A KR101331737B1 (ko) 2011-11-30 2011-11-30 반도체 패키지

Country Status (2)

Country Link
US (1) US20130134569A1 (ko)
KR (1) KR101331737B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
US10403601B2 (en) * 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
US10141303B1 (en) * 2017-09-20 2018-11-27 Cree, Inc. RF amplifier package with biasing strip
USD881189S1 (en) 2018-02-26 2020-04-14 Samsung Electronics Co., Ltd. Head-mounted display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100220492B1 (ko) * 1996-12-06 1999-09-15 윤종용 클립 리드 패키지
KR20000012271U (ko) * 1998-12-16 2000-07-05 김영환 적층형 패키지
KR101014915B1 (ko) * 2009-02-23 2011-02-15 주식회사 케이이씨 반도체 패키지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100220492B1 (ko) * 1996-12-06 1999-09-15 윤종용 클립 리드 패키지
KR20000012271U (ko) * 1998-12-16 2000-07-05 김영환 적층형 패키지
KR101014915B1 (ko) * 2009-02-23 2011-02-15 주식회사 케이이씨 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20130060613A (ko) 2013-06-10
US20130134569A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
US6949816B2 (en) Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
JP6119313B2 (ja) 半導体装置
JP2001223323A (ja) 半導体装置
CN103872036A (zh) 半导体模块及其制造方法
US8742555B2 (en) Lead frame having a flag with in-plane and out-of-plane mold locking features
KR101331737B1 (ko) 반도체 패키지
JP4530863B2 (ja) 樹脂封止型半導体装置
KR101343199B1 (ko) 반도체 패키지
US20120306064A1 (en) Chip package
KR20150072898A (ko) 반도체 패키지 및 그 제조 방법
JP2002217514A (ja) マルチチップ半導体装置
US8937380B1 (en) Die edge protection for pressure sensor packages
JP6607077B2 (ja) 半導体装置
KR102362724B1 (ko) 전력 모듈 및 그 제조 방법
CN112911490B (zh) 传感器封装结构及其制作方法和电子设备
JP2005191147A (ja) 混成集積回路装置の製造方法
JP2008078164A (ja) 半導体装置とその製造方法
JP3225369U (ja) 半導体素子パッケージ
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
KR102304909B1 (ko) 전력 모듈 및 그 제조 방법
KR100657158B1 (ko) 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
JP2014103270A (ja) 半導体モジュール
WO2022004574A1 (ja) 電子素子収納用パッケージ、電子装置及び電子モジュール
JPH1117094A (ja) 半導体チップ搭載ボード及びその実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee