WO2022004574A1 - 電子素子収納用パッケージ、電子装置及び電子モジュール - Google Patents

電子素子収納用パッケージ、電子装置及び電子モジュール Download PDF

Info

Publication number
WO2022004574A1
WO2022004574A1 PCT/JP2021/024065 JP2021024065W WO2022004574A1 WO 2022004574 A1 WO2022004574 A1 WO 2022004574A1 JP 2021024065 W JP2021024065 W JP 2021024065W WO 2022004574 A1 WO2022004574 A1 WO 2022004574A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead
electronic device
substrate
lead surface
electronic
Prior art date
Application number
PCT/JP2021/024065
Other languages
English (en)
French (fr)
Inventor
久人 松本
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to EP21833607.1A priority Critical patent/EP4174931A4/en
Priority to US18/010,693 priority patent/US20230298980A1/en
Priority to CN202180043404.7A priority patent/CN115803874A/zh
Priority to JP2022533948A priority patent/JPWO2022004574A1/ja
Publication of WO2022004574A1 publication Critical patent/WO2022004574A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02218—Material of the housings; Filling of the housings
    • H01S5/02234—Resin-filled housings; the housings being made of resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0232—Lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities

Definitions

  • This disclosure relates to a package for storing electronic devices, an electronic device, and an electronic module.
  • Japanese Unexamined Patent Publication No. 2004-281490 discloses a package for storing an electronic device, which is formed by insert molding a resin around a metallic lead frame.
  • the electronic element storage package has a recess including a step portion, and a part of the lead frame is exposed on the step portion.
  • the electronic element is mounted in the recess and is electrically connected to a part (lead surface) of the lead frame exposed on the step portion by wire bonding.
  • the electronic device storage package is A substrate made of resin and A lead frame, part of which is located within the substrate and another portion of which is exposed from the substrate. Equipped with The substrate has a recess including a step portion, and the substrate has a recess.
  • the lead frame is A lead surface exposed to the step portion and having a first side and a second side, A first extending portion extending outward from the lead surface beyond the first side and located in the substrate, and a first extending portion. A second extending portion extending outward from the lead surface beyond the second side and located in the substrate, and a second extending portion. Have, The first side and the second side are two sides that do not face each other.
  • the electronic device is With the above package for storing electronic devices, An electronic element mounted in the recess and electrically connected to the lead frame, To prepare for.
  • the electronic module according to this disclosure is With the above electronic devices The module board on which the electronic device is mounted and To prepare for.
  • FIG. 3 is a cross-sectional view taken along the line BB of FIG. 3A.
  • FIG. 3 is a cross-sectional view taken along the line CC of FIG. 3A.
  • FIG. It is a top view which shows the electronic element accommodating package of Embodiment 2.
  • 4 is a cross-sectional view taken along the line BB of FIG. 4A. 4 is a cross-sectional view taken along the line CC of FIG.
  • FIG. 4A It is a top view which shows the electronic element accommodating package of Embodiment 3.
  • FIG. FIG. 5 is a cross-sectional view taken along the line BB of FIG. 5A.
  • FIG. 5 is a cross-sectional view taken along the line CC of FIG. 5A.
  • 6 is a cross-sectional view taken along the line BB of FIG. 6A.
  • 6 is a cross-sectional view taken along the line CC of FIG. 6A.
  • FIG. 7 which shows the electronic element accommodating package of Embodiment 5.
  • FIG. 7 is a cross-sectional view taken along the line BB of FIG. 7A.
  • FIG. 7 is a cross-sectional view taken along the line CC of FIG. 7A. It is a vertical sectional view which shows the electronic apparatus and the electronic module which concerns on embodiment of this disclosure.
  • FIG. 1 is a perspective view showing an electronic device storage package according to the first embodiment of the present disclosure.
  • FIG. 2 is a perspective view showing the lead frame of the first embodiment.
  • FIG. 3A is a plan view showing the electronic device storage package of the first embodiment.
  • FIG. 3B is a cross-sectional view taken along the line BB of FIG. 3A.
  • FIG. 3C is a cross-sectional view taken along the line CC of FIG. 3A.
  • FIG. 3D is a back view showing the electronic device storage package of the first embodiment.
  • the package for storing electronic devices is also simply referred to as a package.
  • Package 1 of the first embodiment is a premold package for accommodating an electronic element such as a surface emitting laser chip.
  • Package 1 includes a substrate 10 made of resin and a lead frame 20 made of metal.
  • Package 1 is an insert molded product formed by injecting resin into a mold in which a lead frame 20 is arranged.
  • the resin used as the substrate 10 has a function as an insulating material for the electronic device storage package 1.
  • the resin to be the substrate 10 may be required to have a function capable of withstanding a plurality of heat treatments such as a solder reflow treatment at 250 ° C. to 300 ° C.
  • the resin generally includes liquid crystal polymer (LCP), polyetheretherketone (PEEK), polyamideimide (PAI), and aromatic polyamide (PPA), which are thermoplastic resins having heat resistance.
  • PPS polyphenylen sulphide
  • PEI polyetherimide
  • PTFE polytetrafluoroethylene
  • the recess 2 includes two steps 3 and 4 (see FIGS. 1, 3A and 3C).
  • the two step portions 3 and 4 are one step higher than the inner bottom portion 2b of the recess 2, and are located on both sides of the inner bottom portion 2b with the inner bottom portion 2b interposed therebetween.
  • the step 3 is long in one direction
  • the step 4 is long in the same direction as the step 3.
  • the step portion 3, the inner bottom portion 2b, and the step portion 4 are arranged in the order of the step portion 3, the inner bottom portion 2b, and the step portion 4 in the lateral direction of the step portions 3 and 4.
  • the lateral direction means the shorter width direction of the step portions 3 and 4 when viewed from above.
  • a part of the lead frame 20 is located in the substrate 10, and a part of the lead frame 20 is exposed from the substrate 10.
  • the material of the lead frame 20 aluminum, iron, a copper-based material or the like is generally used, and it is more effective to apply the copper-based material as a material having high electric resistance and thermal conductivity.
  • the lead frame 20 includes first part 21 to fifth part 25 separated from each other.
  • the bottom surface of the fourth part 24 and the fifth part 25 is exposed to the bottom of the substrate 10, and the bottom surface functions as an external terminal for fixing the substrate.
  • the fourth part 24 and the fifth part 25 are located in the substrate 10 except for the bottom surface.
  • the central surface S23 on the upper surface is exposed to the inner bottom portion 2b of the recess 2, and a part of the central surface S23 functions as a mounting portion for an electronic element.
  • the bottom surface of the third part 23 is exposed to the bottom surface of the substrate 10, and the heat induced from the electronic element is released to the outside.
  • the first part 21 and the second part 22 have lead surfaces S21 and S22 exposed on the stepped portions 3 and 4 (upper surfaces of the stepped portions 3 and 4, respectively).
  • the lead surfaces S21 and S22 are surfaces to which wire bonding is performed, and the terminals of the electronic element and the lead surfaces S21 and S22 are electrically connected by the above wire bonding.
  • the lead surface S21 of the first part 21 has a rectangular shape, the longitudinal direction of the lead surface S21 faces the longitudinal direction of the step portion 3, and the lateral direction of the lead surface S21 faces the lateral direction of the step portion 3.
  • the lead surface S21 has a first side A1 and a fourth side A4 along the longitudinal direction, and a second side A2 and a third side A3 along the lateral direction (FIGS. 3A to 3C).
  • the first part 21 has an extending portion 21e1 extending outward from the lead surface S21 beyond the first side A1, and the extending portion 21e1 is located in the substrate 10. Further, the first part 21 has an extending portion 21e2 extending outward from the lead surface S21 beyond the second side A2, and the extending portion 21e2 is located in the substrate 10. Extending outward from the lead surface S21 means extending outward from the lead surface S21 when viewed from a direction perpendicular to the lead surface S21.
  • the extending portion 21e1 corresponds to an example of the first extending portion of the present disclosure.
  • the extending portion 21e2 corresponds to an example of the second extending portion of the present disclosure.
  • the first side A1 and the second side A2 are two sides that are adjacent to each other and do not face each other.
  • the first side A1 is located at the boundary between the upper surface of the step portion 3 and the inner wall surface of the recess 2.
  • the extending portion 21e2 bends downward from a portion close to the lead surface S21 to an end portion away from the lead surface S21, and then bends in a direction parallel to the lead surface S21, and a part of the lower surface thereof is the bottom of the substrate 10. It is exposed to (the opposite side of the recess 2).
  • the first part 21 has an anchor effect due to the extending portions 21e1 and 21e2. It works and the lead surface S21 can be made difficult to lift from the step portion 3. Therefore, according to the lead surface S21 of the first embodiment, even if the compressive stress and the tensile stress generated by the reflow processing a plurality of times are repeatedly generated in the first part 21, the lead surface S21 can be made difficult to lift.
  • the lead surface S21 of the first embodiment since the first side A1 in the longitudinal direction is located at the boundary between the inner wall surface of the recess 2 and the upper surface of the step portion 3, the upper surface of the extending portion 21e1 and the lead The surface S21 can be a continuous surface, and the shape of the lead frame 20 can be simplified. Further, since the first side A1 of the lead surface S21 is pressed against the wall body of the recess 2, the force for pressing the lead surface S21 can be increased.
  • the extending portion 21e2 located at the back of the second side A2 is bent and a part thereof is exposed to the bottom of the substrate 10, so that the extending portion 21e2 causes the extending portion 21e2.
  • a strong anchor effect can be obtained.
  • the second part 22 and the lead surface S22 have the same structure as the first part 21 and the lead surface S21, and the same effect is exhibited.
  • FIG. 4A is a plan view showing the electronic device storage package of the second embodiment.
  • FIG. 4B is a cross-sectional view taken along the line BB of FIG. 4A.
  • FIG. 4C is a cross-sectional view taken along the line CC of FIG. 4A.
  • Package 1A of the second embodiment is the same as that of the first embodiment except that the parts configuration of the lead frame 20 and a part of the peripheral structure of the lead surfaces S21 and S22 are different.
  • the lead frame 20 of the second embodiment has a first part 21A, a second part 22A, and a third part 23.
  • the first part 21A and the second part 22A have lead surfaces S21 and S22 exposed on the stepped portions 3 and 4, respectively.
  • the first part 21A of the second embodiment has the extending portions 21e1 and 21e2 as in the first embodiment. Further, the first part 21A of the second embodiment has an extending portion 21e3 extending outward from the lead surface S21 beyond the third side A3 and located in the substrate 10.
  • the third side A3 is a side along the lateral direction of the lead surface S21, the first side A1 corresponds to two sides not facing each other, and the second side A2 corresponds to two sides facing each other. do.
  • the extending portion 21e3 located at the back of the third side A3 is first bent downward from a portion near the lead surface S21 to an end portion away from the lead surface S21, and then bent in a direction parallel to the lead surface S21.
  • the extending portions 21e2 and 21e3 located behind the second side A2 and the third side A3 facing each other have symmetrical shapes.
  • the extending portion 21e3 corresponds to an example of the third extending portion of the present disclosure.
  • the second part 22A has the same structure as the first part 21A.
  • the anchor effect of the lead surface S21 is further improved by having the extending portions 21e1 to 21e3 behind the three sides of the lead surface S21. Even when compressive stress and tensile stress are repeatedly generated between the lead frame 20 and the substrate 10, the lead surface S21 can be made more difficult to lift from the stepped portion 3. The same applies to the lead surface S22.
  • FIG. 5A is a plan view showing the electronic device storage package of the third embodiment.
  • FIG. 5B is a cross-sectional view taken along the line BB of FIG. 5A.
  • 5C is a cross-sectional view taken along the line CC of FIG. 5A.
  • Package 1B of the third embodiment is the same as that of the first embodiment except that the structures around a part of the lead surfaces S21 and S22 in the lead frame 20 are different.
  • the lead frame 20 of the third embodiment has a first part 21B, a second part 22B, and a third part 23 to a fifth part 25.
  • the first part 21B and the second part 22B have lead surfaces S21 and S22 exposed on the stepped portions 3 and 4, respectively.
  • the first part 21B of the third embodiment has the extending portions 21e1 and 21e2 as in the first embodiment. Further, the first part 21B of the third embodiment has an extending portion 21e3B extending outward from the lead surface S21 beyond the third side A3 and located in the substrate 10.
  • the third side A3 is a side along the lateral direction of the lead surface S21, the first side A1 corresponds to two sides not facing each other, and the second side A2 corresponds to two sides facing each other. do.
  • the extending portion 21e3B located at the back of the third side A3 is configured such that a part of the first part 21B below the third side A3 projects in the longitudinal direction of the lead surface S21 when viewed from above ( See FIG. 5B).
  • the extending portion 21e3B corresponds to an example of the third extending portion of the present disclosure.
  • the second part 22B has the same structure as the first part 21B.
  • the anchor effect of the lead surface S21 is further improved by having the extending portions 21e1, 21e2, 21e3B behind the three sides of the lead surface S21. Even when compressive stress and tensile stress are repeatedly generated between the lead frame 20 and the substrate 10, the lead surface S21 can be made more difficult to lift from the stepped portion 3. The same applies to the lead surface S22.
  • FIG. 6A is a plan view showing the electronic device storage package of the fourth embodiment.
  • FIG. 6B is a cross-sectional view taken along the line BB of FIG. 6A.
  • FIG. 6C is a cross-sectional view taken along the line CC of FIG. 6A.
  • Package 1C of the fourth embodiment is the same as that of the second embodiment except that the structures around a part of the lead surfaces S21 and S22 in the lead frame 20 are different.
  • the lead frame 20 of the fourth embodiment has a first part 21C, a second part 22C, and a third part 23.
  • the first part 21C and the second part 22C have lead surfaces S21 and S22.
  • the first part 21C of the fourth embodiment has the extending portions 21e1 to 21e3 as in the second embodiment. Further, the first part 21C of the fourth embodiment has an extending portion 21e4 extending outward from the lead surface S21 beyond the fourth side A4 and located in the substrate 10.
  • the fourth side A4 is a side along the longitudinal direction, corresponds to two sides facing each other with the first side A1, does not face the second side A2 and the third side A3, and is the second side A2 and the third side. Corresponds to the side adjacent to the side A3.
  • the extending portion 21e4 located at the back of the fourth side A4 is configured such that a part of the lower part of the fourth side A4 of the first part 21C projects in the lateral direction of the lead surface S21 when viewed from above.
  • the extending portion 21e4 corresponds to an example of the fourth extending portion of the present disclosure.
  • the second part 22C has the same structure as the first part 21C.
  • the anchor effect of the lead surface S21 is further improved by having the extending portions 21e1 to 21e4 at the back of all four sides of the lead surface S21. Even when compressive stress and tensile stress are repeatedly generated between the lead frame 20 and the substrate 10, the lead surface S21 can be made more difficult to lift from the stepped portion 3. The same applies to the lead surface S22.
  • the extending portion 21e3 located at the back of the third side A3 may be replaced with the extending portion 21e3B of the third embodiment.
  • FIG. 7A is a plan view showing the electronic device storage package of the fifth embodiment.
  • FIG. 7B is a cross-sectional view taken along the line BB of FIG. 7A.
  • FIG. 7C is a cross-sectional view taken along the line CC of FIG. 7A.
  • Package 1D of the fifth embodiment is the same as that of the second embodiment except that the parts configuration of the lead frame 20 and the configurations of the lead surfaces S21, S22, S24, and S25 exposed to the step portions 3 and 4 are different.
  • the lead frame 20 of the fifth embodiment includes the fourth part 24D and the fifth part 25D in addition to the first part 21 to the third part 23.
  • the first part 21 and the second part 22 have the same structure as that of the first embodiment.
  • the lead surfaces S21 and S22 of the first part 21 and the second part 22 are shortened such that the length in the longitudinal direction is half or less of the length in the longitudinal direction of the step portions 3 and 4.
  • the fourth part 24D has a lead surface S24 partially exposed to the step portion 3, and an extending portion 24e1 extending outward beyond the first side A1d and the second side A2d that do not face each other from the lead surface S24. , 24e2 and.
  • the lead surface S24 of the fourth part 24D is aligned with the lead surface S21 of the first part 21 in the longitudinal direction in the step portion 3.
  • the first side A1d in which the extending portion 24e1 is located at the back is a side along the longitudinal direction of the lead surface S24, and is located at the boundary between the inner wall surface of the recess 2 and the upper surface of the step portion 3.
  • the upper surface of the extending portion 24e1 is continuous with the lead surface S24.
  • the second side A2d in which the extending portion 24e2 is located at the back is a side along the lateral direction of the lead surface S24, and is located on the side far from the lead surface S21 of the first part 21.
  • the extending portion 24e2 first bends downward and then bends in a direction parallel to the lead surface S24 from a portion near the second side A2d to an end portion away from the lead surface S24, and a part of the lower surface thereof is a substrate. Exposed to the bottom of 10.
  • the fifth part 25D has the same structure as the fourth part 24D.
  • the fifth part 25D has a lead surface S25 partially exposed to the step portion 4, and extending portions 25e1 and 25e2 extending outward beyond two sides that do not face each other from the lead surface S25, respectively.
  • the lead surface S25 of the fifth part 25D is aligned with the lead surface S22 of the second part 22 in the longitudinal direction in the step portion 4.
  • the extending portions 25e1 and 25e2 have the same structure as the extending portions 24e1 and 24e2 of the fourth part 24D.
  • each lead surface S21, S22, S24, S25 has an extending portion (21e1, 21e2, 24e1, 24e2, etc.) behind the two sides that do not face each other, and the extending portion (21e1, 21e2, 24e1, etc.) 24e2 etc.) causes an anchor effect. Therefore, even when compressive stress and tensile stress are repeatedly generated between the lead frame 20 and the substrate 10, the lead surfaces S21, S22, S24, and S25 can be made difficult to lift from the step portions 3 and 4.
  • the first part 21 of the lead frame 20 of the fifth embodiment may also be provided with both the extending portion 21e3B of the third embodiment, the extending portion 21e4 of the fourth embodiment, or the extending portions 21e3B and 21e4. .. With the extending portions 21e3B and 21e4, an anchor effect can be obtained on three or four sides of the lead surface S21, and the lead surface S21 can be made more difficult to lift from the step portion 3. The same applies to the second part 22, the fourth part 24D, and the fifth part 25D.
  • FIG. 8 is a vertical sectional view showing an electronic device and an electronic module according to an embodiment of the present disclosure.
  • the electronic device 60 according to the present embodiment includes an electronic element storage package 1 and an electronic element 61 mounted in a recess 2 of the electronic element storage package 1.
  • Package 1 may be replaced with packages 1A to 1D of Embodiments 2 to 5.
  • the electronic element 61 may be any element such as a surface emitting laser chip, a semiconductor chip, an optical element, and a semiconductor element.
  • the electronic element 61 is joined to the third part 23 of the lead frame 20 so as to dissipate heat. Further, the electronic element 61 is electrically connected to the lead surfaces S21 and S22 of the step portions 3 and 4 by wire bonding or the like.
  • the recess 2 of the package 1 may be filled with a sealing material and sealed, or the opening of the recess 2 may be sealed by a lid.
  • the electronic module 100 includes a module board 110 and an electronic device 60 mounted on the module board 110.
  • other electronic devices, electronic elements, electric elements, and the like may be mounted on the module substrate 110.
  • An electrode pad 111 is provided on the module substrate 110, and the electronic device 60 may be bonded to the electrode pad 111 via a bonding material 113 such as solder or gold tin.
  • the electronic device 60 and the electronic module 100 of the present embodiment even if the manufacturing process of the electronic device 60 or the manufacturing process of the electronic module 100 includes a large number of reflow steps, the lead surface S21 of the electronic device 60, S22 can be made difficult to lift from the steps 3 and 4. Therefore, the reliability of the electronic device 60 and the electronic module 100 can be improved.
  • the electronic device storage package, the electronic device, and the electronic module of the present disclosure are not limited to the above-described embodiment.
  • the configuration in which the longitudinal direction of the lead surface faces the longitudinal direction of the step portion is shown, but the configuration in which the longitudinal direction of the lead surface faces the lateral direction of the step portion is the extension portion of the present disclosure.
  • the configuration may be applied.
  • the details shown in the embodiment can be changed as appropriate.
  • This disclosure can be used for electronic device storage packages, electronic devices and electronic modules.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

電子素子収納用パッケージは、樹脂から構成される基体と、一部が基体内に位置し、別の一部が基体から露出されたリードフレームとを備える。そして、基体は、段部を含んだ凹部を有し、リードフレームは、段部に露出し、第１辺と第２辺とを有するリード面と、リード面から第１辺を越えて外方に延在し基体内に位置する第１延在部と、リード面から第２辺を越えて外方に延在し基体内に位置する第２延在部とを有し、第１辺と第２辺とは対向しない２辺である。

Description

電子素子収納用パッケージ、電子装置及び電子モジュール
　本開示は、電子素子収納用パッケージ、電子装置及び電子モジュールに関する。
　特開２００４－２８１４９０号公報には、金属性のリードフレームの周囲に樹脂がインサート成形されて構成される電子素子収納用パッケージが示されている。電子素子収納用パッケージは、段部を含んだ凹部を有し、段部上にリードフレームの一部が露出している。電子素子は凹部内に搭載され、段部上に露出したリードフレームの一部（リード面）とワイヤーボンディングにより電気的に接続される。
　本開示に係る電子素子収納用パッケージは、
　樹脂から構成される基体と、
　一部が前記基体内に位置し、別の一部が前記基体から露出されたリードフレームと、
　を備え、
　前記基体は、段部を含んだ凹部を有し、
　前記リードフレームは、
　前記段部に露出し、第１辺と第２辺とを有するリード面と、
　前記リード面から前記第１辺を越えて外方に延在し前記基体内に位置する第１延在部と、
　前記リード面から前記第２辺を越えて外方に延在し前記基体内に位置する第２延在部と、
　を有し、
　前記第１辺と前記第２辺とは対向しない２辺である。
　本開示に係る電子装置は、
　上記の電子素子収納用パッケージと、
　前記凹部内に搭載され、前記リードフレームに電気的に接続された電子素子と、
　を備える。
　本開示に係る電子モジュールは、
　上記の電子装置と、
　前記電子装置が搭載されたモジュール用基板と、
　を備える。
本開示の実施形態１に係る電子素子収納用パッケージを示す斜視図である。 実施形態１のリードフレームを示す斜視図である。 実施形態１の電子素子収納用パッケージを示す平面図である。 図３ＡのＢ－Ｂ線における断面図である。 図３ＡのＣ－Ｃ線における断面図である。 実施形態１の電子素子収納用パッケージを示す裏面図である。 実施形態２の電子素子収納用パッケージを示す平面図である。 図４ＡのＢ－Ｂ線における断面図である。 図４ＡのＣ－Ｃ線における断面図である。 実施形態３の電子素子収納用パッケージを示す平面図である。 図５ＡのＢ－Ｂ線における断面図である。 図５ＡのＣ－Ｃ線における断面図である。 実施形態４の電子素子収納用パッケージを示す平面図である。 図６ＡのＢ－Ｂ線における断面図である。 図６ＡのＣ－Ｃ線における断面図である。 実施形態５の電子素子収納用パッケージを示す平面図である。 図７ＡのＢ－Ｂ線における断面図である。 図７ＡのＣ－Ｃ線における断面図である。 本開示の実施形態に係る電子装置及び電子モジュールを示す縦断面図である。
　以下、本開示の各実施形態について図面を参照して詳細に説明する。
　（実施形態１）
　図１は、本開示の実施形態１に係る電子素子収納用パッケージを示す斜視図である。図２は、実施形態１のリードフレームを示す斜視図である。図３Ａは、実施形態１の電子素子収納用パッケージを示す平面図である。図３Ｂは、図３ＡのＢ－Ｂ線における断面図である。図３Ｃは、図３ＡのＣ－Ｃ線における断面図である。図３Ｄは、実施形態１の電子素子収納用パッケージを示す裏面図である。以下、電子素子収納用パッケージを、単にパッケージとも呼ぶ。
　実施形態１のパッケージ１は、面発光型レーザチップなどの電子素子を収納するプリモールドパッケージである。パッケージ１は、樹脂から構成される基体１０と、金属から構成されるリードフレーム２０と、を備える。パッケージ１は、リードフレーム２０が配置された金型内に樹脂が射出されて成形されたインサート成形品である。
　基体１０となる樹脂は、電子素子収納用パッケージ１の絶縁材料としての機能を持つ。基体１０となる樹脂は、２５０℃から３００℃の半田リフロー処理などの複数回の熱処理に耐えうる機能が要求されてもよい。当該要求に応じるため、当該樹脂としては、一般的に耐熱性を有した熱可塑性樹脂である液晶ポリマー（ＬＣＰ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリアミドイミド（ＰＡＩ）、芳香族ポリアミド（ＰＰＡ）、ポリフェニレンスルファイド（ＰＰＳ）、ポリエーテルイミド（ＰＥＩ）、ポリテトラフルオロエチレン（ＰＴＦＥ）等が用いられてもよい。上記材質の中でも、耐熱性とインサート成形性の観点から液晶ポリマー（ＬＣＰ）が適用されるとより効果的である。
　パッケージ１は、凹部２を有する。以下、凹部２の開口側を上方として説明する。凹部２には２つの段部３、４（図１、図３Ａ及び図３Ｃを参照）が含まれる。２つの段部３、４は、凹部２の内底部２ｂよりも一段高く、内底部２ｂを挟んで内底部２ｂの両側に位置する。段部３は一方向に長く、段部４は、段部３と同一方向に長い。上方から見て、段部３、４の短手方向に、段部３、内底部２ｂ、段部４が、段部３、内底部２ｂ、段部４の順で並ぶ。短手方向とは、上方から見て、段部３、４の短い方の幅方向を意味する。
　リードフレーム２０は、一部が基体１０内に位置し、一部が基体１０から露出する。リードフレーム２０の材質は、一般的にはアルミニウム、鉄、銅系材料等が用いられ、電気抵抗と熱伝導性が高い材料として銅系材料を適用するとより効果的である。リードフレーム２０は、互いに離間した第１パーツ２１～第５パーツ２５を含む。
　第４パーツ２４及び第５パーツ２５は、底面が基体１０の底に露出し、上記底面が基板固定用の外部端子として機能する。第４パーツ２４及び第５パーツ２５は、底面以外が基体１０内に位置する。
　第３パーツ２３は、上面の中央面Ｓ２３が凹部２の内底部２ｂに露出し、中央面Ｓ２３の一部が電子素子の搭載部として機能する。第３パーツ２３の底面は、基体１０の底に露出し、電子素子から導いた熱を外部へ放出する。
　第１パーツ２１と第２パーツ２２とは、段部３、４（段部３、４の上面）にそれぞれ露出するリード面Ｓ２１、Ｓ２２を有する。リード面Ｓ２１、Ｓ２２は、ワイヤーボンディングが施される面であり、上記のワイヤーボンディングにより電子素子の端子とリード面Ｓ２１、Ｓ２２とが電気的に接続される。
　第１パーツ２１のリード面Ｓ２１は、矩形状であり、リード面Ｓ２１の長手方向は、段部３の長手方向を向き、リード面Ｓ２１の短手方向は段部３の短手方向を向く。リード面Ｓ２１は、長手方向に沿った第１辺Ａ１及び第４辺Ａ４と、短手方向に沿った第２辺Ａ２及び第３辺Ａ３とを有する（図３Ａ～図３Ｃ）。
　第１パーツ２１は、リード面Ｓ２１から第１辺Ａ１を越えて外方へ延在する延在部２１ｅ１を有し、延在部２１ｅ１は基体１０内に位置する。さらに、第１パーツ２１は、リード面Ｓ２１から第２辺Ａ２を越えて外方へ延在する延在部２１ｅ２を有し、延在部２１ｅ２は基体１０内に位置する。リード面Ｓ２１から外方へ延在するとは、リード面Ｓ２１に垂直な方向から見て、リード面Ｓ２１より外方へ延在することを意味する。延在部２１ｅ１は、本開示の第１延在部の一例に相当する。延在部２１ｅ２は、本開示の第２延在部の一例に相当する。
　第１辺Ａ１と第２辺Ａ２とは、隣り合い、対向しない二辺である。第１辺Ａ１は、段部３の上面と、凹部２の内壁面との境に位置する。
　延在部２１ｅ２は、リード面Ｓ２１に近い箇所からリード面Ｓ２１から離れた端部にかけて、下方に屈曲し、次にリード面Ｓ２１に平行な方向へ屈曲し、下面の一部が基体１０の底（凹部２の反対側）に露出する。
　上記のように、リード面Ｓ２１の対向しない二辺の奥に、基体１０内に位置する延在部２１ｅ１、２１ｅ２を有することで、第１パーツ２１は、延在部２１ｅ１、２１ｅ２によりアンカー効果が働き、リード面Ｓ２１が段部３から浮き上がり難くすることができる。したがって、実施形態１のリード面Ｓ２１によれば、複数回のリフロー処理で生じる圧縮応力と引張応力とが第１パーツ２１に繰り返し生じても、リード面Ｓ２１の浮き上がり難くすることができる。
　加えて、実施形態１のリード面Ｓ２１によれば、長手方向の第１辺Ａ１が、凹部２の内壁面と段部３の上面との境に位置するので、延在部２１ｅ１の上面とリード面Ｓ２１とを連続面とすることができ、リードフレーム２０の形状を単純化できる。さらに、リード面Ｓ２１の第１辺Ａ１が凹部２の壁体に押さえ付けられるので、リード面Ｓ２１を押さえる力を増強できる。
　さらに、実施形態１のリード面Ｓ２１によれば、第２辺Ａ２の奥に位置する延在部２１ｅ２が、屈曲して一部が基体１０の底に露出しているので、延在部２１ｅ２により強いアンカー効果が得られる。
　第２パーツ２２及びリード面Ｓ２２は、第１パーツ２１及びリード面Ｓ２１と同様の構造を有し、同様の効果が奏される。
　（実施形態２）
　図４Ａは、実施形態２の電子素子収納用パッケージを示す平面図である。図４Ｂは、図４ＡのＢ－Ｂ線における断面図である。図４Ｃは、図４ＡのＣ－Ｃ線における断面図である。実施形態２のパッケージ１Ａは、リードフレーム２０のパーツ構成と、リード面Ｓ２１、Ｓ２２の周辺構造の一部が異なる他は、実施形態１と同様である。
　実施形態２のリードフレーム２０は、第１パーツ２１Ａ、第２パーツ２２Ａ及び第３パーツ２３を有する。第１パーツ２１Ａ及び第２パーツ２２Ａは、段部３、４にそれぞれ露出したリード面Ｓ２１、Ｓ２２を有する。
　実施形態２の第１パーツ２１Ａは、実施形態１と同じように延在部２１ｅ１、２１ｅ２を有する。さらに、実施形態２の第１パーツ２１Ａは、リード面Ｓ２１から第３辺Ａ３を越えて外方へ延在しかつ基体１０内に位置する延在部２１ｅ３を有する。第３辺Ａ３は、リード面Ｓ２１の短手方向に沿った辺であり、第１辺Ａ１とは、互いに対向しない二辺に相当し、第２辺Ａ２とは、互いに対向する二辺に相当する。第３辺Ａ３の奥に位置する延在部２１ｅ３は、リード面Ｓ２１に近い箇所からリード面Ｓ２１から離れた端部にかけて、まず、下方に屈曲し、次にリード面Ｓ２１に平行な方向へ屈曲し、下面の一部が基体１０の底に露出する。互いに対向する第２辺Ａ２と第３辺Ａ３との奥にそれぞれ位置する延在部２１ｅ２、２１ｅ３は互いに対称な形状を有する。延在部２１ｅ３は、本開示の第３延在部の一例に相当する。
　第２パーツ２２Ａは、第１パーツ２１Ａと同様の構造を有する。
　実施形態２のパッケージ１Ａによれば、リード面Ｓ２１の三辺の奥に延在部２１ｅ１～２１ｅ３があることで、リード面Ｓ２１のアンカー効果がより向上する。そして、リードフレーム２０と基体１０との間に圧縮応力と引張応力とが繰り返し生じた場合でも、リード面Ｓ２１が段部３から、より浮き上がり難くすることができる。リード面Ｓ２２についても同様である。
　（実施形態３）
　図５Ａは、実施形態３の電子素子収納用パッケージを示す平面図である。図５Ｂは、図５ＡのＢ－Ｂ線における断面図である。図５Ｃは、図５ＡのＣ－Ｃ線における断面図である。実施形態３のパッケージ１Ｂは、リードフレーム２０におけるリード面Ｓ２１、Ｓ２２の一部周辺の構造が異なる他は、実施形態１と同様である。
　実施形態３のリードフレーム２０は、第１パーツ２１Ｂ、第２パーツ２２Ｂ、並びに、第３パーツ２３～第５パーツ２５を有する。第１パーツ２１Ｂ及び第２パーツ２２Ｂは、段部３、４にそれぞれ露出したリード面Ｓ２１、Ｓ２２を有する。
　実施形態３の第１パーツ２１Ｂは、実施形態１と同じように、延在部２１ｅ１、２１ｅ２を有する。更に、実施形態３の第１パーツ２１Ｂは、リード面Ｓ２１から第３辺Ａ３を越えて外方へ延在しかつ基体１０内に位置する延在部２１ｅ３Ｂを有する。第３辺Ａ３は、リード面Ｓ２１の短手方向に沿った辺であり、第１辺Ａ１とは、互いに対向しない二辺に相当し、第２辺Ａ２とは、互いに対向する二辺に相当する。第３辺Ａ３の奥に位置する延在部２１ｅ３Ｂは、第１パーツ２１Ｂの第３辺Ａ３よりも下方の一部が、上方から見て、リード面Ｓ２１の長手方向に突出して構成される（図５Ｂを参照）。延在部２１ｅ３Ｂは、本開示の第３延在部の一例に相当する。
　第２パーツ２２Ｂは、第１パーツ２１Ｂと同様の構造を有する。
　実施形態３のパッケージ１Ｂによれば、リード面Ｓ２１の三辺の奥に延在部２１ｅ１、２１ｅ２、２１ｅ３Ｂがあることで、リード面Ｓ２１のアンカー効果がより向上する。そして、リードフレーム２０と基体１０との間に圧縮応力と引張応力とが繰り返し生じた場合でも、リード面Ｓ２１が段部３から、より浮き上がり難くすることができる。リード面Ｓ２２についても同様である。
　（実施形態４）
　図６Ａは、実施形態４の電子素子収納用パッケージを示す平面図である。図６Ｂは、図６ＡのＢ－Ｂ線における断面図である。図６Ｃは、図６ＡのＣ－Ｃ線における断面図である。実施形態４のパッケージ１Ｃは、リードフレーム２０におけるリード面Ｓ２１、Ｓ２２の一部周辺の構造が異なる他は、実施形態２と同様である。
　実施形態４のリードフレーム２０は、第１パーツ２１Ｃ、第２パーツ２２Ｃ及び第３パーツ２３を有する。第１パーツ２１Ｃ及び第２パーツ２２Ｃは、リード面Ｓ２１、Ｓ２２を有する。
　実施形態４の第１パーツ２１Ｃは、実施形態２と同じように、延在部２１ｅ１～２１ｅ３を有する。さらに、実施形態４の第１パーツ２１Ｃは、リード面Ｓ２１から第４辺Ａ４を越えて外方へ延在しかつ基体１０内に位置する延在部２１ｅ４を有する。第４辺Ａ４は、長手方向に沿った辺であり、第１辺Ａ１と互いに対向する二辺に相当し、第２辺Ａ２及び第３辺Ａ３と対向せず、第２辺Ａ２及び第３辺Ａ３と隣り合う辺に相当する。第４辺Ａ４の奥に位置する延在部２１ｅ４は、第１パーツ２１Ｃの第４辺Ａ４の下方の一部が、上方から見て、リード面Ｓ２１の短手方向へ突出して構成される。延在部２１ｅ４は、本開示の第４延在部の一例に相当する。
　第２パーツ２２Ｃは、第１パーツ２１Ｃと同様の構造を有する。
　実施形態４のパッケージ１Ｃによれば、リード面Ｓ２１の四辺全周の奥に延在部２１ｅ１～２１ｅ４があることで、リード面Ｓ２１のアンカー効果がより向上する。そして、リードフレーム２０と基体１０との間に圧縮応力と引張応力とが繰り返し生じた場合でも、リード面Ｓ２１が段部３から、より浮き上がり難くすることができる。リード面Ｓ２２についても同様である。
　なお、実施形態４のパッケージ１Ｃにおいて、第３辺Ａ３の奥に位置する延在部２１ｅ３は、実施形態３の延在部２１ｅ３Ｂに代替されてもよい。
　（実施形態５）
　図７Ａは、実施形態５の電子素子収納用パッケージを示す平面図である。図７Ｂは、図７ＡのＢ－Ｂ線における断面図である。図７Ｃは、図７ＡのＣ－Ｃ線における断面図である。実施形態５のパッケージ１Ｄは、リードフレーム２０のパーツ構成と、段部３、４に露出するリード面Ｓ２１、Ｓ２２、Ｓ２４、Ｓ２５の構成が異なる他は、実施形態２と同様である。
　実施形態５のリードフレーム２０は、第１パーツ２１～第３パーツ２３に加え、第４パーツ２４Ｄと第５パーツ２５Ｄとを含む。第１パーツ２１及び第２パーツ２２は、実施形態１と同様の構造を有する。ただし、第１パーツ２１及び第２パーツ２２のリード面Ｓ２１、Ｓ２２は、長手方向の長さが段部３、４の長手方向の長さの半分以下など短くされている。
　第４パーツ２４Ｄは、段部３に一部が露出するリード面Ｓ２４と、リード面Ｓ２４から互いに対向しない第１辺Ａ１ｄ及び第２辺Ａ２ｄをそれぞれ越えて外方に延在する延在部２４ｅ１、２４ｅ２と、を有する。第４パーツ２４Ｄのリード面Ｓ２４は、段部３において、第１パーツ２１のリード面Ｓ２１と長手方向に並ぶ。
　延在部２４ｅ１が奥に位置する第１辺Ａ１ｄは、リード面Ｓ２４の長手方向に沿った辺であり、凹部２の内壁面と段部３の上面との境界に位置する。延在部２４ｅ１の上面は、リード面Ｓ２４と連続する。
　延在部２４ｅ２が奥に位置する第２辺Ａ２ｄは、リード面Ｓ２４の短手方向に沿った辺であり、第１パーツ２１のリード面Ｓ２１から遠い側に位置する。延在部２４ｅ２は、第２辺Ａ２ｄの近い箇所からリード面Ｓ２４から離れた端部にかけて、まず、下方に屈曲し、次にリード面Ｓ２４に平行な方向へ屈曲し、下面の一部が基体１０の底に露出する。
　第５パーツ２５Ｄは、第４パーツ２４Ｄと同様の構造を有する。第５パーツ２５Ｄは、段部４に一部が露出するリード面Ｓ２５と、リード面Ｓ２５から互いに対向しない二辺をそれぞれ超えて外方に延在する延在部２５ｅ１、２５ｅ２と、を有する。第５パーツ２５Ｄのリード面Ｓ２５は、段部４において、第２パーツ２２のリード面Ｓ２２と長手方向に並ぶ。延在部２５ｅ１、２５ｅ２は、第４パーツ２４Ｄの延在部２４ｅ１、２４ｅ２と同様の構造を有する。
　以上のように、実施形態５のパッケージ１Ｄによれば、４つのリード面Ｓ２１、Ｓ２２、Ｓ２４、Ｓ２５により、２つの段部３、４に合計４つの電気的に独立した端子を設けることができる。さらに、各リード面Ｓ２１、Ｓ２２、Ｓ２４、Ｓ２５に対して、対向しない二辺の奥に延在部（２１ｅ１、２１ｅ２、２４ｅ１、２４ｅ２等）を有し、延在部（２１ｅ１、２１ｅ２、２４ｅ１、２４ｅ２等）によりアンカー効果が生じる。したがって、リードフレーム２０と基体１０との間に圧縮応力と引張応力とが繰り返し生じた場合でも、リード面Ｓ２１、Ｓ２２、Ｓ２４、Ｓ２５が段部３、４から浮き上がり難くすることができる。
　なお、実施形態５のリードフレーム２０の第１パーツ２１においても、実施形態３の延在部２１ｅ３Ｂ、実施形態４の延在部２１ｅ４、又は延在部２１ｅ３Ｂ、２１ｅ４の両方が設けられてもよい。延在部２１ｅ３Ｂ、２１ｅ４により、リード面Ｓ２１の三辺又は四辺においてアンカー効果が得られ、リード面Ｓ２１が段部３から、より浮き上がり難くすることができる。第２パーツ２２、第４パーツ２４Ｄ、第５パーツ２５Ｄについても同様である。
　（電子装置及び電子モジュール）
　図８は、本開示の実施形態に係る電子装置及び電子モジュールを示す縦断面図である。本実施形態に係る電子装置６０は、電子素子収納用パッケージ１と、電子素子収納用パッケージ１の凹部２に搭載された電子素子６１とを備える。パッケージ１は、実施形態２～実施形態５のパッケージ１Ａ～１Ｄに代替されてもよい。
　電子素子６１は、面発光型レーザチップ、半導体チップ、光学素子、半導体素子など、どのような素子であってもよい。電子素子６１は、リードフレーム２０の第３パーツ２３に放熱可能に接合される。さらに、電子素子６１は、段部３、４のリード面Ｓ２１、Ｓ２２とワイヤーボンディング等により電気的に接続される。パッケージ１の凹部２は、封止材が充填されて封止されてもよいし、凹部２の開口部が蓋により密閉されてもよい。
　本実施形態に係る電子モジュール１００は、モジュール用基板１１０と、モジュール用基板１１０に実装された電子装置６０とを備える。モジュール用基板１１０には、電子装置６０に加えて、他の電子装置、電子素子及び電気素子などが実装されていてもよい。モジュール用基板１１０には電極パッド１１１が設けられ、電子装置６０は、電極パッド１１１に半田又は金スズ等の接合材１１３を介して接合されてもよい。
　本実施形態の電子装置６０及び電子モジュール１００によれば、電子装置６０の製造工程、あるいは、電子モジュール１００の製造工程に、多数のリフロー工程が含まれる場合でも、電子装置６０のリード面Ｓ２１、Ｓ２２が段部３、４から浮き上がり難くすることができる。したがって、電子装置６０及び電子モジュール１００の信頼性を向上できる。
　以上、本開示の各実施形態について説明した。しかし、本開示の電子素子収納用パッケージ、電子装置及び電子モジュールは上記実施形態に限られるものでない。例えば、上記実施形態では、リード面の長手方向が段部の長手方向を向く構成を示したが、リード面の長手方向が段部の短手方向を向く構成に、本開示の延在部の構成が適用されてもよい。上記のリード面の向きとすることで、より多くのリード面を段部に配置することができる。その他、実施形態で示した細部は適宜変更可能である。
　本開示は、電子素子収納用パッケージ、電子装置及び電子モジュールに利用できる。
　１、１Ａ～１Ｄ　電子素子収納用パッケージ
　２　凹部
　３、４　段部
　１０　基体
　２０　リードフレーム
　２１、２１Ａ～２１Ｃ　第１パーツ
　２１ｅ１　延在部（第１延在部）
　２１ｅ２　延在部（第２延在部）
　２１ｅ３、２１ｅ３Ｂ　延在部（第３延在部）
　２１ｅ４　延在部（第４延在部）
　２２、２２Ａ～２２Ｃ　第２パーツ
　２３　第３パーツ
　２４、２４Ｄ　第４パーツ
　２４ｅ１、２４ｅ２　延在部
　２５、２５Ｄ　第５パーツ
　２５ｅ１、２５ｅ２　延在部
　Ｓ２１、Ｓ２２、Ｓ２４、Ｓ２５　リード面
　Ａ１、Ａ１ｄ　第１辺
　Ａ２、Ａ２ｄ　第２辺
　Ａ３　第３辺
　Ａ４　第４辺
　６０　電子装置
　１００　電子モジュール
　１１０　モジュール用基板

Claims (9)

  1. 　樹脂から構成される基体と、
    　一部が前記基体内に位置し、別の一部が前記基体から露出されたリードフレームと、
    　を備え、
    　前記基体は、
    　段部を含んだ凹部を有し、
    　前記リードフレームは、
    　前記段部に露出し、第１辺と第２辺とを有するリード面と、
    　前記リード面から前記第１辺を越えて外方に延在し前記基体内に位置する第１延在部と、
    　前記リード面から前記第２辺を越えて外方に延在し前記基体内に位置する第２延在部と、
    　を有し、
    　前記第１辺と前記第２辺とは対向しない２辺である、
    　電子素子収納用パッケージ。
  2. 　前記第１辺は前記リード面の長手方向に沿った辺であり、前記第２辺は前記リード面の短手方向に沿った辺である、
    　請求項１記載の電子素子収納用パッケージ。
  3. 　前記段部の長手方向に前記リード面の長手方向が向いている、
    　請求項２記載の電子素子収納用パッケージ。
  4. 　前記第１辺は、前記段部の上面と前記凹部の内壁面との境に位置する、
    　請求項１から請求項３のいずれか一項に記載の電子素子収納用パッケージ。
  5. 　前記第２延在部は、屈曲し、かつ、前記基体における前記凹部とは反対側に露出する、
    　請求項１から請求項４のいずれか一項に記載の電子素子収納用パッケージ。
  6. 　前記リード面は、前記第２辺に対向する第３辺を有し、
    　前記リードフレームは、前記リード面から前記第３辺を越えて外方に延在し前記基体内に位置する第３延在部を、更に含む、
    　請求項１から請求項５のいずれか一項に記載の電子素子収納用パッケージ。
  7. 　前記リード面は、前記第１辺に対向する第４辺を有し、
    　前記リードフレームは、前記リード面から前記第４辺を越えて外方に延在し前記基体内に位置する第４延在部を、更に含む、
    　請求項１から請求項６のいずれか一項に記載の電子素子収納用パッケージ。
  8. 　請求項１から請求項７のいずれか一項に記載の電子素子収納用パッケージと、
    　前記凹部内に搭載され、前記リードフレームに電気的に接続された電子素子と、
    　を備える電子装置。
  9. 　請求項８記載の電子装置と、
    　前記電子装置が搭載されたモジュール用基板と、
    　を備える電子モジュール。
PCT/JP2021/024065 2020-06-29 2021-06-25 電子素子収納用パッケージ、電子装置及び電子モジュール WO2022004574A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP21833607.1A EP4174931A4 (en) 2020-06-29 2021-06-25 PACKAGING INTENDED TO RECEIVE AN ELECTRONIC ELEMENT, ELECTRONIC DEVICE AND ELECTRONIC MODULE
US18/010,693 US20230298980A1 (en) 2020-06-29 2021-06-25 Electronic element housing package, electronic device, and electronic module
CN202180043404.7A CN115803874A (zh) 2020-06-29 2021-06-25 电子元件收纳用封装体、电子装置以及电子模块
JP2022533948A JPWO2022004574A1 (ja) 2020-06-29 2021-06-25

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020111241 2020-06-29
JP2020-111241 2020-06-29

Publications (1)

Publication Number Publication Date
WO2022004574A1 true WO2022004574A1 (ja) 2022-01-06

Family

ID=79316036

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/024065 WO2022004574A1 (ja) 2020-06-29 2021-06-25 電子素子収納用パッケージ、電子装置及び電子モジュール

Country Status (5)

Country Link
US (1) US20230298980A1 (ja)
EP (1) EP4174931A4 (ja)
JP (1) JPWO2022004574A1 (ja)
CN (1) CN115803874A (ja)
WO (1) WO2022004574A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281490A (ja) 2003-03-13 2004-10-07 Komatsu Lite Seisakusho:Kk 多層リードフレーム及びその樹脂製プリモールドパッケージ
JP2013183013A (ja) * 2012-03-01 2013-09-12 Mitsubishi Chemicals Corp 半導体発光装置用パッケージシート、その製造方法、半導体発光装置用パッケージ、その製造方法及び半導体発光装置
JP2013191834A (ja) * 2012-02-17 2013-09-26 Seiko Instruments Inc 光センサ装置
JP2015165551A (ja) * 2014-02-04 2015-09-17 セイコーインスツル株式会社 光センサ装置
JP2017076809A (ja) * 2016-12-05 2017-04-20 大日本印刷株式会社 樹脂付リードフレーム、半導体装置、照明装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3888228B2 (ja) * 2002-05-17 2007-02-28 株式会社デンソー センサ装置
JP4473674B2 (ja) * 2004-08-06 2010-06-02 パナソニック株式会社 半導体パッケージ及びその製造方法
US11309680B2 (en) * 2017-09-28 2022-04-19 Nichia Corporation Light source device including lead terminals that cross space defined by base and cap

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281490A (ja) 2003-03-13 2004-10-07 Komatsu Lite Seisakusho:Kk 多層リードフレーム及びその樹脂製プリモールドパッケージ
JP2013191834A (ja) * 2012-02-17 2013-09-26 Seiko Instruments Inc 光センサ装置
JP2013183013A (ja) * 2012-03-01 2013-09-12 Mitsubishi Chemicals Corp 半導体発光装置用パッケージシート、その製造方法、半導体発光装置用パッケージ、その製造方法及び半導体発光装置
JP2015165551A (ja) * 2014-02-04 2015-09-17 セイコーインスツル株式会社 光センサ装置
JP2017076809A (ja) * 2016-12-05 2017-04-20 大日本印刷株式会社 樹脂付リードフレーム、半導体装置、照明装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4174931A4

Also Published As

Publication number Publication date
EP4174931A1 (en) 2023-05-03
EP4174931A4 (en) 2024-07-03
JPWO2022004574A1 (ja) 2022-01-06
CN115803874A (zh) 2023-03-14
US20230298980A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US6605866B1 (en) Stackable semiconductor package and method for manufacturing same
US10008477B2 (en) Microelectronic element with bond elements to encapsulation surface
JP4369216B2 (ja) マルチチップパッケージおよびマルチチップパッケージの製造方法
JP6897056B2 (ja) 半導体装置及び半導体装置製造方法
US7800206B2 (en) Semiconductor device
JP2008537333A (ja) 集積回路の他の集積回路への積層構造
US9099294B1 (en) Molded leadframe substrate semiconductor package
JP2009105334A (ja) 半導体装置及びその製造方法
KR20080026783A (ko) 적층형 반도체 패키지
CN104659005A (zh) 封装、包括该封装的封装堆叠结构及其制造方法
JP4334335B2 (ja) 混成集積回路装置の製造方法
WO2022004574A1 (ja) 電子素子収納用パッケージ、電子装置及び電子モジュール
KR101331737B1 (ko) 반도체 패키지
KR101003654B1 (ko) 반도체 패키지용 트랜스포머
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
WO2012124239A1 (ja) 半導体装置及び半導体装置の製造方法
JP7528573B2 (ja) 回路構成体
US9633923B2 (en) Electronic device module and manufacturing method thereof
TWI423405B (zh) 具載板之封裝結構
JP6399006B2 (ja) 部品実装基板の製造方法
JP2001035886A (ja) 半導体装置及びその製造方法
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
JP2009182230A (ja) 樹脂封止型半導体装置及びその製造方法
JP6335752B2 (ja) 半導体装置の製造方法、半導体装置、金型およびリードフレーム
JP4326385B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21833607

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022533948

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021833607

Country of ref document: EP

Effective date: 20230130