JP4473674B2 - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP4473674B2 JP4473674B2 JP2004230712A JP2004230712A JP4473674B2 JP 4473674 B2 JP4473674 B2 JP 4473674B2 JP 2004230712 A JP2004230712 A JP 2004230712A JP 2004230712 A JP2004230712 A JP 2004230712A JP 4473674 B2 JP4473674 B2 JP 4473674B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- sealing body
- leads
- region
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000007789 sealing Methods 0.000 claims description 164
- 238000005520 cutting process Methods 0.000 claims description 44
- 238000004080 punching Methods 0.000 claims description 36
- 238000000465 moulding Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 7
- 238000009434 installation Methods 0.000 claims 2
- 238000000034 method Methods 0.000 description 57
- 239000011347 resin Substances 0.000 description 32
- 229920005989 resin Polymers 0.000 description 32
- 230000003287 optical effect Effects 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 8
- 238000005452 bending Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000006378 damage Effects 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、本発明の第1の実施形態に係る半導体デバイス1の構造を示す断面図である。ただし、図1の左端においては、リード間の樹脂部分を通過する断面の構造を示し、図1の右端においては、リードを通過する断面の構造を示している。同図に示すように、半導体デバイス1は、固体撮像素子,受発光素子,LSI等の半導体チップ11と、半導体チップ11と外部機器との信号の授受を行なうためのリード12と、半導体チップ11とリード12とを接続する電気的接続部材である金属細線17と、リード12を封止する矩形状の封止体13と、封止体13の上面に取り付けられたガラス窓,ホログラム,セラミック蓋等の蓋部材15を備えている。そして、封止体13のうちリード12の周囲にある部分(具体的には、2つの辺領域)は、リード12の上面側に位置する封止体上部13aと、リード12の下面側に位置する封止体下部13bと、封止体下部13b及び封止体上部13aによって挟まれ、リード間の隙間を埋めるリード側方領域13cとに区画される。ただし、封止体上部13a,封止体下部13b,及びリード側方領域13cとの間に明確な境目があるわけではなく、封止体13は、モールド時に流し込まれた樹脂によって一体的に形成されるものである。また、リード12が形成されていない辺では、リード側方領域は存在せず、封止体上部と封止体下部とに区画する必要もない。
図5(a),(b)は、それぞれ順に、従来の部分打ち抜き工程において使用される受け台及びパンチの構造、本実施形態の部分打ち抜き工程において使用される受け台及びパンチの構造を示す部分断面図である。
図7は、先端領域Raの下面Fa2の幅Bの適正範囲を説明するための部分断面図である。以下、図7を参照しながら、図5(b)に示す先端領域Raの下面Fa2の幅Bの適正範囲について説明する。
オーバーハング量A:0.4mm
リードの厚み:0.15mm〜0.25mm
内側の曲率半径R:0.1mm〜0.3mm
を想定する。この前提のもとに幅Bの適正範囲を計算する。
1)先端領域Raの下面Fa2の幅Bの最長値
曲率半径R:0.1mm
リード厚:0.15mm
で計算する。
2πR・(1/8)=0.0785mm
だけオーバーハング位置より内側に入るので、下面Fa2の幅Bは、
B=0.4−0.0785=0.3215mm
となる。
2)先端領域Raの下面Fa2の幅Bの最短値
曲率半径R:0.3mm
リード厚:0.25mm
で計算すると、
下面Fa2の曲げ開始位置は、
2πR・(1/8)=0.2355mm
だけオーバーハング位置より内側に入る。よって、下面Fa2の幅Bは、
B=0.4−0.2355=0.1645mm
となる。この値に0.05mmの金型ズレ量(工程上のばらつき)を加味すると、Bの最短値は0.1145mmとなる。
B=(1/5)A〜(4/5)Aである。
上述のように、先端領域Raの下面Fa2の幅Bの最短値が0.1145mmである場合、図5(b)に示す受け台30の刃先幅Waは、約0.1mmとする必要がある。ところで、受け台30の刃先幅Bを0.1mmの厚さまで薄くすると、受け台30の刃先の機械強度が低下して、部分打ち抜き工程で破損するおそれがある。もちろん、切断速度の低減や、一度に打ち抜くダムバー及びリード側方領域の個数を少なくするなどによって、部分打ち抜き工程で刃先に加わる荷重を低減することは可能であるが、その場合には、製造効率が悪化し、ひいては製造コストを低下させることになる。
1.パンチの樹脂側刃先角度
パンチ31の樹脂側刃先角度ほぼ90°に設定されている場合には、パンチ31の先端面全体に同時に負荷が加わるために切断負荷が大きく、受け台30に対して大きな切断負荷による曲げモーメントが加わると、受け台30の破損を招くおそれがある。
2.受け台の刃先の平面形状
図9(a),(b)は、受け台の刃先の平面形状とリードフレームの形状との関係を説明するための封止体,ダイ及び受け台の部分断面図、及び受け台の平面図である。
図10(a),(b)は、従来の部分打ち抜き工程で使用される受け台及びダイと封止体との位置関係を示す平面図、及びリード側方領域落下時の状態を示すXb-Xb線における断面図であり、図10(c),(d)は、本実施形態の部分打ち抜き工程で使用される受け台及びダイと封止体との位置関係を示す平面図、及びリード側方領域落下時の状態を示すXd-Xd線における断面図である。
本実施形態においては、部分打ち抜き工程におけるリード側方領域の除去に関する工夫ではなく、モールド時におけるモールド金型の構造の工夫による破壊屑の防止対策について説明する。
2 半導体パッケージ
11 半導体チップ
12 リード
12a インナーリード
12b アウターリード
13 封止体
13a 封止体上部
13b 封止体下部
13c リード側方領域
15 蓋部材
17 金属細線
20 リードフレーム
20a インナーリード
20b アウターリード
20c ダムバー
30 受け台
31 パンチ
32 ダイ
Fa1 傾斜面
Fa2 下面
Ra 先端領域
50 下型
51 ダムブロック
51a 内側面
51b 外側面
52 上型
Claims (8)
- 半導体チップと外部機器との間で信号を授受するための複数のリードと、少なくとも上記複数のリードの各一部を封止する封止体とを有する半導体パッケージにおいて、
上記封止体のうち上記各リード周囲の領域は、
上記各リードの下面側に位置する封止体下部と、
上記各リードの上面側に位置し、一部が上記封止体下部よりも外側にオーバーハングしている封止体上部と、
上記封止体下部と封止体上部との間に設けられ、上記各リード間の隙間を埋めるリード側方領域とに区画され、
上記各リードは、上記封止体の外側に突出したアウターリードと、上記封止体内に埋設されたインナーリードとを有し、
上記リード側方領域の外側面は、上記封止体上部の外側面の最下部から下方に向かって内側に傾斜しており、
上記リード側方領域のうち上記封止体下部から突出した部分の下面の幅は、上記封止体上部のオーバーハング量の1/5〜4/5の範囲にある,半導体パッケージ。 - 半導体チップと外部機器との間で信号を授受するための複数のリードと、少なくとも上記複数のリードの各一部を封止する封止体とを有する半導体パッケージにおいて、
上記封止体のうち上記各リード周囲の領域は、
上記各リードの下面側に位置する封止体下部と、
上記各リードの上面側に位置し、一部が上記封止体下部よりも外側にオーバーハングしている封止体上部と、
上記封止体下部と封止体上部との間に設けられ、上記各リード間の隙間を埋めるリード側方領域とに区画され、
上記各リードは、上記封止体の外側に突出したアウターリードと、上記封止体内に埋設されたインナーリードとを有し、
上記リード側方領域の外側面は、上記封止体上部の外側面の最下部から下方に向かって内側に傾斜しており、
上記リード側方領域は、上記アウターリードの曲げられる領域には接触していない,半導体パッケージ。 - 半導体チップと、半導体チップと外部機器との間で信号を授受するための複数のリードと、上記半導体デバイスの一部と上記各リードとを電気的に接続する接続部材と、少なくとも上記複数のリードの各一部を封止する封止体とを有する半導体デバイスにおいて、
上記封止体のうち上記各リード周囲の領域は、
上記各リードの下面側に位置する封止体下部と、
上記各リードの上面側に位置し、一部が上記封止体下部よりも外側にオーバーハングしている封止体上部と、
上記封止体下部と封止体上部との間に設けられ、上記リード間の隙間を埋めるリード側方領域とに区画され、
上記各リードは、上記封止体の外側に突出し先端部が曲げられたアウターリードと、上記封止体内に埋設されたインナーリードとを有し、
上記リード側方領域の外側面は、上記封止体上部の外側面の最下部から下方に向かって内側に傾斜しており、
上記リード側方領域のうち上記封止体下部から突出した部分の下面の幅は、上記封止体上部のオーバーハング量の1/5〜4/5の範囲にある,半導体パッケージ。 - 半導体チップと、半導体チップと外部機器との間で信号を授受するための複数のリードと、上記半導体デバイスの一部と上記各リードとを電気的に接続する接続部材と、少なくとも上記複数のリードの各一部を封止する封止体とを有する半導体デバイスにおいて、
上記封止体のうち上記各リード周囲の領域は、
上記各リードの下面側に位置する封止体下部と、
上記各リードの上面側に位置し、一部が上記封止体下部よりも外側にオーバーハングしている封止体上部と、
上記封止体下部と封止体上部との間に設けられ、上記リード間の隙間を埋めるリード側方領域とに区画され、
上記各リードは、上記封止体の外側に突出し先端部が曲げられたアウターリードと、上記封止体内に埋設されたインナーリードとを有し、
上記リード側方領域の外側面は、上記封止体上部の外側面の最下部から下方に向かって内側に傾斜しており、
上記リード側方領域は、上記アウターリードの曲げられた領域には接触していない,半導体パッケージ。 - フレーム本体と、基端がフレーム本体に接続され先端が半導体チップ設置領域に対峙する複数のリードと、上記複数のリードを上記基端と先端との間の部位で互いに接続するダムバーとを有するリードフレームを準備する工程(a)と、
モールド材料により、少なくとも上記複数のリードの先端と基端との間の各部分を上記ダムバーよりも先端側でモールドして、上記各リード周囲の領域が、上記各リードの下面側に位置する封止体下部と、上記各リードの上面側に位置して、一部が上記封止体下部よりも外側にオーバーハングしている封止体上部と、上各記リード間の隙間を埋めるリード側方領域とに区画される封止体を形成する工程(b)と、
上記封止体上部のオーバーハング量よりも小さい刃先幅を有する受け台と、上記リードの上記封止体よりも外側の部分を支持するダイと、上記ダムバー及び上記封止体の上記リード側方領域の上方に配置されるパンチとを用いて、上記ダムバーと上記リード側方領域とを打ち抜くことにより、上記リード側方領域のうち上記封止体下部から突出した部分の下面の幅を、上記封止体上部のオーバーハング量の1/5〜4/5の範囲にする工程(c)と
を含む半導体パッケージの製造方法。 - 請求項5記載の半導体パッケージの製造方法において、
上記工程(c)では、上記パンチとして、上記封止体の上記リード側方領域側の刃先角度が95°〜120°の範囲にあるパンチを用いる,半導体パッケージの製造方法。 - 請求項5又は6記載の半導体パッケージの製造方法において、
上記工程(c)では、上記受け台として、刃先の平面形状が上記封止体の上記リード側方領域に接触しない部分では上記ダムバー側に突出した櫛歯状である受け台を用いる,半導体パッケージの製造方法。 - フレーム本体と、基端がフレーム本体に接続され先端が半導体チップ設置領域に対峙する複数のリードと、上記複数のリードを上記基端と先端との間の部位で互いに接続するダムバーとを有するリードフレームを準備する工程(a)と、
上記ダムバーに接する外側面と上方に向かって外側に傾斜する内側面とを有する凸部が設けられた下型と、該下型との間で上記リードフレームを挟む上型とを用いて、モールド材料により、少なくとも上記複数のリードの先端と基端との間の各部分を上記ダムバーよりも先端側でモールドする工程(b)と、
上記リードの上記封止体よりも外側の部分を支持するダイと、上記ダムバー及び上記封止体の上記リード側方領域の上方に配置されるパンチとを用いて、上記ダムバーを打ち抜く工程(c)とを含み、
上記工程(b)では、上記リード周囲の領域が、上記各リードの下面側に位置する封止体下部と、上記各リードの上面側に位置し、一部が上記封止体下部よりも外側にオーバーハングしている封止体上部と、上記封止体上部のオーバーハング部の下方において各リード間の隙間を埋めるとともに、外側面が上記封止体上部の外側面の下端部から下方に向かって内側に傾斜するリード側方領域とに区画される封止体を形成する,半導体パッケージの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004230712A JP4473674B2 (ja) | 2004-08-06 | 2004-08-06 | 半導体パッケージ及びその製造方法 |
PCT/JP2005/008697 WO2006013664A1 (ja) | 2004-08-06 | 2005-05-12 | 半導体パッケージ,その製造方法及び半導体デバイス |
US11/659,468 US7808096B2 (en) | 2004-08-06 | 2005-05-12 | Semiconductor package and production method thereof, and semiconductor device |
CN200580026424.4A CN100470768C (zh) | 2004-08-06 | 2005-05-12 | 半导体封装体、该半导体封装体制造方法及半导体装置 |
TW094124368A TWI277188B (en) | 2004-08-06 | 2005-07-19 | Semiconductor package, its manufacturing process and semiconductor device |
US12/869,172 US20100320614A1 (en) | 2004-08-06 | 2010-08-26 | Semiconductor package and production method thereof, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004230712A JP4473674B2 (ja) | 2004-08-06 | 2004-08-06 | 半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006049690A JP2006049690A (ja) | 2006-02-16 |
JP4473674B2 true JP4473674B2 (ja) | 2010-06-02 |
Family
ID=35786964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004230712A Expired - Fee Related JP4473674B2 (ja) | 2004-08-06 | 2004-08-06 | 半導体パッケージ及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7808096B2 (ja) |
JP (1) | JP4473674B2 (ja) |
CN (1) | CN100470768C (ja) |
TW (1) | TWI277188B (ja) |
WO (1) | WO2006013664A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4473674B2 (ja) * | 2004-08-06 | 2010-06-02 | パナソニック株式会社 | 半導体パッケージ及びその製造方法 |
JP2008124097A (ja) * | 2006-11-09 | 2008-05-29 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及びその作製方法 |
KR101705700B1 (ko) * | 2010-07-01 | 2017-02-10 | 엘지이노텍 주식회사 | 발광 소자 |
CN102456806A (zh) * | 2010-10-26 | 2012-05-16 | 展晶科技(深圳)有限公司 | 发光二极管封装结构 |
US8487426B2 (en) * | 2011-03-15 | 2013-07-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with embedded die and manufacturing methods thereof |
JP5885690B2 (ja) | 2012-04-27 | 2016-03-15 | キヤノン株式会社 | 電子部品および電子機器 |
JP6296687B2 (ja) | 2012-04-27 | 2018-03-20 | キヤノン株式会社 | 電子部品、電子モジュールおよびこれらの製造方法。 |
JP2013243340A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、実装部材、電子機器およびこれらの製造方法 |
JP2014207261A (ja) * | 2013-04-10 | 2014-10-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2015038920A (ja) * | 2013-08-19 | 2015-02-26 | ソニー株式会社 | 撮像装置および電子機器 |
US20230298980A1 (en) * | 2020-06-29 | 2023-09-21 | Kyocera Corporation | Electronic element housing package, electronic device, and electronic module |
US12002780B2 (en) * | 2020-11-12 | 2024-06-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Package structure including a base and a lid disposed over the base and method of forming the package structure |
JP2023132777A (ja) * | 2022-03-11 | 2023-09-22 | キオクシア株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120375A (ja) | 1992-10-06 | 1994-04-28 | Sony Corp | 半導体装置とその製造方法 |
JPH0722542A (ja) | 1993-06-29 | 1995-01-24 | Hitachi Ltd | 半導体装置および半導体装置の実装構造 |
JPH07193095A (ja) | 1993-12-27 | 1995-07-28 | Hitachi Ltd | リード間のはみ出しレジン除去方法 |
JP2002094035A (ja) | 2000-09-14 | 2002-03-29 | Shinko Electric Ind Co Ltd | 光透過用キャップ及びその製造方法 |
JP2003017643A (ja) | 2001-06-28 | 2003-01-17 | Hitachi Ltd | 半導体装置の製造方法および切断装置 |
JP2003197827A (ja) * | 2001-12-25 | 2003-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3888228B2 (ja) * | 2002-05-17 | 2007-02-28 | 株式会社デンソー | センサ装置 |
JP4473674B2 (ja) * | 2004-08-06 | 2010-06-02 | パナソニック株式会社 | 半導体パッケージ及びその製造方法 |
-
2004
- 2004-08-06 JP JP2004230712A patent/JP4473674B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-12 US US11/659,468 patent/US7808096B2/en not_active Expired - Fee Related
- 2005-05-12 WO PCT/JP2005/008697 patent/WO2006013664A1/ja active Application Filing
- 2005-05-12 CN CN200580026424.4A patent/CN100470768C/zh not_active Expired - Fee Related
- 2005-07-19 TW TW094124368A patent/TWI277188B/zh not_active IP Right Cessation
-
2010
- 2010-08-26 US US12/869,172 patent/US20100320614A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100320614A1 (en) | 2010-12-23 |
US7808096B2 (en) | 2010-10-05 |
CN101002317A (zh) | 2007-07-18 |
JP2006049690A (ja) | 2006-02-16 |
WO2006013664A1 (ja) | 2006-02-09 |
US20080132002A1 (en) | 2008-06-05 |
TWI277188B (en) | 2007-03-21 |
TW200620606A (en) | 2006-06-16 |
CN100470768C (zh) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006013664A1 (ja) | 半導体パッケージ,その製造方法及び半導体デバイス | |
KR100689726B1 (ko) | 반도체 장치 | |
US20100276808A1 (en) | Surface mounting electronic component and manufacturing method thereof | |
JP6394634B2 (ja) | リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法 | |
JP6593842B2 (ja) | Ledパッケージ並びに多列型led用リードフレーム及びその製造方法 | |
US8575006B2 (en) | Process to form semiconductor packages with external leads | |
EP1513200A2 (en) | Solid-state imaging device and method for manufacturing the same | |
CN108463886A (zh) | 具有改进接触引线的扁平无引线封装 | |
JP6455932B2 (ja) | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 | |
JPH06291234A (ja) | 半導体装置用リードフレームおよびこれを使用した半導体装置の製造方法 | |
JP4334364B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007294715A (ja) | 半導体装置の製造方法 | |
JP2010021251A (ja) | 半導体装置及びその製造方法 | |
JP4219943B2 (ja) | 固体撮像装置 | |
TW200822334A (en) | Semiconductor device and method of manufacturing the same | |
JP5215980B2 (ja) | 半導体装置の製造方法 | |
JPS6347270B2 (ja) | ||
JP6322853B2 (ja) | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 | |
JP4050200B2 (ja) | 半導体装置の製造方法および半導体装置 | |
TWI249834B (en) | Semiconductor device and its manufacturing method | |
CN221304681U (zh) | 一种电子元器件一体式封装矩阵框架 | |
JP6705654B2 (ja) | リードフレーム及びその製造方法 | |
JP4387217B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
JP2001352030A (ja) | Locリードフレーム及びその製造方法 | |
JP2003136560A (ja) | 樹脂モールド装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |