JP2008124097A - 半導体装置用パッケージ及びその作製方法 - Google Patents

半導体装置用パッケージ及びその作製方法 Download PDF

Info

Publication number
JP2008124097A
JP2008124097A JP2006303553A JP2006303553A JP2008124097A JP 2008124097 A JP2008124097 A JP 2008124097A JP 2006303553 A JP2006303553 A JP 2006303553A JP 2006303553 A JP2006303553 A JP 2006303553A JP 2008124097 A JP2008124097 A JP 2008124097A
Authority
JP
Japan
Prior art keywords
leads
die attach
package
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006303553A
Other languages
English (en)
Inventor
Katsuya Nakazawa
勝哉 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006303553A priority Critical patent/JP2008124097A/ja
Publication of JP2008124097A publication Critical patent/JP2008124097A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】放熱が必要なダイアタッチ部に選択的に熱伝導率のよい材料を用い、また、その材料の板厚を選択的に厚くし、また、ワイヤボンディングを行うためのリード部のめっき厚を選択的に厚くする半導体装置用パッケージを提供すること。
【解決手段】ダイアタッチ部103を構成する板状部材14はチップ載置部14bの周辺に貫通穴14aを有し、かつ、リード部102を構成する複数のリード11a、11b、11eを固定している絶縁体13は貫通穴14aに対応する位置に突起部13aを有し、貫通穴14aに突起部13aが挿入され、突起部13aの先端が潰されることにより、ダイアタッチ部103とリード部102とが絶縁体13を介して固定され、一体化されていることを特徴とする。
【選択図】図2

Description

本発明は、半導体装置用パッケージ及びその作製方法に関し、より詳しくは、レーザダイオードを始めとする光半導体装置、及びその他のトランジスタやダイオードなどの半導体装置に用いられる半導体装置用パッケージ及びその作製方法に関する。
近年、光半導体装置は、CD(Compact Disc)、DVD(Digital Versatile Disc)、BD(Blue Ray Disc)などからのデータの読取りやこれらのデイスクへのデータの書込みを行うための用途が広がっている。
これらの用途に用いる光半導体装置は、高速化や高出力化が要望されているが、高速化や高出力化に伴い、発熱量が増加するため、放熱性を良くする必要がある。また、これらの用途に用いる光半導体装置は、民生用途が主となるため、低コスト化が要望されている。
これらの要望に応えるべく、図6の左側の図に示すようなリードフレームを用い、図6の右側の図に示すような樹脂で固められて作製された半導体装置用パッケージが開発されている。
そのリードフレームにおいては、図6の左側の図に示すように、3つのリード1a、1b、1eによって構成されたリード部1と、光半導体チップの載置領域3を有するダイアタッチ部2とを一組として、それらの複数組がタイバー4によって固定され、一体的に形成されている。なお、ダイアタッチ部2はリード1eと一体的に形成されており、結果としてダイアタッチ部2はリード1eを介してタイバー4と一体的に形成されている。
このリードフレームを以下のように熱可塑性樹脂で固めて半導体装置用パッケージが作製される。すなわち、その半導体装置用パッケージにおいては、図6の右側の図に示すように、光半導体チップの載置領域3とリード1a、1bへのワイヤボンディング領域1c、1dが露出するように、かつリード1a、1bとダイアタッチ部2との相互配置が保たれるように、熱可塑性樹脂5で固めて、半導体装置用パッケージが完成する。
なお、図6では、説明を分かりやすくするため、熱可塑性樹脂で固める前の状態と、固めた後の状態とを一つのリードフレームについて描いている。
その後、ダイアタッチ部2に光半導体チップを搭載し、光半導体チップとリード1a、1bとをワイヤで接続した後、さらにレンズなどを搭載し、次いで、必要な箇所を樹脂で被覆した後、タイバー4から、リード1a、1b、1eを切り離して光半導体装置が完成する。なお、リード1eはダイアタッチ部2と一体となってタイバー4から切り離される。
この光半導体装置は、放熱のためダイアタッチ部2背面に別に作製した放熱板を接触させて応用装置にセットされる。
上記は、高速化、高出力化、及び低コスト化を図るための、樹脂モールドタイプの光半導体装置の構造と、装置へのセット方法の一例であるが、このような光半導体装置においては、さらに他の観点から、放熱性を良くするための改良が行われている(特許文献1、2参照)。
特開平11−17231号公報 特開2006−13323号公報
しかしながら、上記樹脂モールドタイプの光半導体装置では、放熱性をよくしようとする場合、ダイアタッチ部2に熱伝導率のよい材料を用いればよいが、タイバー4で一体化されているリードフレームの構造上、リードフレームの他の部分、例えばリード部1やタイバー4にも同じようにその材料を用いざるを得ない。熱伝導率のよい材料は一般的にコストが高く、特に熱伝導率のよい材料を用いる必要がないリード部1やタイバー4にも用いるのは無駄である。
また、放熱性をよくしようとする場合、リードフレーム、特にダイアタッチ部2の板厚を厚くすればよいが、プレスで打ち抜けるリードフレームの板厚に制限がある。そこで、やむを得ず、板厚を薄くし、その代わり、完成した半導体装置のダイアタッチ部2等に放熱板を接触させて放熱性を高めているが、放熱板を作製するための手間やコストがかかる。
また、密着性が良く、強固なワイヤボンディングを行うためは、特にリード1a、1bのワイヤボンディング領域1c、1dに厚くAuなどのめっきを施せばよいが、それほどめっき厚を必要としない面積が大きいダイアタッチ面にも同様に厚いめっきが施されてしまい、めっき材料の浪費となる。
本発明は、かかる従来の問題点に鑑みて創作されたもので、放熱が必要なダイアタッチ部に選択的に熱伝導率のよい材料を用い、また、その材料の板厚を選択的に厚くし、また、ワイヤボンディングを行うためのリード部のめっき厚を選択的に厚くすることができる半導体装置用パッケージ及びその作製方法を提供することを目的とする。
上述した従来技術の課題を解決するため、本発明は半導体装置用パッケージに係り、チップ載置領域を有する板状部材で構成されるダイアタッチ部と、複数のリードと絶縁体とで構成され、前記複数のリード間の相互配置が保持されるように、かつ該複数のリードの各々においてワイヤボンディング領域が露出するように該複数のリードが前記絶縁体により固定されてなるリード部とを備え、前記板状部材は前記チップ載置領域の周辺に貫通穴を有し、かつ、前記絶縁体は該貫通穴に対応する位置に突起部を有し、前記貫通穴に前記突起部が挿入され、該突起部の先端が潰されることにより、前記ダイアタッチ部と前記リード部とが前記絶縁体を介して固定され、一体化されていることを特徴とする。
上記半導体装置用パッケージによれば、ダイアタッチ部のリード部への固定、及び一体化は、ダイアタッチ部を構成する板状部材のチップ載置領域の周辺に形成された貫通穴に、複数のリードを固定する絶縁体に形成された突起部を挿入し、その突起部の先端を潰すことにより行われている。このため、チップ載置領域と複数のリードとの相互位置関係を考慮して、板状部材の貫通穴と絶縁体の突起部とを配置しておけば、貫通穴に突起部を挿入することにより、自己整合的に容易にダイアタッチ部とリード部との位置だしが可能である。
したがって、本発明の半導体装置用パッケージにおいては、ダイアタッチ部とリード部とをタイバーなどにより最初から一体的に作製する必要はなく別々に作製することが可能である。このため、放熱が必要なダイアタッチ部に選択的に熱伝導率のよい材料を用い、また、その材料の板厚を選択的に厚くし、また、ワイヤボンディングを行うためのリード部のめっき厚を選択的に厚くすることができる。
また、本発明は、半導体装置用パッケージの作製方法に係り、複数のリードを一組として、その1組以上がタイバーによって固定されたリードフレームと、チップ載置領域を有する板状部材で構成され、前記板状部材は前記チップ載置領域の周辺に貫通穴を有するダイアタッチ部とを準備し、前記複数のリード間の相互配置が保持されるように、かつ前記複数のリードの各々においてワイヤボンディング領域が露出するように、前記複数のリードを絶縁体で固定し、かつ該絶縁体において前記貫通穴に対応する位置に突起部を設けてリード部を形成し、該突起部を前記ダイアタッチ部の貫通穴に挿入し、前記突起部の先端を潰すことにより、前記ダイアタッチ部と前記リード部とを前記絶縁体を介して固定し、一体化することを特徴とする。
上記半導体装置用パッケージの作製方法によれば、複数のリードがタイバーによって固定されたリードフレームと、チップ載置領域の周辺に貫通穴を有する板状部材で構成されたダイアタッチ部とを別々に準備し、これらを組み立てて固定し一体化して、半導体装置用パッケージを作製している。この場合、チップ載置領域と、複数のリードとの相互の位置だしは、チップ載置領域周辺の貫通穴と、複数のリードを固定した絶縁体に形成された突起部とにより行うことができる。
このように、ダイアタッチ部とリード部とをタイバーなどにより最初から一体的に作製せず別々に作製しているので、放熱が必要なダイアタッチ部に選択的に熱伝導率のよい材料を用い、また、その材料の板厚を選択的に厚くし、また、ワイヤボンディングを行うためのリード部のめっき厚を選択的に厚くすることができる。
以上説明したように、本発明に係る半導体装置用パッケージによれば、ダイアタッチ部とリード部とはリード部を構成する絶縁体を介して固定され、一体化されている。言い換えれば、ダイアタッチ部とリード部とはタイバーによって最初から固定する必要はなく、ダイアタッチ部とリード部とを別々に作製することができる。
これにより、放熱が必要なダイアタッチ部に選択的に熱伝導率のよい材料を用い、また、その材料の板厚を選択的に厚くし、また、ワイヤボンディングを行うためのリード部のめっき厚を選択的に厚くすることができる。これにより、材料の浪費を抑制し、手間を省きつつ、性能向上を図ることが可能である。
さらに、ダイアタッチ部とリード部とを別々に作製できるため、これらのうち何れか一を共通部品とし、他の一の部品を顧客の種々の要望に合わせて変更することができ、これにより、立上げ期間の短縮や、コストダウンを図ることが可能である。
また、本発明に係る半導体装置用パッケージの作製方法によれば、ダイアタッチ部とリード部とをタイバーなどにより一体化せずに別々に作製しているので、リードフレームの放熱が必要なダイアタッチ部に選択的に熱伝導率のよい材料を用い、また、その材料の板厚を選択的に厚くし、また、ワイヤボンディングを行うためのリード部のめっき厚を選択的に厚くすることができる。これにより、材料の浪費を抑制し、手間を省きつつ、性能向上を図ることが可能である。
さらに、ダイアタッチ部とリード部とを別々に作製することにより、これらのうち何れか一を共通部品とし、他の一の部品を顧客の種々の要望に合わせて変更することができ、これにより、立上げ期間の短縮や、コストダウンを図ることが可能である。
以下、本発明の実施の形態について、添付の図面を参照しながら説明する。
(半導体装置用パッケージの構成の説明)
図2(c)は、本発明の一実施形態に係る半導体装置用パッケージ104の構成を示す図である。図2(c)の左側の3つの図は三角法に基づき作成したもので、半導体装置用パッケージ104の表面の平面図と、上側側面図と、右側側面図とで構成される。また、右側の図は半導体装置用パッケージ104の裏面の平面図である。図示していないが、複数の半導体装置用パッケージ104がタイバー12a、12bにより一体化されている。
また、図1(b)は、リード部の構成を示す図である。図1(b)の3つの図は三角法に基づき作成したもので、リード部102の表面の平面図と、上側側面図と、右側側面図とで構成される。
また、図2(a)は、ダイアタッチ部103の板状部材14を示す図である。図2(a)の3つの図は三角法に基づき作成したもので、板状部材の表面の平面図と、上側側面図と、右側側面図とで構成される。
図2(c)に示す半導体装置用パッケージ104は、図2(a)に示すダイアタッチ部103と図1(b)に示すリード部102とで構成されている。
ダイアタッチ部103は、図2(a)に示すように、半導体チップが載置されるチップ載置領域14bを有する板状部材14で構成され、その板状部材14にはそのチップ載置領域14bの周辺に4つの貫通穴14aが形成されている。板状部材14として厚さ0.8mmの銅(Cu)が用いられ、そのチップ載置領域14bに厚さ0.05μmの金(Au)めっきが施されている。板状部材14として、他に、必要により鉄(Fe)、鉄を含む合金などが用いられる。
また、リード部102は、図1(b)に示すように、3本のリード11a、11b,11eと絶縁体13とで構成され、リード11a、11b,11eは、それぞれワイヤボンディング領域11c、11d、11fが絶縁体13から露出するように、絶縁体13により固定されている。これにより、リード11a、11b,11e相互の配置が保たれる。絶縁体13として熱可塑性樹脂が用いられる。また、リード11a、11b、11eの材料として厚さ0.2乃至0.4mmの42アロイが用いられ、そのワイヤボンディング領域11c、11d、11fには厚さ0.2μmの金めっきが施されている。リード11a、11b,11eの材料として、他に、必要により銅(Cu)などが用いられる。一組のリード11の本数は、3本の他に、必要により2本、或いは4本以上のものが可能である。
このようなダイアタッチ部103とリード部102とは、以下のようにして固定され、一体化されて図2(c)に示すような半導体装置用パッケージ104を構成している。すなわち、リード部102を固定した絶縁体13は、図1(b)の側面図に示すような突起部13aを有し、図2(c)に示すようにその突起部13aがダイアタッチ部103の貫通穴14aに挿入され、突起部13aの先端が潰される。潰された突起部13bは貫通穴14aの径より大きくなるため、貫通穴14aから突起部13bが抜けなくなり、これにより、ダイアタッチ部103とリード部102とが絶縁体13を介して固定され、一体化される。
以上のように、本発明の実施の形態の半導体装置用パッケージによれば、ダイアタッチ部103は、従来と異なり、最初からリード部102とともにタイバー12a、12bなどにより固定され、一体化されてはおらず、リード部102を構成する絶縁体13に形成された突起部13aを、ダイアタッチ部103を構成する板状部材14に形成された貫通穴14aに挿入し、その先端を潰すことにより、ダイアタッチ部103は絶縁体13を介してリード部102に固定され、一体化されている。この場合、リード部102を構成する3本のリード11a、11b、11eとダイアタッチ部103に載置する半導体チップとの相互位置関係を考慮して、板状部材14の貫通穴14aと絶縁体13の突起部13aとを配置しておけば、貫通穴14aに突起部13aを挿入することにより、半導体チップとリード11a、11b、11eとの位置だしを自己整合的に容易に行うことができる。したがって、ダイアタッチ部103とリード部102とを別々に作製することができる。
このように、ダイアタッチ部103とリード部102とを別々に作製することが可能であるため、放熱が必要なダイアタッチ部103に選択的に熱伝導率のよい材料、例えば銅を用い、また、その材料の板厚を選択的に厚くし、また、ワイヤボンディングを行うリード11a、11b、11eのめっき厚を選択的に厚くすることができる。これにより、材料の浪費を抑制し、手間を省きつつ、性能向上を図ることが可能である。
さらに、ダイアタッチ部103とリード部102とを別々に作製できるため、これらのうち何れか一を共通部品とし、他の一の部品を顧客の種々の要望に合わせて変更することができ、これにより、立上げ期間の短縮や、コストダウンを図ることが可能である。
(半導体装置用パッケージの作製方法の説明)
次に、本発明の実施の形態に係る半導体装置用パッケージの作製方法について、図1乃至図2を参照して説明する。
最初に、3本のリード11a、11b、11eを一組として、その1組以上がタイバー12a、12bによって固定された、図1(a)に示すようなリードフレーム101と、図2(a)に示すように、チップ載置領域14bの周辺に貫通穴14aを有する板状部材14で構成されたダイアタッチ部103とを別々に準備する。
このように、リードフレーム101とダイアタッチ部103とを別々に準備しているため、リード11a、11b、11e及びタイバー12a、12bと板状部材14に関し、以下のように、互いに異なる材料を用い、互いにその材料の板厚を変え、また、互いにそのめっき厚を変えて作製することができる。この実施例では、3本のリード11a、11b、11e及びタイバー12a、12bの材料として、厚さ0.2乃至0.4mmの42アロイが用いられ、また、それらには、ワイヤボンディング領域を含む全表面に厚さ0.2μmの金めっきが施されている。一方、板状部材14として、厚さ0.8mmの銅が用いられ、また、板状部材14にはチップ載置領域14bを含む全面に0.05μmの金めっきが施されている。
次に、リードフレーム101を樹脂モールドキャビティに挟み込み、キャビティに熱可塑性樹脂を注入し、冷却して樹脂を固める。これにより、図1(b)に示すように、一組を構成する3本のリード11a、11b、11eが相互の配置を保って固定され、かつその3本のリード11a、11b、11eの各々においてワイヤボンディング領域11c、11d、11fが露出する。このとき、同時に、絶縁体13の4箇所に突起部13aが形成される。これにより、リード部102が形成される。
次に、図2(a)に示すように、ダイアタッチ部103となる、貫通穴14aを有する板状部材14を準備し、図2(b)に示すように、リード部102の突起部13aをダイアタッチ部103の板状部材14の貫通穴14aに挿入する。
これにより、3本のリード11a、11b、11eのワイヤボンディング領域11c、11d、11fと板状部材14のチップ載置領域14bとの位置出しを、自己整合的に容易に、行うことができる。
次いで、図2(c)に示すように、超音波或いは熱を印加することにより突起部13aの先端を溶融して潰す。これにより、潰された突起部13bが貫通穴14aの径より大きくなるため、貫通穴14aから突起部13bが抜けなくなる。したがって、ダイアタッチ部103は絶縁体13を介してリード部102に固定され、ダイアタッチ部103とリード部102とが一体化される。これにより、半導体装置用パッケージ104が完成する。
その後、その半導体装置用パッケージ104を用い、以下のようにして光半導体装置を製造することができる。
すなわち、ダイアタッチ部103のチップ載置領域14bに共晶合金や半田溶着などにより光半導体チップを搭載する。続いて、Auワイヤなどによりワイヤボンディングを行い、搭載された光半導体チップと3本のリード11a、11b、11eとを接続する。この場合、リード部102においてはワイヤボンディング領域11c、11d、11fにAuワイヤなどを接続し、ダイアタッチ部103においては光半導体チップの電極などにAuワイヤなどを接続する。
次いで、チップ及びワイヤを保護するため熱可塑性樹脂で被覆し、固めて光半導体装置が完成する。その後、タイバー12a、12bを切除して光半導体装置をリードフレームから分離する。
以上のように、本発明の実施の形態の半導体装置用パッケージの作製方法によれば、ダイアタッチ部103とリード部102とを別々に作製し、かつ放熱が必要なダイアタッチ部103に選択的に熱伝導率のよい材料、例えば、銅を用い、また、その材料の板厚を選択的に厚くし、また、ワイヤボンディングを行うリード11a、11b、11eのめっき厚を選択的に厚くしている。これにより、材料の浪費を抑制し、かつ余計な手間を省きつつ、性能向上を図ることが可能である。
さらに、ダイアタッチ部103とリード部102とを別々に作製することにより、これらのうち何れか一を共通部品とし、他の一の部品を顧客の種々の要望に合わせて変更することができ、これにより、製品の立上げ期間の短縮や、製造のコストダウンを図ることが可能である。
(本発明の他の実施の形態)
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
例えば、上記のダイアタッチ部103の板状部材14においては貫通穴14aの径をリード部102側からその反対側に向かって一定としており、潰された突起部13bが貫通穴14aの外に出ているが、図3(a)に示すように、貫通穴14cは、その大きさがリード部102側からその反対側に向かって漸次大きくなっていてもよい。すなわち、貫通穴14cは、リード部102側の端部で穴径が最小となっているテーパ形状を有していてもよい。この場合、半導体装置用パッケージを作成するには、図3(a)に示すように、リード部102の突起部13aをダイアタッチ部103の板状部材14の貫通穴14cに挿入した後、図3(b)に示すように、突起部13aの先端を潰して貫通穴14c内に埋め込む。これにより、潰された突起部13cが貫通穴14cに完全に収まるとともに、潰された突起部13cが貫通穴14cの最小径より大きくなるため、貫通穴14cから突起部13cが抜けなくなり、ダイアタッチ部103とリード部102が絶縁体13を介して固定され、一体化される。
このように、潰された突起部13cが貫通穴14cに完全に収まるようにすることで、ダイアタッチ部103の裏面が平坦になるため、ダイアタッチ部103の裏面に放熱板を取り付けるような場合などに有効になる。
また、図4(a)に示すように、ダイアタッチ部103の板状部材14の貫通穴14dはその内壁に段差を有し、リード部102側よりもその反対側の方が穴14dの大きさが大きくなっていてもよい。この場合、半導体装置用パッケージを作成するには、図4(a)に示すように、リード部102の突起部103aをダイアタッチ部103の板状部材14の貫通穴14dに挿入した後、図4(b)に示すように、突起部13aの先端を潰して貫通穴14d内壁の段差上面に広げる。これにより、潰された突起部13dが貫通穴14dに完全に収まるとともに、潰された突起部13dが貫通穴14dの径より大きくなるため、貫通穴14dから突起部13dが抜けなくなり、ダイアタッチ部103とリード部102が絶縁体13を介して固定され、一体化される。
この場合もダイアタッチ部103の裏面が平坦になるため、ダイアタッチ部103の裏面に放熱板を取り付けるような場合などに有効である。
また、上記実施形態では、ダイアタッチ部103の板状部材14の形状として、図2(a)に示すような形状のものを用いているが、その代わりに、必要とされる半導体装置用パッケージ104の最終的な形状により、種々の形状のものを用いることができる。例えば、図5(a)、(b)に示すようなものがある。
図5(a)、(b)は、それぞれ、この発明の実施の形態に係る半導体装置用パッケージに用いられるダイアタッチ部103の他の形状を有する板状部材14x、14yを示す平面図である。図5(a)、(b)の板状部材14x、14yにおいて、貫通穴14aはチップ載置領域14bの周囲に4箇所設けられている。
また、上記ダイアタッチ部103を構成する板状部材14、14x、14yでは、いずれも貫通穴14aはチップ載置領域14bの周囲に4箇所設けられているが、これに限られない。ダイアタッチ部103とリード部102とがリード部102の絶縁体13を介して固定され、一体化できれば、貫通穴14aは1以上あればよく、絶縁体13の突起部もそれに応じて1以上あればよい。
また、ダイアタッチ部103を構成する板状部材14、14x、14yとして、上記実施形態では銅などの導電体を用いているが、それに限られない。熱伝導や放熱性のよい絶縁体その他を用いてもよい。
また、チップ載置領域14bやワイヤボンディング領域11c、11d、11fに金メッキを行っているが、これに限られない、銀(Ag)めっき、パラジウム(Pd)めっきなどを行ってもよい。
また、上記実施形態では、半導体装置用パッケージ104を光半導体装置に用いているが、これに限らない。その半導体装置用パッケージ104を、低コスト化を必要とし、かつ高い放熱性を必要とするその他のトランジスタやダイオードなどの半導体装置に用いてもよい。
(a)、(b)は、本発明の実施の形態である半導体装置用パッケージの作製方法を示す図(その1)である。(a)は平面図であり、(b)は三角法に基づく平面図、上側側面図及び右側側面図である。 (a)乃至(c)は、本発明の実施の形態である半導体装置用パッケージの作製方法を示す図(その2)である。(a)は三角法に基づく平面図、上側側面図及び右側側面図であり、(b)は側面図であり、(c)は三角法に基づく表面の平面図、上側側面図及び右側側面図と、裏面の平面図である。 (a)、(b)は、本発明の実施の形態である、他の半導体装置用パッケージの作製方法を示す断面図である。 (a)、(b)は、本発明の実施の形態である、さらに他の半導体装置用パッケージの作製方法を示す断面図である。 (a)、(b)は、本発明の実施の形態である半導体装置用パッケージに用いられるダイアタッチ部の板状部材の他の構造について示す平面図である。 従来例の半導体装置用パッケージの作製方法を示す側面図である。
符号の説明
11…一組のリード、11a、11b、11e…リード、11c、11d、11f…ワイヤボンディング領域、12a、12b…タイバー、13…絶縁体、13a…突起部、13b、13c、13d…潰された突起部、14、14x、14y…板状部材、14a…貫通穴、14b…チップ載置領域、101…リードフレーム、102…リード部、103…ダイアタッチ部、104…半導体装置用パッケージ。

Claims (8)

  1. チップ載置領域を有する板状部材で構成されるダイアタッチ部と、
    複数のリードと絶縁体とで構成され、前記複数のリード間の相互配置が保持されるように、かつ該複数のリードの各々においてワイヤボンディング領域が露出するように該複数のリードが前記絶縁体により固定されてなるリード部とを備え、
    前記板状部材は前記チップ載置領域の周辺に貫通穴を有し、かつ、前記絶縁体は該貫通穴に対応する位置に突起部を有し、前記貫通穴に前記突起部が挿入され、該突起部の先端が潰されることにより、前記ダイアタッチ部と前記リード部とが前記絶縁体を介して固定され、一体化されていることを特徴とする半導体装置用パッケージ。
  2. 前記貫通穴は、その大きさが前記リード部側からその反対側に向かって漸次大きくなっていることを特徴とする請求項1記載の半導体装置用パッケージ。
  3. 前記貫通穴はその内壁に段差を有し、前記リード部側よりもその反対側の方が穴の大きさが大きくなっていることを特徴とする請求項1記載の半導体装置用パッケージ。
  4. 前記ダイアタッチ部の板状部材と前記リード部の複数のリードとは、異なる種類の材料で構成されていることを特徴とする請求項1乃至3の何れか一に記載の半導体装置用パッケージ。
  5. 前記ダイアタッチ部の板状部材と前記リード部の複数のリードとは、異なる板厚を有する板状部材で構成されていることを特徴とする請求項1乃至4の何れか一に記載の半導体装置用パッケージ。
  6. 前記板状部材のチップ載置領域及び前記複数のリードのワイヤボンディング領域にはめっきが施されており、該めっきの厚さは前記チップ載置領域とワイヤボンディング領域とで異なっていることを特徴とする請求項1乃至5の何れか一に記載の半導体装置用パッケージ。
  7. 前記絶縁体は熱可塑性樹脂であることを特徴とする請求項1乃至6の何れか一に記載の半導体装置用パッケージ。
  8. 複数のリードを一組として、その1組以上がタイバーによって固定されたリードフレームと、チップ載置領域を有する板状部材で構成され、該板状部材は前記チップ載置領域の周辺に貫通穴を有するダイアタッチ部とを準備し、
    前記複数のリード間の相互配置が保持されるように、かつ前記複数のリードの各々においてワイヤボンディング領域が露出するように、前記複数のリードを絶縁体で固定し、かつ該絶縁体において前記貫通穴に対応する位置に突起部を設けてリード部を形成し、
    該リード部の突起部を前記ダイアタッチ部の貫通穴に挿入し、
    前記貫通穴に挿入した突起部の先端を潰すことにより、前記ダイアタッチ部と前記リード部とを前記絶縁体を介して固定し、一体化することを特徴とする半導体装置用パッケージの作製方法。
JP2006303553A 2006-11-09 2006-11-09 半導体装置用パッケージ及びその作製方法 Pending JP2008124097A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006303553A JP2008124097A (ja) 2006-11-09 2006-11-09 半導体装置用パッケージ及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006303553A JP2008124097A (ja) 2006-11-09 2006-11-09 半導体装置用パッケージ及びその作製方法

Publications (1)

Publication Number Publication Date
JP2008124097A true JP2008124097A (ja) 2008-05-29

Family

ID=39508559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006303553A Pending JP2008124097A (ja) 2006-11-09 2006-11-09 半導体装置用パッケージ及びその作製方法

Country Status (1)

Country Link
JP (1) JP2008124097A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130866A (en) * 1975-05-08 1976-11-13 Seiko Instr & Electronics Method of mounting electronic timekeeper circuits
JPS57145352A (en) * 1981-03-04 1982-09-08 Hitachi Cable Ltd Lead frame for semiconductor
JPS5861651A (ja) * 1981-09-16 1983-04-12 アイソトロニクス・インコ−ポレ−テツド マイクロサ−キツト・パツケ−ジ
JPS61296742A (ja) * 1985-06-26 1986-12-27 Oki Electric Ind Co Ltd 樹脂シ−ルパツケ−ジ
JPH03227535A (ja) * 1990-02-01 1991-10-08 Mitsubishi Electric Corp 半導体装置
JP2000138323A (ja) * 1998-10-29 2000-05-16 Kyocera Corp 光半導体素子収納用パッケージ
JP2006049690A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体パッケージ,その製造方法及び半導体デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130866A (en) * 1975-05-08 1976-11-13 Seiko Instr & Electronics Method of mounting electronic timekeeper circuits
JPS57145352A (en) * 1981-03-04 1982-09-08 Hitachi Cable Ltd Lead frame for semiconductor
JPS5861651A (ja) * 1981-09-16 1983-04-12 アイソトロニクス・インコ−ポレ−テツド マイクロサ−キツト・パツケ−ジ
JPS61296742A (ja) * 1985-06-26 1986-12-27 Oki Electric Ind Co Ltd 樹脂シ−ルパツケ−ジ
JPH03227535A (ja) * 1990-02-01 1991-10-08 Mitsubishi Electric Corp 半導体装置
JP2000138323A (ja) * 1998-10-29 2000-05-16 Kyocera Corp 光半導体素子収納用パッケージ
JP2006049690A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体パッケージ,その製造方法及び半導体デバイス

Similar Documents

Publication Publication Date Title
JP2924854B2 (ja) 半導体装置、その製造方法
US7183630B1 (en) Lead frame with plated end leads
KR101131353B1 (ko) 반도체 장치
JP2006517744A (ja) 代替のflmpパッケージ設計およびそのパッケージ製造方法
WO2013065474A1 (ja) 半導体装置
JP2907186B2 (ja) 半導体装置、その製造方法
JP2004179253A (ja) 半導体装置およびその製造方法
JP2006100636A (ja) 半導体装置の製造方法
JP2003179292A (ja) 半導体レーザ装置およびその製造方法
JP2012033665A (ja) 半導体装置及びその製造方法
JPH11191562A (ja) 半導体装置の製造方法
JP2008124097A (ja) 半導体装置用パッケージ及びその作製方法
CN108336041A (zh) 散热件及具有散热件的芯片封装件
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2017028131A (ja) パッケージ実装体
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP2019186338A (ja) 半導体装置
TWM567481U (zh) 具有晶片座的導線架結構
JPH09186273A (ja) 半導体パッケージおよびその製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP5465508B2 (ja) 半導体レーザ用パッケージ、半導体レーザ装置及び製造方法
JP3111759B2 (ja) リードフレームおよびリードフレームの製造方法
JP4840305B2 (ja) 半導体装置の製造方法
JPH0661400A (ja) ヒートシンク付樹脂パッケージ半導体装置の製造方法
JP3795047B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025