CN101002317A - 半导体封装体、该半导体封装体制造方法及半导体装置 - Google Patents

半导体封装体、该半导体封装体制造方法及半导体装置 Download PDF

Info

Publication number
CN101002317A
CN101002317A CN200580026424.4A CN200580026424A CN101002317A CN 101002317 A CN101002317 A CN 101002317A CN 200580026424 A CN200580026424 A CN 200580026424A CN 101002317 A CN101002317 A CN 101002317A
Authority
CN
China
Prior art keywords
mentioned
seal
lead
conductor side
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200580026424.4A
Other languages
English (en)
Other versions
CN100470768C (zh
Inventor
稻生寿穗
平野辰也
清水克敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd.
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101002317A publication Critical patent/CN101002317A/zh
Application granted granted Critical
Publication of CN100470768C publication Critical patent/CN100470768C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体封装体的制造方法，包含使用托架与开孔机开孔通过模具所形成的密封体的导线侧面区域的一部分与连接杆的步骤。托架，是在自密封体上部的侧面尽量后退的部位有外侧面，并有大致靠近于密封体下部的侧面的大致靠近的内侧面。托架的上表面宽度小于密封体上部的悬空突出量。导线侧面区域中，位于密封体上部的悬空突出部的垂直下方之前端区域(Ra)，包含朝向下方倾斜于内侧的倾斜面(Fa1)。

Description

半导体封装体、该半导体封装体制造方法及半导体装置
技术领域
[0001]本发明，是关于一种安装有LSI芯片、固体摄像元件、受发光元件等且由树脂或陶瓷构成的半导体封装体、该半导体封装体的制造方法及半导体装置。
背景技术
[0002]迄今为止，半导体封装体的铸模步骤是通过下述处理实行的。即于邻接于模腔的区域内，将包含导线及连接各导线之间的连接杆等的导线架夹于金属模具的下箱下模与上箱上模之间，于模腔内铸模树脂或陶瓷。
[0003]在此之际，如专利文献1的图3、图4所示，于连接杆与密封体之间残留有树脂等。其原因在于：在铸模步骤中，为使连接杆仅位于距模腔特定距离的外侧，将树脂等注入由金属模具的上箱上模与下箱下模及连接杆所形成的空间内。并且，下述情形已为众所周知，即铸模步骤结束后，为切断各导线之间的电连接，而切断连接各导线的连接杆，但由于残留树脂(或陶瓷)对导线的黏着力较弱，故而引起脱落等各种不良现象。
[0004]因此，例如专利文献1中，相同公报的图2所示，通过使用设置有弹性体的树脂雕刻模切断连接杆，从而可同时去除残留树脂与连接杆。
[0005]又如专利文献2的图1所示的方法中，通过将支撑连接杆与密封体之间的导线部分的冲模部分侧缘置于较导线侧缘更靠内侧的部位，切断连接杆，从而设为残留一部分残留树脂的状态后，通过弹性体等去除剩余残留树脂。
(专利文献1)日本专利公开平7-193095号公报(平7＝1995年)
(专利文献2)日本专利公开2003-17643号公报
(发明所要解决的课题)
[0006]然而，在半导体封装体中，存在有下述半导体封装体：具有所谓悬空突伸构造，即高于密封体的导线的上方部分大于低于密封体的导线的下方部分。
[0007]图13，是表示具备具有以前的悬空突伸构造的半导体封装体的光学装置的构造的剖面图。然而，图13的左端表示通过导线之间的树脂部分的剖面构造，图13的右端表示通过导线的剖面构造。
[0008]如图13所示，光学装置具有：固体摄像元件、受发光元件、LSI等光学芯片101；用以收发光学芯片101与外部机器之间的信号的导线102；连接半导体芯片101与导线102的金属细线107；密封导线102的矩形状密封体103；以及安装于密封体103的上面的玻璃窗、全息全像片及陶瓷盖等盖部件105。并且，密封体103中位于导线102的周围的部分，可划分为位于导线102的上表面一侧的密封体上部103a，位于导线102的下表面一侧的密封体下部103b，以及被密封体下部103b及密封体上部103a夹住而填充导线之间的缝隙的导线侧面区域103c。然而，于密封体上部103a、密封体下部103b及导线侧面区域103c之间并无清晰界线，密封体103是由铸模时所流入的树脂一体形成。
[0009]又，于密封体上部103a的上面安装有盖部件105，于密封体下部103b的中央部安装有光学芯片101。即，构造为如下所述。于被由密封体上部103a、密封体下部103b、导线侧面区域103c及玻璃窗105所包围的内部空间106内，配置有光学芯片101。
[0010]在此，于图13的左端所示的外部导线102b的区域Rd，表示去除连接杆的部分。又，虽然图13中未图示，但铸模步骤结束后，还尚存在作为导线侧面区域103c的一部分的且较密封体上部103a更向外侧突出的部分(残留树脂)。并且，当切断连接杆(部分开孔步骤)时，可同时去除铸模步骤结束后存在的导线侧面区域103c中，较密封体上部103a的悬空突伸部更向侧面突出的区域与连接杆。
[0011]然而，由于导线侧面区域103c中位于密封体上部103a的下方之前端区域Rb未被去除而残留，因此当弯曲导线102时，存在使该前端区域Rb脱落的可能性。并且，弯曲导线102后，经过于密封体下部103b安装光学芯片101、引线焊接以及安装玻璃窗105等步骤。但实施上述步骤途中，当自前端区域103c脱落的碎屑进入封装体的空间106时，会引起光学装置运行不良的情况。例如，当碎屑附着于固体摄像元件的受光面时，会引起图像的局部短缺，当碎屑附着于发光元件的发光面或反射镜面时，会干扰激光射入至记录媒体。又，于搭载有CPU或存储体的LSI的半导体封装体中，亦存在由于附着有碎屑引起可靠性降低的可能性。
发明内容
[0012]本发明的目的，在于提供一种半导体封装体、该半导体封装体的制造方法及半导体装置，该半导体封装体可抑制悬空突伸型半导体封装体中的连接杆内侧的模具材料的脱落，并且可信度较高。
(为解决课题的方法)
[0013]本发明的第一半导体封装体，其特征在于：将密封体中的导线周围区域划分为位于导线下表面一侧的密封体下部，位于导线上表面一侧且一部分自密封体下部悬空突伸的密封体上部，以及填充导线之间空隙的导线侧面区域；使导线侧面区域的外侧面朝向下方倾斜于内侧，将自导线侧面区域的密封体下部突出之前端区域宽度设为密封体上部悬空突伸量的1/5～4/5范围内。
[0014]由此，当弯曲外部导线时，成为于导线侧面区域中弯曲外部导线的区域内基本上不存在密封体的构造，故而可抑制碎屑的产生提高可靠性。
[0015]本发明的第二半导体封装体，其特征在于：将密封体中的导线周围区域划分为位于导线下表面一侧的密封体下部，位于导线上表面一侧且一部分自密封体下部悬空突伸的密封体上部，以及填充导线之间空隙的导线侧面区域；使导线侧面区域的外侧面朝向下方倾斜于内侧，从而使自导线侧面区域的密封体下部突出之前端区域不会接触弯曲外部导线的区域。
[0016]由此，亦可获得与第一半导体封装体相同的作用效果。
[0017]本发明的第一或第二半导体装置，是在包含半导体芯片与储存半导体芯片的半导体封装体的半导体装置中，将半导体封装体的构造设为上述第一或第二半导体封装体的构造。
[0018]本发明的半导体封装体的制造方法，其特征在于：通过铸模步骤，形成导线周围区域划分为位于导线下表面一侧的密封体下部、位于导线上表面一侧且一部分自密封体下部悬空突伸的密封体上部以及填充导线之间空隙的导线侧面区域的密封体后，使用刃口宽度小于密封体上部的悬空突伸量的托架开孔导线侧面区域，由此将自导线侧面区域的密封体下部突出之前端区域宽度设为密封体上部的悬空突伸量的1/5～4/5范围内。
[0019]通过该方法，可获得上述第一或第二半导体封装体的构造。
[0020]开孔时，使用密封体的导线侧面区域的刃口角度为95°～120°范围内的开孔机，由此可减轻施加于托架的载荷，防止托架的破损等。
[0021]开孔时，使用刃口的平面形状与密封体的导线侧面区域未接触的部分突出至连接杆一侧的齿状托架，由此可确保托架的强度，防止托架破损。
[0022]本发明的第二半导体封装体的制造方法，其特征在于：使用设置有包含与连接杆接触的外侧面与朝向上方倾斜于外侧的内侧面的凸部的下箱下模，以及与下箱下模之间夹有导线架的上箱上模，通过具有上述下箱下模与上箱上模的模具材料，于较上述连接杆更靠近前端侧，至少铸模上述多条导线之前端与基端间的各部分。
[0023]通过该方法，可获得上述第一或第二半导体封装体的构造。
-发明的效果-
[0024]通过本发明的半导体封装体、该半导体封装体的制造方法及半导体装置，可获得一种由于模具材料的碎屑引起不良的情况较少且可靠性较高的半导体封装体或半导体装置。
附图说明
[0025]图1，是表示本发明的第一实施形态的半导体装置的构造剖面图。
图2(a)、图2(b)，是表示第一实施形态的铸模步骤结束时刻的半导体封装体的构造立体图及剖面图。
图3(a)、图3(b)，是于第一实施形态的部分开孔步骤中形成的各半导体封装体的立体图及剖面图。
图4，是仅取出表示第一实施形态中的导线弯曲步骤结束后的半导体封装体的剖面图。
图5(a)、图5(b)，是分别依次表示用于先前的部分开孔步骤的托架及开孔机的构造的部分剖面图，用于第一实施形态的部分开孔步骤的托架及开孔机的构造的部分剖面图。
图6(a)至图6(d)，分别依次是用于先前的制造步骤的半导体封装体的部分剖面图，导线弯曲前的部分背视图，导线弯曲后的部分立体图，导线弯曲后的部分背视图，图6(e)至图6(h)，分别依次是用于第一实施形态的制造步骤的半导体封装体的部分剖面图，导线弯曲前的部分背视图，导线弯曲后的部分立体图，导线弯曲后的部分背视图。
图7，是用以说明第一实施形态中的密封体的导线侧面区域之前端区域下表面宽度的适当范围的部分剖面图。
图8，是表示对于第一实施形态中的开孔机的树脂侧刃口角度的切断载荷的变化的图。
图9(a)、图9(b)，是用以说明托架的刃口的平面形状与导线架的形状间的关系的密封体、冲模及托架的部分剖面图，以及托架的平面图。
图10(a)、图10(b)，是表示用于先前的部分开孔步骤的托架及冲模与密封体的位置关系的平面图，以及表示导线侧面区域落下时的状态的Xb-Xb线中的剖面图，图10(c)、图10(d)，是表示用于第一实施形态的部分开孔步骤的托架及冲模与密封体的位置关系的平面图，以及表示导线侧面区域落下时的状态的Xd-Xd线中的剖面图。
图11(a)、图11(b)，是仅取出表示第二实施形态中的金属模具的下箱下模的模腔附近的构造立体图及平面图。
图12(a)、图12(b)，是表示第二实施形态中的铸模步骤的金属模具及导线架的位置关系的部分剖面图，以及表示铸模步骤结束后的密封体的构造的部分剖面图。
图13是表示具备具有先前的悬空突伸构造的半导体封装体的光学装置的构造的剖面图。
(符号说明)
[0026]  1    半导体装置
        2    半导体封装体
        11   半导体芯片
        12   导线
        12a  内部导线
        12b  外部导线
        13   密封体
        13a  密封体上部
        13b  密封体下部
        13c  导线侧面区域
        15   盖部件
        17   金属细线
        20   导线架
        20a  内部导线
        20b  外部导线
        20c  连接杆
        30   托架
        31   开孔机
        32   冲模
        50   下箱下模
        51   连接方块
        51a  内侧面
        51b  外侧面
        52   上箱上模
Fa1    倾斜面
Fa2    下表面
Ra    前端区域
具体实施方式
[0027](第一实施形态)
图1，是表示本发明的第一实施形态的半导体装置1的构造剖面图。然而，图1的左端表示通过导线之间的树脂部分的剖面构造，图1的右端表示通过导线的剖面构造。如同图所示，半导体装置1包含固体摄像元件、受发光元件、LSI等半导体芯片11，用以收发
半导体芯片11与外部机器之间的信号的导线12，作为连接半导体芯片11与导线12的电连接部件的金属细线17，密封导线12的矩形状密封体13，以及安装于密封体13的上面的玻璃窗、全息全像片、陶瓷盖等盖部件15。并且，密封体13中位于导线12周围的部分(具体而言，两个边区域)，其可划分为位于导线12的上表面一侧的密封体上部13a，位于导线12的下表面一侧的密封体下部13b，以及夹于密封体下部13b与密封体上部13a之间、填充导线之间空隙的导线侧面区域13c。然而，于密封体上部13a、密封体下部13b及导线侧面区域13c之间并无清晰界线，密封体13是由铸模时所流入的树脂一体形成。又，于未形成有导线12的周围并未存在导线侧面区域，从而无需划分为密封体上部与密封体下部。
[0028]又，于密封体上部13a的上面安装有盖部件15，于密封体下部13b的中央部安装有半导体芯片11。即，成为如下构造：于由密封体上部13a、密封体下部13b及盖部件15包围的内部空间16内，配置有半导体芯片11。
[0029]又，将导线12中通过密封体13密封的部分以及内部空间16内曝露的部分称为内部导线12a，将导线12中较密封体13更向外侧突出的部分称为外部导线12b。
[0030]于本实施形态中，由导线12、密封体上部13a、密封体下部13b及导线侧面区域13c构成半导体封装体2，于该半导体封装体2安装半导体芯片11、金属细线17及盖部件15，由此构成半导体装置1。
[0031]在此，图1的左端所示的外部导线12b的区域Rd，其表示去除连接杆的部分。又，虽然图1中未表示，但铸模步骤结束后，还存在导线侧面区域13c的一部分、即较密封体上部13a更向外侧突出的部分。
[0032]并且，于本实施形态中，与先前的封装体不同地，切断(部分开孔步骤)连接杆时，不仅去除铸模步骤结束后存在的导线侧面区域13c中，较密封体上部13a的悬空突伸部更向侧面突出的区域，并且亦同时去除位于密封体上部13a的悬空突伸部的垂直下方的部分的一部分与连接杆，其结果，导线侧面区域13c之前端区域Ra的侧面成为如朝向下方进入内侧般大幅度倾斜的倾斜面Fa1。
[0033]其次，就利用本发明的实施形态的树脂模具的半导体封装体的制造步骤，加以说明。
[0034]图2(a)、图2(b)，是表示铸模步骤结束时刻的半导体封装体的构造的立体图及剖面图。图2(b)的左端表示不通过导线的剖面，图2(a)的右端表示通过导线的剖面。再者，图2(a)与图2(b)的比例并未相同。如图2(a)、(b)所示，导线架20被密封于具有铸模树脂的密封体上部13a与密封体下部13b之间。然而，如上所述，于密封体上部13a与密封体下部13b之间并无清晰界线，密封体13是由铸模时所流入的树脂一体形成。
[0035]于导线架20中，将较连接杆20c更靠内侧的导线称为内部导线20a，将较连接杆20c更靠外侧的导线称为外部导线20b。并且，于内部导线20a中自密封体下部13b向侧面突出的部分与连接杆20c之间，存在密封体13的导线侧面区域13c。于导线架20中，大量设置有多数个密封体形成区域。又，于密封体下部13b的内侧，曝露有内部导线20a的端部上面，于该曝露部分实施引线焊接。
[0036]以下，自图2所示的构造体开孔连接杆20c以及导线侧面区域13c的一部分(部分开孔步骤)。于该步骤中，使用图10(b)、(c)所示的托架30、开孔机31以及冲模32。
[0037]其后，实施引线焊接或安装引线焊接与盖部件后，自导线架本体割断外部导线之前端，并且沿着未设置有导线的密封体侧面切断导线架，由此自导线架割断各个半导体封装体(最终开孔步骤)。
[0038]图3(a)、图3(b)，是部分开孔步骤中形成的各个半导体封装体的立体图及剖面图。图3(b)的左端表示不通过导线的剖面，图3(b)的右端表示通过导线的剖面。再者，图3(a)与图3(b)的比例并不相同。于部分开孔步骤中，同时去除连接杆20c与导线侧面区域13c，使各导线分离独立。
[0039]于各半导体封装体中，将导线12中填充于密封体13的部分以及较密封体13更靠内侧的部分称为内部导线12a，将自密封体13向外侧突出的部分称为外部导线12b。即，由于连接杆消失，因此内部导线12a与外部导线12b的界线与导线架的界线有所不同。又，如下所述，于开孔机的刃口与托架的刃口之间斜向剪切图2(a)、(b)所示的密封体下部13b的导线侧面区域13c，由此去除导线侧面区域13c中较密封体上部13a更向外侧突出的部分与位于密封体上部13a的悬空突伸部的垂直下方的部分的一部分。故而，夹于外部导线12b之间的密封体下部13b之前端区域Ra的侧面，其成为朝向下方倾斜于内侧的倾斜面Fa1。
[0040]其后，外部导线12b向下方弯曲，从而加工为可安装于半导体封装体2的母基板的形状(导线弯曲步骤)。
[0041]图4，是表示仅取出导线弯曲步骤结束时刻的半导体封装体的剖面图。图4的左端表示不通过导线的剖面，图4的右端表示通过导线的剖面。
[0042]此时，如下所述，于本实施形态中，通过调整托架宽度，从而于外部导线12b之间斜向剪切作为导线侧面区域的一部分的密封体下部13b之前端区域Ra，于外部导线12b弯曲的部分侧面基本上未存在导线侧面区域，故而可抑制导线弯曲步骤中导线侧面区域的碎屑的产生，可防止碎屑引起的半导体装置的可靠性的不良。例如，可防止由于碎屑附着于固体摄像元件的受光面所引起的图像信号的局部短缺，或者由于碎屑附着于发光元件的发光面或反射镜面所引起的至记录面的射入信号的短缺等。又，可防止下述情形：由于附着于用于制造步骤的机器类，导致碎屑附着于其他半导体封装体的各部。
[0043]于本实施形态的步骤中，实施导线弯曲步骤之前，将固体摄像元件、受发光元件、LSI等半导体芯片11设置于密封体下部13b的凹部底面，通过金属细线17连接半导体芯片11的一部分(电极垫)与内部导线12a(引线焊接步骤)。其后，实施上述导线弯曲步骤后，通过黏接剂将盖部件15固定于密封体上部13a的上面，由此形成有图1所示的半导体装置。
[0044]然而，亦可于将半导体芯片11安装于密封体下部13b之前，实施导线弯曲步骤从而形成图4所示的半导体封装体。
[0045]又，有时安装盖部件15后，实施导线弯曲步骤。即使于该情形时，当碎屑飞溅至用于制造步骤的机器类时，于其它半导体封装体中安装盖部件之前已侵入有碎屑，故而亦可通过适用本发明提高可靠性。
[0046]-比较先前的部分开孔与本实施形态的部分开孔-
图5(a）、图5(b)，是分别依次表示用于先前的部分开孔步骤的托架以及开孔机的构造，用于本实施形态的部分开孔步骤的托架以及开孔机的构造的部分剖面图。
[0047]如图5(a)所示，用于先前的部分开孔步骤的托架130，其包含通常的开孔步骤中必需的对开孔机131之间隙，而于距密封体上部103a的侧面较近位置具有外侧面，距密封体下部103b的侧面较近位置具有内侧面(省略冲模的表示)。故而，托架130的上面宽度Wb具有与密封体上部103a的悬空突伸量近似的数值。于使用如此的托架130与开孔机131的部分开孔步骤中，导线侧面区域103c的剪切面基本上沿着垂直方向形成，故而导线侧面区域103c中去除的部分基本上仅是较密封体上部103a更向外侧突出的部分。其结果，密封体下部103b中位于密封体上部103a的悬空突伸部的垂直下方之前端区域Rb，其基本上直接残留。
[0048]对此，如图5(b)所示，用于本实施形态的托架30，其于自密封体上部13a的侧面尽量后退的部位具有外侧面，于密封体下部13b的侧面具有大致相近的内侧面。故而，托架30的上面宽度Wa具有大幅度小于密封体上部13a的悬空突伸量的数值。于使用如此的托架30、开孔机31及冲模32的部分开孔步骤中，于密封体上部13a的外侧面的下端部与开孔机31的刃口之间，倾斜方向形成有导线侧面区域13c的剪切面，故而导线侧面区域13c中位于密封体上部13a的悬空突伸部的垂直下方之前端区域Ra具有朝向下方倾斜于内侧的倾斜面Fa1。
[0049]如图5(b)所示，于本实施形态中，使用前端面自垂直于侧面的方向倾斜且树脂侧刃口角度α大于90°的开孔机31，但为发挥本发明的基本效果，开孔机的树脂侧刃口角度亦可为90°。然而，通过使用树脂侧刃口角度α大于90°的开孔机31，从而切断连接杆20c或导线侧面区域13c时，可同时减轻所施加的载荷。
[0050]图6(a)至图6(d)，分别依次是用于先前的制造步骤的半导体封装体的部分剖面图，导线弯曲前的部分背视图，导线弯曲后的部分立体图，导线弯曲后的部分背视图；图6(e)至(h)分别依次是用于本实施形态的制造步骤的半导体封装体的部分剖面图，导线弯曲前的部分背视图，导线弯曲后的部分立体图，导线弯曲后的部分背视图。
[0051]当比较图6(a)、图6(b)所示的用于先前的制造步骤之前端区域Rb的下表面Fb宽度与图6(e)、图6(f)所示的用于本实施形态的制造步骤之前端区域Ra的下表面Fa2宽度时，可了解到Fa2＜Fb。如图6(c)、图6(d)所示，于先前的制造步骤中，于导线弯曲步骤中前端区域Rb的一部分被遭到破坏，表示有碎屑以及遭到破坏所产生的倾斜面Cb。相对于此，如图6(g)、图6(h)所示，于本实施形态的制造步骤中，即使经过导线弯曲步骤后前端区域Ra亦未遭到破坏，倾斜面Fa1、下表面Fa2依然是部分开孔步骤中形成的剪切面。
[0052]-前端区域Ra的下表面Fa2的宽度B的适当范围-
图7，是用以说明前端区域Ra的下表面Fa2的宽度B的适当范围的部分剖面图。以下，就图5(b)所示之前端区域Ra的下表面Fa2的宽度B的适当范围，参考图7加以说明。
[0053]为防止导线弯曲步骤中产生树脂等碎屑，较好的是使前端区域Ra的下表面Fa2之前端位于较外部导线12b的弯曲开始部更靠内侧的位置。为将通常的弹性后效设为最小限，通常将外部导线12b的内侧的曲率半径R设为0.1mm至0.3mm。又，由于外部导线12b的厚度，当以小曲率半径勉强弯曲时，于外部导线12b的外侧表面附近层中产生裂痕。防止该情形产生，并且计算用以使导线弯曲步骤中不会产生碎屑的下表面Fa2的宽度B的尺寸。
[0054]首先，作为前提条件，假设
悬空突伸量A：0.4mm
导线厚度：0.15mm至0.25mm
内侧的曲率半径R：0.1mm至0.3mm
以该前提为基础，计算宽度B的适当范围。
1)以曲率半径R：0.1mm
导线厚度：0.15mm
计算前端区域Ra的下表面Fa2的宽度B的最大值。
[0055]设计上，下表面Fa2的弯曲开始位置，其仅以
2πR·(1/8)＝0.0785mm
自悬空突伸位置进入内侧，故而下表面Fa2的宽度B成为
B＝0.4-0.0785＝0.3215mm。
2)当以曲率半径R：0.3mm
导线厚度：0.25mm
计算前端区域Ra的下表面Fa2的宽度B的最短值时，下表面Fa2的弯曲开始位置仅以
2πR·(1/8)＝0.2355mm
自悬空突伸位置进入内侧。由此，下表面Fa2的宽度B成为
B＝0.4-0.2355＝0.1645mm。
当该数值中加进0.05mm的模具偏移量(步骤上的不均一性)时，B的最小值成为0.1145mm。
[0056]自上述计算，对于悬空突伸量A前端区域Ra的下表面Fa2的宽度B最大为80％，最小为28％。即，宽度B的适当范围为
B＝(1/5)A至(4/5)A。
[0057]-对于托架刃口破损的防止对策-
如上所述，于前端区域Ra的下表面Fa2的宽度B的最短值为0.1145mm的情形时，必须将图5(b)所示的托架30的刃口宽度设为约0.1mm。然而，当将托架30的刃口宽度B削薄至0.1mm的厚度时，存在托架30的刃口的机械强度降低而于部分开孔步骤中遭到破损的可能性。当然，亦可通过降低切断速度或减少一次开孔的连接杆与导线侧面区域的个数，从而减轻部分开孔步骤中施加于刃口的载荷，但于该情形时，制造效率不良，进而降低制造成本。
[0058]至于用以维持高制造效率且防止托架30的刃口遭到破损的对策，存在如下方法：通过调整开孔机的树脂侧刃口角度减轻切断时的载荷，与通过调整托架的刃口面的平面形状强化刃口强度。
1.开孔机的树脂侧刃口角度
于将开孔机31的树脂侧刃口角度设为接近90°的情形时，因同时将载荷施加于开孔机31之前端面整体，故而切断载荷较大，当对于托架30施加通过大切断载荷的弯曲矩时，存在导致托架30破损的可能性。
[0059]对此，于使用本实施形态的制造方法的情形时，因将开孔机31的树脂侧刃口角度α设为大于90°，而使开孔机31的刃口自外侧侵入导线架慢慢切断，由此可瞬间减少开孔机31与导线架的接触面积，故而可大幅度降低切断载荷。
[0060]图8，是表示对于开孔机的树脂侧刃口角度的切断载荷的变化的图。如同图所示，于开孔机的树脂侧刃口角度为95°以上范围的情形时，可降低载荷。虽然同图中未表示，但可确认95°至120°范围内时，可降低切断载荷的效果。进而，考虑到量产方面，于树脂侧刃口角度为95°至102°范围的情形时，可获得良率特别高的更好结果。
[0061]又，步骤上，即使将开孔机31的位置偏离0.1mm左右而于开孔机31与密封体上部13a之间多少产生空隙时，亦可于开孔机31的刃口最初接触连接杆20c的时刻，通过如图5(b)所示的连接杆20c与导线侧面区域13c向下弯曲的作用，于密封体上部13a的外侧面的下端部与托架30的刃口之间形成剪切面。故而，可确实防止产生随后成为碎屑的剪切残余部分。如本实施形态所示，具有如下优点：即使托架30的刃口与开孔机31的刃口间之间隔较大的情形时，亦可于两个刃口之间形成切断时较为稳定的剪切面。
[0062]并且，通过如此减轻一半切断载荷，亦可使托架30之前端部宽度Wa与先前的托架130之前端部宽度Wb减少一半。
2.托架刃口的平面形状
图9(a)、图9(b)，是用以说明托架刃口的平面形状与导线架的形状间的关系的密封体、冲模及托架的部分剖面以及托架的平面图。
[0063]如图9(b)所示，托架30的刃口，其于与导线架的内部导线20a接触的区域成为凸部30a，于与导线侧面区域13c接触的区域成为凹部30b。即，托架30的刃口具有齿状的平面形状。并且，凹部30b的刃口宽度为0.1mm左右，凸部30a的刃口宽度为0.2mm以上。再者，托架30的凸部30a的外侧面与第32的外侧面接触。
[0064]通过如此的构造，即使通过连接杆20c与导线侧面区域13c将弯曲矩作用于托架30的刃口，亦可维持托架30对于弯曲矩的高强度。故而，将图5(a)所示的刃口宽度Wa(凹部30b的刃口宽度)设为0.1mm，实施用以防止产生碎屑的部分开孔步骤，并且确保托架30的强度，可防止部分开孔步骤中托架30遭到破损。
[0065]又，通过使用可实施量产化的形状，从而可使用耐损耗性较好的超硬合金材料构成托架30。即，超硬合金材料较硬且耐损耗性较好，相反其具有脆弱易于出现缺口的性质，从而适用于施加机械性载荷的部分时必须达到某程度的厚度。故而，通过设为图9(b)所示的构造，提高耐损耗性，故而可延长初期切断尺寸的经时变化的稳定与部件的使用寿命。
[0066]-其它特征部分-
图10(a)、图10(b)，是表示用于先前的部分开孔步骤的托架及冲模与密封体的位置关系的平面图，以及表示导线侧面区域落下时的状态的Xb-Xb线中的剖面图。图10(c)、图10(d)，是表示用于本实施形态的部分开孔步骤的托架及冲模与密封体的位置关系的平面图，以及表示导线侧面区域落下时的状态的Xd-Xd线中的剖面图。
[0067]如图10(a)、图10(b)所示，支撑先前使用的冲模132的外部导线120b或连接杆120c的刃口部分之间隔约为0.69mm，对此开孔机131的宽度为0.67mm，故而于如此的冲模132的构造的情形时，存在导线侧面区域103c于冲模132之间易于堵塞，无法顺利自然落下的可能性。
[0068]对此，如图10(c)所示，于导线侧面区域13c的下方，本实施形态的冲模32的宽度自0.60mm降低至0.54mm。于本实施形态的冲模32中，支撑冲模32的外部导线20b或连接杆20c的刃口部分之间隔，其最宽部位约为0.73mm，开孔机31的宽度为0.69mm。故而，如图10(d)所示，于本实施形态的冲模32的构造的情形时，基本上导线侧面区域13c不会于冲模32之间堵塞，可顺利自然落下。
[0069]又，可抑制导线侧面区域13c落下的部分侧面中产生树脂等碎屑。
[0070](第二实施形态)
于本实施形态中，就铸模时金属模具的构造所引起的碎屑的防止对策加以说明，并非说明去除部分开孔步骤中的导线侧面区域所引起的碎屑的防止对策。
[0071]图11(a)、图11(b)，是仅取出表示第二实施形态的金属模具的下箱下模的模腔附近的构造的立体图及平面图。
[0072]如图11(a)、图11(b)所示，于金属模具的下箱下模50的模腔55的侧面，设置有用以填充导线架的被内部导线及连接杆所包围的区域的连接方块51。并且，该连接方块51的内侧面51a，其倾斜于第一实施形态中说明的密封体下部13b之前端区域Ra的倾斜面Fa。
[0073]图12(a)、图12(b)，是表示铸模步骤中的金属模具及导线架的位置关系的部分剖面图，以及表示铸模步骤结束后的密封体的构造的部分剖面图。
[0074]如图12(a)所示，将导线架20夹于下箱下模50与上箱上模52之间，使下箱下模50的连接方块51的外侧面51b接触于导线架的连接杆20c，使连接方块51的内侧面51a的上端大致与上箱上模52的内侧面的下端部一致，以此状态铸模树脂或陶瓷。
[0075]于本实施形态中，下箱下模50的连接方块51的形状，其相应导线间的尺寸，将宽度方向的尺寸设为0.06mm以上的较窄尺寸。又，相应自图11(b)所示的密封体上部31a的外侧面至连接杆20c的内侧面为止的尺寸，将连接方块51的上面长度设为0.06mm长度。进而，将连接方块51的下表面长度，设为自连接杆20c的内侧面至仅密封体上部31a的悬空突伸量的4/5向内侧缩进的部位为止的尺寸。将连接方块51的高度设为导线架20的厚度的负公差值。
[0076]如图12(b)所示，于铸模步骤结束后的密封体31的密封体下部31b之前端区域Ra，形成有对应于连接方块51的内侧面51a的倾斜面Fa1，并且形成有对应于第一实施形态中以托架的刃口所支撑的部分的平坦下表面Fa2。即，通过第一实施形态中的部分开孔步骤，可获得与去除导线侧面区域时的构造相同的构造。
[0077]于本实施形态中，作为密封体31的构造，通过第一实施形态中的部分开孔步骤，可获得与去除导线侧面区域时的构造相同的构造。故而，可防止树脂或陶瓷的碎屑引起的不良情况。
[0078]并且，于部分开孔步骤中，因可将树脂或陶瓷的切断厚度削薄，故而可延长托架的刃口的使用寿命。又，因可减轻部分开孔步骤中施加于刃口的载荷，故而可抑制产生封装体缺口。
[0079]于上述各实施形态中，就容器状且具有内部空间的类型的密封体加以说明，但本发明的半导体装置亦可适用于下述类型的密封体：不具有内部空间，并以模具材料填充半导体芯片或金属细线的周围。于相关情形时，由于碎屑附着于制造步骤的机器类，从而半导体装置的制造步骤中碎屑引起各种不良情况，但通过适用本发明可降低相关步骤中的不良情况。
-产业上利用的可能性-
[0080]本发明的半导体封装体、其制造方法及半导体装置，其可作为搭载有固体摄像元件、受发光元件、存储体及逻辑等LSI的半导体装置或其制造方法而受到利用。
权利要求书(按照条约第19条的修改)
1.一种半导体封装体，包括：用以收发半导体芯片与外部机器之间的信号的多条导线，以及至少密封上述多条导线的各部分的密封体，其特征在于：
上述密封体中的上述各导线周围的区域，可划分为
位于上述各导线的下表面一侧的密封体下部，
位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及
设置于上述密封体下部与密封体上部之间，填充上述各导线之间的空隙的导线侧面区域；另外
上述各导线，具有突出至上述密封体的外侧的外部导线与埋设于上述密封体内的内部导线，
位于较上述密封体下部更向外侧悬空突伸的密封体上部的直下方的上述导线侧面区域的外侧面，自上述密封体上部的外侧面的最下部朝向下方而倾斜于内侧。
2.一种半导体封装体，包括：用以收发半导体芯片与外部机器之间的信号的多条导线，以及至少密封上述多条导线的各部分的密封体，其特征在于：
上述密封体中的上述各导线周围的区域，可划分为
位于上述各导线的下表面一侧的密封体下部，
位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及
设置于上述密封体下部与密封体上部之间，填充上述各导线之间的空隙的导线侧面区域；另外
上述各导线，具有突出至上述密封体的外侧的外部导线，与埋设于上述密封体内的内部导线，
位于较上述密封体下部更向外侧悬空突伸的密封体上部的直下方的上述导线侧面区域的外侧面，自上述密封体上部的外侧面的最下部朝向下方而倾斜于内侧，
上述导线侧面区域的自密封体下部突出之前端区域，未接触于上述外部导线的弯曲区域。
3.一种半导体装置，具有密封体，该密封体包含：半导体芯片，用以收发半导体芯片与外部机器之间的信号的多条导线，电连接上述半导体装置的一部分与上述各导线的连接部件，以及至少密封上述多条导线的各部分，其特征在于：
上述密封体中上述各导线周围的区域，可划分为
位于上述各导线的下表面一侧的密封体下部，
位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及
设置于上述密封体下部与密封体上部之间，填充上述各导线之间的空隙的导线侧面区域；另外
上述各导线，具有突出至上述密封体的外侧且前端部弯曲的外部导线，与埋设于上述密封体内的内部导线，
位于较上述密封体下部更向外侧悬空突伸的密封体上部的直下方的上述导线侧面区域的外侧面，自上述密封体上部的外侧面的最下部朝向下方而倾斜于内侧。
4.一种半导体装置，具有密封体，该密封体包含：半导体芯片，用以收发半导体芯片与外部机器之间的信号的多条导线，电连接上述半导体装置的一部分与上述各导线的连接部件，以及至少密封上述多条导线的各部分，其特征在于：
上述密封体中上述各导线周围的区域，可划分为
位于上述各导线的下表面一侧的密封体下部，
位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及
设置于上述密封体下部与密封体上部之间，填充上述各导线之间的空隙的导线侧面区域；另外
上述各导线，具有突出至上述密封体的外侧且前端部弯曲的外部导线，与埋设于上述密封体内的内部导线，
位于较上述密封体下部更向外侧悬空突伸的密封体上部的直下方的上述导线侧面区域的外侧面，自上述密封体上部的外侧面的最下部朝向下方而倾斜于内侧，
上述导线侧面区域的自密封体下部突出之前端区域，未接触于上述外部导线的弯曲区域。
5.一种半导体封装体的制造方法，其特征在于：
包括：
步骤a，准备导线架，该导线架包含：框体本体，与基端连接于框体本体且前端对峙于半导体芯片设置区域的多条导线，以及于上述基端与前端间的部位，相互连接上述多条导线的连接杆，
步骤b，通过模具材料，于较上述连接杆更靠近前端侧至少铸模至少上述多条导线之前端与基端间的各部分，从而形成上述各导线周围的区域划分为以下部分的密封体，位于上述各导线的下表面一侧的密封体下部、位于上述各导线的上表面一侧且一部分较上述密封体下部更向外侧悬空突伸的密封体上部以及填充上述各导线之间的空隙的导线侧面区域的密封体，以及
步骤c，使用具有小于上述密封体上部的悬空突伸量的刃口宽度的托架，与支撑上述导线的较上述密封体更靠外侧的部分的冲模以及配置于上述连接杆与上述密封体的上述导线侧面区域的上方的开孔机，开孔上述连接杆与上述导线侧面区域，由此将上述导线侧面区域的自上述密封体下部突出之前端区域宽度设为制成上述密封体上部的悬空突伸量的1/5以上至4/5以下的范围内。
6.根据权利要求5所述的半导体封装体的制造方法，其特征在于：
于上述步骤c中，使用上述密封体的上述导线侧面区域侧的刃口角度为95°以上至120°以下的范围内的开孔机，作为上述开孔机。
7.根据权利要求5或6所述的半导体封装体的制造方法，其特征在于：
于上述步骤c中，使用刃口的平面形状未接触于上述密封体的上述导线侧面区域的部分突出至上述连接杆一侧的齿状托架，作为上述托架。
8.一种半导体封装体的制造方法，其特征在于：
包括：
步骤a，准备导线架，该导线架包含：框体本体，与基端连接于框体本体且前端对峙于半导体芯片设置区域的多条导线，以及于上述基端与前端间的部位，相互连接上述多条导线的连接杆，
步骤b，使用设置有包含接触于上述连接杆的外侧面与朝向上方而倾斜于外侧的内侧面的凸部的下箱下模，及与该下箱下模之间夹住上述导线架的上箱上模，通过模具材料，于较上述连接杆更靠近前端侧至少铸模至少上述多条导线之前端与基端间的各部分，以及
步骤c，使用支撑上述导线的较上述密封体更靠外侧的部分的冲模，上述连接杆以及配置于上述密封体的上述导线侧面区域的上方的开孔机，开孔上述连接杆；另外
于上述步骤c中形成密封体，该密封体是将上述导线周围的区域划分为：位于上述各导线的下表面一侧的密封体下部，位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及于上述密封体上部的悬空突伸部的下方填充各导线之间的空隙，且位于较上述密封体下部更向外侧悬空突伸的密封体上部的直下方的外侧面自上述密封体上部的外侧面的下端部朝向下方而倾斜于内侧的导线侧面区域。
9.根据权利要求1所述的半导体封装体，其特征在于：
上述导线侧面区域的自上述密封体下部突出的前端区域宽度，在上述密封体上部的悬空突伸量的1/5以上至4/5以下的范围内。
10.根据权利要求3所述的半导体装置，其特征在于：
上述导线侧面区域的自上述密封体下部突出之前端区域宽度，在上述密封体上部的悬空突伸量的1/5以上至4/5以下的范围内。

Claims (8)

1.一种半导体封装体，包括：用以收发半导体芯片与外部机器之间的信号的多条导线，以及至少密封上述多条导线的各部分的密封体，其特征在于：
上述密封体中的上述各导线周围的区域，可划分为
位于上述各导线的下表面一侧的密封体下部，
位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及
设置于上述密封体下部与密封体上部之间，填充上述各导线之间的空隙的导线侧面区域；另外
上述各导线，具有突出至上述密封体的外侧的外部导线与埋设于上述密封体内的内部导线，
上述导线侧面区域的外侧面，自上述密封体上部的外侧面的最下部朝向下方而倾斜于内侧，
上述导线侧面区域的自上述密封体下部突出的前端区域宽度，在上述密封体上部的悬空突伸量的1/5以上至4/5以下的范围内。
2.一种半导体封装体，包括：用以收发半导体芯片与外部机器之间的信号的多条导线，以及至少密封上述多条导线的各部分的密封体，其特征在于：
上述密封体中的上述各导线周围的区域，可划分为
位于上述各导线的下表面一侧的密封体下部，
位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及
设置于上述密封体下部与密封体上部之间，填充上述各导线之间的空隙的导线侧面区域；另外
上述各导线，具有突出至上述密封体的外侧的外部导线，与埋设于上述密封体内的内部导线，
上述导线侧面区域的外侧面，自上述密封体上部的外侧面的最下部朝向下方而倾斜于内侧，
上述导线侧面区域的自密封体下部突出之前端区域，未接触于上述外部导线的弯曲区域。
3.一种半导体装置，具有密封体，该密封体包含：半导体芯片，用以收发半导体芯片与外部机器之间的信号的多条导线，电连接上述半导体装置的一部分与上述各导线的连接部件，以及至少密封上述多条导线的各部分，其特征在于：
上述密封体中上述各导线周围的区域，可划分为
位于上述各导线的下表面一侧的密封体下部，
位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及
设置于上述密封体下部与密封体上部之间，填充上述各导线之间的空隙的导线侧面区域；另外
上述各导线，具有突出至上述密封体的外侧且前端部弯曲的外部导线，与埋设于上述密封体内的内部导线，
上述导线侧面区域的外侧面，自上述密封体上部的外侧面的最下部朝向下方而倾斜于内侧，
上述导线侧面区域的自上述密封体下部突出之前端区域宽度，在上述密封体上部的悬空突伸量的1/5以上至4/5以下的范围内。
4.一种半导体封装体，具有密封体，该密封体包含：半导体芯片，用以收发半导体芯片与外部机器之间的信号的多条导线，电连接上述半导体装置的一部分与上述各导线的连接部件，以及至少密封上述多条导线的各部分，其特征在于：
上述密封体中上述各导线周围的区域，可划分为
位于上述各导线的下表面一侧的密封体下部，
位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及
设置于上述密封体下部与密封体上部之间，填充上述各导线之间的空隙的导线侧面区域；另外
上述各导线，具有突出至上述密封体的外侧且前端部弯曲的外部导线，与埋设于上述密封体内的内部导线，
上述导线侧面区域的外侧面，自上述密封体上部的外侧面的最下部朝向下方而倾斜于内侧，
上述导线侧面区域的自密封体下部突出之前端区域，未接触于上述外部导线的弯曲区域。
5.一种半导体封装体的制造方法，其特征在于：
包括：
步骤a，准备导线架，该导线架包含：框体本体，与基端连接于框体本体且前端对峙于半导体芯片设置区域的多条导线，以及于上述基端与前端间的部位，相互连接上述多条导线的连接杆，
步骤b，通过模具材料，于较上述连接杆更靠近前端侧至少铸模至少上述多条导线之前端与基端间的各部分，从而形成上述各导线周围的区域划分为以下部分的密封体，位于上述各导线的下表面一侧的密封体下部、位于上述各导线的上表面一侧且一部分较上述密封体下部更向外侧悬空突伸的密封体上部以及填充上述各导线之间的空隙的导线侧面区域的密封体，以及
步骤c，使用具有小于上述密封体上部的悬空突伸量的刃口宽度的托架，与支撑上述导线的较上述密封体更靠外侧的部分的冲模以及配置于上述连接杆与上述密封体的上述导线侧面区域的上方的开孔机，开孔上述连接杆与上述导线侧面区域，由此将上述导线侧面区域的自上述密封体下部突出之前端区域宽度设为制成上述密封体上部的悬空突伸量的1/5以上至4/5以下的范围内。
6.根据权利要求5所述的半导体封装体的制造方法，其特征在于：
于上述步骤c中，使用上述密封体的上述导线侧面区域侧的刃口角度为95°以上至120°以下的范围内的开孔机，作为上述开孔机。
7.根据权利要求5或6所述的半导体封装体的制造方法，其特征在于：
于上述步骤c中，使用刃口的平面形状未接触于上述密封体的上述导线侧面区域的部分突出至上述连接杆一侧的齿状托架，作为上述托架。
8.一种半导体封装体的制造方法，其特征在于：
包括：
步骤a，准备导线架，该导线架包含：框体本体，与基端连接于框体本体且前端对峙于半导体芯片设置区域的多条导线，以及于上述基端与前端间的部位，相互连接上述多条导线的连接杆，
步骤b，使用设置有包含接触于上述连接杆的外侧面与朝向上方而倾斜于外侧的内侧面的凸部的下箱下模，及与该下箱下模之间夹住上述导线架的上箱上模，通过模具材料，于较上述连接杆更靠近前端侧至少铸模至少上述多条导线之前端与基端间的各部分，以及
步骤c，使用支撑上述导线的较上述密封体更靠外侧的部分的冲模，上述连接杆以及配置于上述密封体的上述导线侧面区域的上方的开孔机，开孔上述连接杆；另外
于上述步骤c中形成密封体，该密封体是将上述导线周围的区域划分为：位于上述各导线的下表面一侧的密封体下部，位于上述各导线的上表面一侧，且一部分较上述密封体下部更向外侧悬空突伸的密封体上部，以及于上述密封体上部的悬空突伸部的下方填充各导线之间的空隙，且外侧面自上述密封体上部的外侧面的下端部朝向下方而倾斜于内侧的导线侧面区域。
CN200580026424.4A 2004-08-06 2005-05-12 半导体封装体、该半导体封装体制造方法及半导体装置 Expired - Fee Related CN100470768C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004230712A JP4473674B2 (ja) 2004-08-06 2004-08-06 半導体パッケージ及びその製造方法
JP230712/2004 2004-08-06

Publications (2)

Publication Number Publication Date
CN101002317A true CN101002317A (zh) 2007-07-18
CN100470768C CN100470768C (zh) 2009-03-18

Family

ID=35786964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580026424.4A Expired - Fee Related CN100470768C (zh) 2004-08-06 2005-05-12 半导体封装体、该半导体封装体制造方法及半导体装置

Country Status (5)

Country Link
US (2) US7808096B2 (zh)
JP (1) JP4473674B2 (zh)
CN (1) CN100470768C (zh)
TW (1) TWI277188B (zh)
WO (1) WO2006013664A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4473674B2 (ja) * 2004-08-06 2010-06-02 パナソニック株式会社 半導体パッケージ及びその製造方法
JP2008124097A (ja) * 2006-11-09 2008-05-29 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその作製方法
KR101705700B1 (ko) * 2010-07-01 2017-02-10 엘지이노텍 주식회사 발광 소자
CN102456806A (zh) * 2010-10-26 2012-05-16 展晶科技(深圳)有限公司 发光二极管封装结构
US8487426B2 (en) * 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP2014207261A (ja) * 2013-04-10 2014-10-30 株式会社デンソー 半導体装置及びその製造方法
JP2015038920A (ja) * 2013-08-19 2015-02-26 ソニー株式会社 撮像装置および電子機器
CN115803874A (zh) * 2020-06-29 2023-03-14 京瓷株式会社 电子元件收纳用封装体、电子装置以及电子模块
US12002780B2 (en) * 2020-11-12 2024-06-04 Taiwan Semiconductor Manufacturing Company Ltd. Package structure including a base and a lid disposed over the base and method of forming the package structure
JP2023132777A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120375A (ja) 1992-10-06 1994-04-28 Sony Corp 半導体装置とその製造方法
JPH0722542A (ja) * 1993-06-29 1995-01-24 Hitachi Ltd 半導体装置および半導体装置の実装構造
JPH07193095A (ja) 1993-12-27 1995-07-28 Hitachi Ltd リード間のはみ出しレジン除去方法
JP2002094035A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 光透過用キャップ及びその製造方法
JP2003017643A (ja) 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置の製造方法および切断装置
JP2003197827A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
JP3888228B2 (ja) * 2002-05-17 2007-02-28 株式会社デンソー センサ装置
JP4473674B2 (ja) * 2004-08-06 2010-06-02 パナソニック株式会社 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
TW200620606A (en) 2006-06-16
WO2006013664A1 (ja) 2006-02-09
TWI277188B (en) 2007-03-21
US20080132002A1 (en) 2008-06-05
JP4473674B2 (ja) 2010-06-02
US20100320614A1 (en) 2010-12-23
JP2006049690A (ja) 2006-02-16
CN100470768C (zh) 2009-03-18
US7808096B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
CN100470768C (zh) 半导体封装体、该半导体封装体制造方法及半导体装置
US6696753B2 (en) Enhancement of wire bondability in semiconductor device package
US8575006B2 (en) Process to form semiconductor packages with external leads
CN100514614C (zh) 面装配型电子部件及其制造方法
EP1513200A2 (en) Solid-state imaging device and method for manufacturing the same
US6341549B2 (en) Trimming apparatus having punches with air flow routes for removal of gate scraps
CN101154602A (zh) 半导体装置的制造方法
JP4219943B2 (ja) 固体撮像装置
JP6034078B2 (ja) プリモールドリードフレームの製造方法、および、半導体装置の製造方法
CN100550330C (zh) 半导体封装的形成方法以及用于形成半导体封装的金属模具
KR100657159B1 (ko) 반도체 패키지 제조용 몰드 구조
CN210040190U (zh) 一种封装模块天线的封装结构
JP2621814B2 (ja) 樹脂封止型半導体装置
JPH09307046A (ja) 金型及び該金型を用いたタイバ−切断方法
CN110718471A (zh) 树脂密封模具和半导体装置的制造方法
JP6288120B2 (ja) 樹脂封止金型および電子部品の樹脂成形部を製造する方法
JPS6030144A (ja) 半導体装置用モ−ルド金型
JPH1079463A (ja) 半導体装置製造用切断装置
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
KR20020007462A (ko) 리드프레임
CN113345862A (zh) 钉架结构及半导体结构
KR100385140B1 (ko) 에어캐비티 타입 반도체패키지의 몰딩성형용 코어
KR100934104B1 (ko) 반도체 패키지 성형 금형 및 이를 이용한 반도체 패키지제조 방법
KR19990053262A (ko) 반도체 패키지의 제조방법
JPS62274734A (ja) 樹脂封止型電子部品の樹脂カス除去法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141126

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Osaka

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20141126

Address after: California, USA

Patentee after: Craib Innovations Ltd.

Address before: Osaka

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20170512

CF01 Termination of patent right due to non-payment of annual fee