KR100657159B1 - 반도체 패키지 제조용 몰드 구조 - Google Patents

반도체 패키지 제조용 몰드 구조 Download PDF

Info

Publication number
KR100657159B1
KR100657159B1 KR1020050033920A KR20050033920A KR100657159B1 KR 100657159 B1 KR100657159 B1 KR 100657159B1 KR 1020050033920 A KR1020050033920 A KR 1020050033920A KR 20050033920 A KR20050033920 A KR 20050033920A KR 100657159 B1 KR100657159 B1 KR 100657159B1
Authority
KR
South Korea
Prior art keywords
mold
semiconductor package
inner lead
chip mounting
mounting plate
Prior art date
Application number
KR1020050033920A
Other languages
English (en)
Other versions
KR20060111937A (ko
Inventor
권재두
김현준
김은덕
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020050033920A priority Critical patent/KR100657159B1/ko
Publication of KR20060111937A publication Critical patent/KR20060111937A/ko
Application granted granted Critical
Publication of KR100657159B1 publication Critical patent/KR100657159B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C9/00—Reinforcements or ply arrangement of pneumatic tyres
    • B60C9/18—Structure or arrangement of belts or breakers, crown-reinforcing or cushioning layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C9/00—Reinforcements or ply arrangement of pneumatic tyres
    • B60C9/18—Structure or arrangement of belts or breakers, crown-reinforcing or cushioning layers
    • B60C9/1835—Rubber strips or cushions at the belt edges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C9/00—Reinforcements or ply arrangement of pneumatic tyres
    • B60C9/18—Structure or arrangement of belts or breakers, crown-reinforcing or cushioning layers
    • B60C2009/1878—Structure or arrangement of belts or breakers, crown-reinforcing or cushioning layers with flat cushions or shear layers between the carcass and the belt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조용 몰드 구조에 관한 것으로서, 더욱 상세하게는 몰드를 구성하는 바텀 몰드의 구조를 개선하여, 반도체 패키지의 저면에서 외부로 노출되는 인너리드에 몰드 플러시 현상이 발생되는 것을 크게 줄일 수 있도록 한 반도체 패키지 제조용 몰드 구조에 관한 것이다.
즉, 본 발명은 반도체 패키지의 몰딩 공정에 사용되는 바텀 몰드의 상면에 돌출면을 일체로 형성하여, 칩탑재판의 저면과 인너리드의 저면이 돌출면에 의하여 위쪽으로 약간 상승되도록 함으로써, 칩탑재판 및 인너리드의 저면과 바텀 몰드의 표면간의 밀착력이 휠씬 증대되어 몰드 컴파운드 수지의 침투를 방지할 수 있고, 그에따라 칩탑재판 및 인너리드의 노출면에 대한 몰드 플러시 현상을 현격히 감소시킬 수 있도록 한 반도체 패키지 제조용 몰드 구조를 제공하고자 한 것이다.
반도체 패키지 제조용 몰드, 칩탑재판, 인너리드, 돌출면, 몰드 플러시

Description

반도체 패키지 제조용 몰드 구조{Mold structure for manufacturing semiconductor package}
도 1은 본 발명에 따른 반도체 패키지 제조용 몰드 구조를 나타내는 평면도 및 측면도
도 2는 본 발명에 따른 반도체 패키지 제조용 몰드 구조를 이용한 몰딩 공정을 설명하는 단면도,
도 3은 본 발명이 적용되는 반도체 패키지를 나타내는 단면도,
도 4는 도 3의 반도체 패키지를 제조하기 위한 리드프레임 구조를 보여주는 저면도,
도 5는 기존의 몰드 구조를 이용한 반도체 패키지의 몰딩 공정을 설명하는 단면도,
도 6은 기존의 몰드를 이용하여 몰딩 공정이 진행된 후, 반도체 패키지의 저면으로 노출되는 인너리드에 몰드 플러시가 발생된 것을 보여주는 저면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 인너리드 12 : 아우터 리드
14 : 칩탑재판 16 : 반도체 칩
18 : 와이어 20 : 몰딩 컴파운드 수지
22 : 탑 몰드 24 : 바텀 몰드
26 : 돌출면 28 : 캐비티
30 : 타이바 32 : 사이드 프레임
100 : 반도체 패키지
본 발명은 반도체 패키지 제조용 몰드 구조에 관한 것으로서, 더욱 상세하게는 몰드를 구성하는 바텀 몰드의 구조를 개선하여, 반도체 패키지의 저면에서 외부로 노출되는 인너리드에 몰드 플러시 현상이 집중적으로 발생되는 것을 크게 줄일 수 있도록 한 반도체 패키지 제조용 몰드 구조에 관한 것이다.
통상적으로 리드프레임은 반도체 패키지를 제조하기 위한 기판의 한종류로서, 기본적으로 골격을 이루는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드프레임과 칩탑재판을 일체로 연결하고 있는 타이바와, 상기 사이드프레임으로부터 상기 칩탑재판의 사방 모서리에 인접되게 연장된 다수의 리드로 구성되어 있다.
최근에는 칩의 크기에 가까운 패키지를 제조하기 위하여 리드프레임의 구조 또한 매우 얇고 작게 제작되고 있고, 또한 단위 생산성을 향상시키기 위하여 다수 의 반도체 패키지 영역이 한꺼번에 매트릭스 배열을 이루도록 제작되고 있으며, 이렇게 제작된 리드프레임중 하나를 소위 "마이크로 리드프레임"이라 한다.
첨부한 도 4는 마이크로 리드프레임의 일례를 나타내는 저면도로서, 하나의 유니트 단위(하나의 반도체 패키지 영역)만을 나타내고 있다.
도 4에서 보듯이, 상기 마이크로 리드프레임의 구성중 리드는 긴 길이의 인너리드(10)와 보다 짧은 길이의 아웃터 리드(12)가 서로 엇갈림 배열을 이루고 있고, 도면에서 해칭(hatching) 처리된 부분은 하프-에칭 처리된 부분으로서, 칩 탑재판(14)의 저면 테두리 부분과 인너리드(10)의 뒤쪽 부분과 아우터 리드(12)의 앞쪽 부분이 각각 하프에칭되어 있다.
이렇게 하프 에칭을 하는 이유는 몰딩 컴파운드 수지와의 결합력을 증대시키기 위함이다.
위와 같은 구조로 이루어진 마이크로 리드프레임을 이용한 반도체 패키지의 구조 및 그 제조 방법을 간략히 살펴보면 다음과 같다.
상기 마이크로 리드프레임의 칩탑재판(14)에 반도체 칩(16)을 부착하는 칩 부착 단계와; 상기 반도체 칩(16)의 본딩패드와 인너리드(10) 및 아우터 리드(12)간을 골드 와이어(18)로 연결하는 와이어 본딩 단계와; 상기 칩(16)과 와이어(18) 등을 몰딩 컴파운드 수지(20)로 몰딩하되, 상기 칩탑재판(14)의 저면과 상기 인너리드(10) 및 아우터 리드(12)의 저면(하프에칭 되지 않은 면)이 외부로 노출되도록 진행되는 몰딩 단계와; 개개의 반도체 패키지가 되도록 싱귤레이션 하는 단계 등을 통하여 첨부한 도 3에 도시된 구조의 반도체 패키지(100)로 제조된다.
도 3에서 보는 바와 같이, 마이크로 리드프레임을 이용하여 제조된 반도체 패키지의 구조적 특징은 단자 역할을 하는 인너리드(10) 및 아우터 리드(12)의 저면 그리고 칩탑재판(14)의 저면이 열방출 효과를 얻기 위하여 외부로 노출된 점에 있다.
여기서, 마이크로 리드프레임을 이용한 반도체 패키지의 제조 공정중 몰딩 공정에 대하여 보다 상세하게 살펴보면 다음과 같다.
첨부한 도 5에 도시된 바와 같이, 평평한 표면을 갖는 바텀몰드(24)에 와이어 본딩이 완료된 반도체 패키지를 안착시키는 동시에 저면에 캐비티(몰딩 컴파운드 수지가 채워지는 공간)를 갖는 탑 몰드(22)를 상기 바텀몰드(24)에 대하여 클램핑시키게 된다.
이어서, 상기 탑 몰드(22)의 중앙 위치에 관통 형성된 핀 게이트(미도시됨)를 통하여 그 내부의 캐비티(28)로 몰딩 컴파운드 수지(20)를 공급하게 된다.
따라서, 몰딩 컴파운드 수지(20)에 의하여 반도체 칩(16)과 와이어(18) 그리고 인너리드(10) 및 아우터 리드(12)의 상면과 측면, 칩탑재판(14)의 상면과 측면이 감싸여짐으로써, 상기 칩탑재판(14)의 저면과 상기 인너리드(10) 및 아우터 리드(12)의 저면이 상기 몰딩 컴파운드 수지(20)의 저면과 평행을 이루며 외부로 노출되는 상태가 된다.
이러한 몰딩 공정후, 몰드 플러시 현상에 의하여 외부로 노출된 칩탑재판(16)과 인너리드(10) 및 아우터 리드(12)의 저면에 몰딩 컴파운드 수지(20)가 묻게 되며, 이렇게 묻은 몰딩 컴파운드 수지는 후공정인 디플러시 공정(화학적 디플러시 또는 레이저 디플러시)에 의하여 제거되어진다.
그러나, 상기한 몰딩 공정중 몰드 플러시 현상에 의하여 묻은 몰딩 컴파운드 수지가 디플러시 공정에 의해서도 제대로 제거되지 않는 문제점이 있고, 특히 첨부한 도 6에서 보는 바와 같이 상기 칩탑재판(14)과 인접되어 있는 상기 인너리드(10)의 저면에 몰드 플러시 현상이 과다하게 발생하여, 디플러시 공정에 의해서도 몰딩 컴파운드 수지가 제대로 제거되지 않는 문제점이 있었다.
한편, 상기 인너리드의 저면에 몰드 플러시가 과다하게 발생하는 이유는 다음과 같다.
평평한 표면을 갖는 바텀 몰드(24)에 칩탑재판(14)의 저면과 인너리드(10) 및 아우터 리드(12)의 저면이 안착되어 밀착되는 바, 대부분 칩탑재판(14)이 완전하게 평평하지 않기 때문에 상기 바텀 몰드(24)의 표면에 닿을 때 틸트(tilt) 또는 시프트(shift) 현상이 발생하게 되고, 결국 칩탑재판(14)의 저면과 바텀 몰드(24)의 표면이 서로 완전하게 밀착되지 않아 미세한 틈새가 생기게 된다.
이에, 칩탑재판(14)의 저면과 바텀 몰드(24)의 표면 사이의 미세한 틈새를 통하여 몰딩 공정시 몰드 컴파운드 수지(20)가 침투하게 되고, 특히 칩탑재판(14)과 인접되어 있는 인너리드(10)의 저면에까지 몰딩 컴파운드 수지(20)가 침투하게 되어, 인너리드(10)의 저면에 과다한 양의 몰딩 컴파운드 수지(20)가 묻게 되는 것이다.
따라서, 상술한 바와 같이 인너리드의 저면에 묻은 몰딩 컴파운드 수지가 디플러시 공정에 의해서도 제대로 제거되지 않아, 결과적으로 반도체 패키지의 불량 을 초래하고 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 패키지의 몰딩 공정에 사용되는 바텀 몰드의 상면에 돌출면을 일체로 형성하여, 칩탑재판의 저면과 인너리드의 저면이 돌출면에 의하여 위쪽으로 약간 상승되도록 함으로써, 칩탑재판 및 인너리드의 저면과 바텀 몰드의 표면간의 밀착력이 휠씬 증대되어 몰드 컴파운드 수지의 침투를 방지할 수 있고, 그에따라 칩탑재판 및 인너리드의 노출면에 대한 몰드 플러시 현상을 현격히 감소시킬 수 있도록 한 반도체 패키지 제조용 몰드 구조를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 핀게이트 및 캐비티를 갖는 탑 몰드와, 반도체 패키지가 안착되는 바텀 몰드와, 이 바텀몰드의 상면에 리드프레임의 칩탑재판과 인너리드가 위쪽으로 상승되도록 형성된 돌출면을 포함하는 리드프레임을 이용한 반도체 패키지 제조용 몰드 구조에 있어서,
상기 돌출면의 칩탑재판이 안착되는 구간은 직선의 평면으로 형성되고, 인너리드가 안착되는 구간은 경사면으로 형성된 것을 특징으로 하는 반도체 패키지 제조용 몰드 구조를 제공한다.
삭제
바람직한 구현예로서, 상기 돌출면의 높이는 칩탑재판과 인너리드에 변형이 발생되지 않을 정도인 10∼20㎛ 인 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 몰드 구조를 나타내는 평면도 및 측면도이다.
전술한 바와 같이, 본 발명은 소위 "마이크로 리드프레임"을 이용한 반도체 패키지의 몰딩공정에 사용되는 몰드 구조를 개선한 것이며, 본 발명의 몰드 구조는 칩탑재판의 저면과 인너리드 및 아우터 리드의 저면이 열방출 효과를 얻기 위해 외부로 노출되는 반도체 패키지의 제조에 사용되는 것이다.
상기 몰드는 탑 몰드(22)와 바텀 몰드(24)로 구성되는 바, 상기 탑 몰드(22)의 저면에는 반도체 패키지의 몰딩 영역이 되는 캐비티(28)가 형성되어 있고, 또한 탑 몰드(22)의 상면 중앙부에는 몰딩 컴파운드 수지의 공급구인 핀 게이트(미도시됨)가 상기 캐비티(28)까지 관통 형성되어 있다.
여기서, 상기 바텀 몰드(24)의 상면에 리드프레임의 칩탑재판(14)과 인너리드(10)를 위쪽으로 상승시키기 위한 돌출면(26)이 형성된다.
특히, 상기 바텀 몰드(24)의 돌출면(26)은 칩탑재판(14)이 안착되는 구간은 직선의 평면으로 형성되고, 상기 인너리드(10)가 안착되는 구간은 경사면으로 형성되며, 상기 돌출면(26)의 높이는 칩탑재판(14)과 인너리드(10)에 변형이 발생되지 않을 정도인 10∼20㎛ 로 형성된다.
즉, 첨부한 도 4에서 보는 바와 같이 상기 칩탑재판(14)은 타이바(30)에 의 하여 사이드 프레임(32)에 일체로 연결되어 있고, 상기 인너리드(10)는 칩탑재판(14)의 사방 모서리에 인접되며 사이드 프레임(32)에 일체로 연결되어 있는 바, 결국 칩탑재판(14)과 인너리드(10)는 싱귤레이션 공정(개개의 반도체 패키지로 분리하는 공정)전에는 서로 일체로 연결된 상태이므로, 외부력에 의하여 함께 변형될 소지가 있다.
보다 상세하게는, 상기 칩탑재판(14)은 매우 얇게 성형된 것이고, 동시에 인너리드(10)도 매우 미세한 단면으로 작게 형성된 것이기 때문에 외부력에 의하여 변형될 소지가 다분하며, 특히 칩탑재판(14)과 인너리드(10)는 동 재질로서 소정의 탄성력을 보유하고 있지만 외부력이 탄성력을 넘어서면 변형될 소지가 있다.
따라서, 몰딩 공정시 상기 바텀 몰드(24)의 돌출면(26)에 의하여 칩탑재판(14)과 인너리드(10)가 위쪽으로 상승하는 외부력을 받게 되지만, 상기 돌출면(26)이 칩탑재판(14)과 인너리드(10)에 변형이 발생되지 않을 정도인 10∼20㎛ 로 형성된 상태이므로, 결국 칩탑재판(14)과 인너리드(10)는 돌출면(26)에 의하여 위쪽으로 상승 이동되더라도 자체적인 변형은 발생되지 않는다.
이에따라, 첨부한 도 2에 도시된 바와 같이, 상기 돌출면(26)이 형성된 바텀몰드(24)에 반도체 패키지(와이어 공정이 완료된 것)를 안착시킨 다음, 탑 몰드(22)를 클램핑시킬 때, 상기 돌출면(26)에 의하여 칩탑재판(14) 및 인너리드(10)가 위쪽으로 10∼20㎛ 정도 상승 이동되더라도, 칩탑재판(14)과 인너리드(10)에는 변형이 발생되지 않게 된다.
이때, 상기 칩탑재판(14)과 인너리드(10)가 돌출면(26)에 의하여 위쪽으로 상승하게 되면, 칩탑재판(14)과 인너리드(10)는 본래의 위치로 되돌아가려는 탄성복원력을 갖게 되는데, 이 탄성복원력으로 인하여 상기 칩탑재판(14)의 저면과 인너리드(10)의 저면은 상기 바텀 몰드(24)의 상면(돌출면)에 더욱 밀착되는 효과를 얻게 된다.
결국, 상기 칩탑재판(14)의 저면과 인너리드(10)의 저면이 상기 바텀 몰드(24)의 상면(돌출면)에 대하여 우수한 밀착상태를 유지하게 되므로, 몰드 플러시 현상을 크게 줄일 수 있게 된다.
다시 말해서, 상기 칩탑재판(14)의 저면 및 인너리드(10)의 저면이 상기 바텀 몰드(24)의 상면(돌출면)에 완전하게 밀착되는 것은 상기 칩탑재판(14)과 인너리드(10)의 각 저면과 상기 바텀 몰드(24)의 상면간의 틈새가 거의 없어지는 것을 의미하므로, 몰딩 공정시 몰딩 컴파운드 수지(20)의 침투를 용이하게 방지할 수 있고, 결과적으로 칩탑재판(14)과 인너리드(10)의 저면에 몰딩 컴파운드 수지(20)가 묻게 되는 몰드 플러시 현상을 격감시킬 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 몰드 구조에 의하면, 반도체 패키지의 몰딩 공정에 사용되는 바텀 몰드의 상면에 돌출면을 일체로 형성하여, 칩탑재판의 저면과 인너리드의 저면이 돌출면에 의하여 위쪽으로 약간 상승되도록 함으로써, 칩탑재판 및 인너리드의 저면과 바텀 몰드의 표면간의 밀착력이 휠씬 증대되어 몰드 컴파운드 수지의 침투를 방지할 수 있다.
그에따라, 칩탑재판 및 인너리드의 노출면에 대한 몰드 플러시 현상을 현격히 감소시킬 수 있다.

Claims (3)

  1. 삭제
  2. 핀게이트 및 캐비티를 갖는 탑 몰드와, 반도체 패키지가 안착되는 바텀 몰드와, 이 바텀몰드의 상면에 리드프레임의 칩탑재판과 인너리드가 위쪽으로 상승되도록 형성된 돌출면을 포함하는 리드프레임을 이용한 반도체 패키지 제조용 몰드 구조에 있어서,
    상기 돌출면의 칩탑재판이 안착되는 구간은 직선의 평면으로 형성되고, 인너리드가 안착되는 구간은 경사면으로 형성된 것을 특징으로 하는 반도체 패키지 제조용 몰드 구조.
  3. 청구항 2에 있어서, 상기 돌출면의 높이는 칩탑재판과 인너리드에 변형이 발생되지 않을 정도인 10∼20㎛ 인 것을 특징으로 하는 반도체 패키지 제조용 몰드 구조.
KR1020050033920A 2005-04-25 2005-04-25 반도체 패키지 제조용 몰드 구조 KR100657159B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050033920A KR100657159B1 (ko) 2005-04-25 2005-04-25 반도체 패키지 제조용 몰드 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050033920A KR100657159B1 (ko) 2005-04-25 2005-04-25 반도체 패키지 제조용 몰드 구조

Publications (2)

Publication Number Publication Date
KR20060111937A KR20060111937A (ko) 2006-10-31
KR100657159B1 true KR100657159B1 (ko) 2006-12-13

Family

ID=37620352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033920A KR100657159B1 (ko) 2005-04-25 2005-04-25 반도체 패키지 제조용 몰드 구조

Country Status (1)

Country Link
KR (1) KR100657159B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693739B1 (ko) * 2006-03-28 2007-03-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
KR101101568B1 (ko) * 2009-11-20 2012-01-02 삼성전기주식회사 고주파 패키지 제조 방법 및 이에 의해 제조되는 고주파 패키지
KR101688079B1 (ko) * 2015-07-13 2016-12-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079211A (ko) * 2001-04-13 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079211A (ko) * 2001-04-13 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법

Also Published As

Publication number Publication date
KR20060111937A (ko) 2006-10-31

Similar Documents

Publication Publication Date Title
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US6798047B1 (en) Pre-molded leadframe
US7271036B2 (en) Leadframe alteration to direct compound flow into package
KR20080018846A (ko) 스탬핑된 리드프레임 및 그 제조 방법
KR100781149B1 (ko) 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
KR100657159B1 (ko) 반도체 패키지 제조용 몰드 구조
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
JP2009088412A (ja) 半導体装置の製造方法
CN114883288A (zh) 引线框架结构及其制备方法、封装结构、芯片组件、终端
JP4652932B2 (ja) モールド型電子部品
JP4296685B2 (ja) 半導体パッケージとその製造方法
JP2621814B2 (ja) 樹脂封止型半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
US20230067918A1 (en) Leadframe-less laser direct structuring (lds) package
KR100693755B1 (ko) 반도체 패키지 제조용 리드프레임 구조
KR100244721B1 (ko) 반도체패키지
KR100693739B1 (ko) 반도체 패키지 제조용 리드프레임
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
KR100458640B1 (ko) 리이드 프레임, 반도체 팩키지 및 반도체 팩키지 제조 방법
JP2017152496A (ja) リードフレーム、及び半導体パッケージの製造方法
KR100534171B1 (ko) 반도체 패키지의 와이어 본딩용 클램프 구조
KR100726039B1 (ko) 복층 리드프레임 및 이를 위한 제조방법
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR100622821B1 (ko) 반도체 패키지 제조용 리드프레임 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181205

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191204

Year of fee payment: 14