JP4652932B2 - モールド型電子部品 - Google Patents

モールド型電子部品 Download PDF

Info

Publication number
JP4652932B2
JP4652932B2 JP2005251943A JP2005251943A JP4652932B2 JP 4652932 B2 JP4652932 B2 JP 4652932B2 JP 2005251943 A JP2005251943 A JP 2005251943A JP 2005251943 A JP2005251943 A JP 2005251943A JP 4652932 B2 JP4652932 B2 JP 4652932B2
Authority
JP
Japan
Prior art keywords
mold
surface roughness
region
marking
mold part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005251943A
Other languages
English (en)
Other versions
JP2007067205A (ja
Inventor
俊幸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005251943A priority Critical patent/JP4652932B2/ja
Publication of JP2007067205A publication Critical patent/JP2007067205A/ja
Application granted granted Critical
Publication of JP4652932B2 publication Critical patent/JP4652932B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、モールド樹脂によって封止されたモールド型電子部品に関するものである。
従来、所定形状に加工したリードフレームに半導体チップを装着し、この半導体チップとリードとをワイヤーボンディングなどで導通させた後、モールド樹脂で半導体チップを被覆して絶縁封止したモールド型電子部品が知られている。
モールド樹脂による封止作業では、半導体チップ部分を凹状に窪ませて樹脂注入空間を形成した下金型と上金型とで半導体チップが載設されたリードフレームを挟持し、樹脂注入空間に加熱溶融させたモールド樹脂を圧入して行っている。
ここで、樹脂注入空間における下金型及び上金型の表面には、圧入されたモールド樹脂との接触面に比較的大きな凹凸を形成して、モールド型電子部品のモールド部分の表面の表面粗さが大きくなるようにしている。
このように、モールド部分の表面粗さを大きくすることによって、下金型及び上金型からモールド型電子部品のモールド部分を容易に離型させやすくすることができるとともに、モールド部分の表面に生じたキズやシミを目立たなくして外観の向上を図ることができる。
このようなモールド型電子部品では、モールド部分の上面に標印領域を設けている場合が多く、この標印領域に印刷あるいはレーザー照射を行って所要の標印を行っている。
特にレーザー照射で標印を行う場合には、レーザーによって標印部に溝状の段差を形成して標印しているため、モールド部分の表面の表面粗さが大きいと、標印の段差との差が少なくなって標印の視認性が悪くなるおそれがあるので、モールド部分の表面の表面粗さをできるだけ小さくすることによって標印の視認性を向上させることが行われている（例えば、特許文献１参照。）。
特開平０６−１４３３６０号公報
しかしながら、モールド部分の表面の表面粗さを小さくした場合には、モールド封止時の下金型あるいは上金型からの離型性が悪くなり、離型不良によって作業中断が生じるおそれがあった。
そこで、モールド部分の表面の表面粗さを大きくして離型性を向上させると標印の視認性が悪くなり、標印の視認性とモールド部分の離型性とがトレードオフの関係となって、作業効率の向上を阻害することとなっていた。
本発明者は、このような現状に鑑み、標印の視認性を高めながらモールド部分の離型性を高めるべく研究開発を行って、本発明を成すに至ったものである。
そこで、請求項１に記載の発明は、半導体チップをモールド樹脂で封止してモールド部を形成し、このモールド部の表面にレーザーによって標印が行われる標印領域を有するモールド型電子部品において、前記標印領域以外における前記モールド部の表面粗さを、前記標印領域における前記モールド部の表面粗さよりも大きくし、前記標印領域における前記モールド部の表面粗さと同じ表面粗さとした低表面粗さ領域を前記標印領域に接続して設けるとともに、この低表面粗さ領域を前記標印領域に対して突出状に設けたことを特徴とするモールド型電子部品である。
請求項２に記載の発明は、半導体チップをモールド樹脂で封止してモールド部を形成し、このモールド部の表面にレーザーによって標印が行われる標印領域を有するモールド型電子部品において、前記標印領域以外における前記モールド部の表面粗さを、前記標印領域における前記モールド部の表面粗さよりも大きくし、前記標印領域における前記モールド部の表面粗さと同じ表面粗さとした低表面粗さ領域を前記標印領域に接続して突出状に設けたことを特徴とするモールド型電子部品である。
請求項３に記載の発明は、半導体チップと、前記半導体チップを封止するモールド部と、前記モールド部の表面にレーザー標印される標印領域と、前記モールド部の表面で、前記標印領域に接続して突出状に設けた低表面粗さ領域と、を有し、前記標印領域における前記モールド部の表面粗さは前記低表面粗さ領域の表面粗さと同じであり、かつ、前記標印領域以外における前記モールド部の表面粗さよりも低いことを特徴とするモールド型電子部品である。
請求項４に記載の発明は、前記標印領域における前記モールド部の表面粗さは３μｍ以下とすることを特徴とする請求項１〜請求項３のいずれか１項に記載のモールド型電子部品である。
請求項５に記載の発明は、前記標印領域以外における前記モールド部の表面粗さは１０μｍ以上としたことを特徴とする請求項１〜請求項４のいずれか１項に記載のモールド型電子部品である。
請求項６に記載の発明は、前記低表面粗さ領域は、前記標印領域の横方向の中央部を最頂部として、前記標印領域上下方向に向けて突出させた三角状の領域であることを特徴とする請求項１〜請求項５のいずれか１項に記載のモールド型電子部品である。
請求項７に記載の発明は、前記低表面粗さ領域には、押し当て部材を押し当てるための押下領域が形成されたことを特徴とする請求項１〜請求項６のいずれか１項に記載のモールド型電子部品である。
前記押下領域は、モールド部の対角線上に配置されることを特徴とする請求項７に記載のモールド型電子部品である。
この発明によれば、半導体チップをモールド樹脂で封止してモールド部を形成し、このモールド部の表面にレーザーによって標印が行われる標印領域を有するモールド型電子部品において、標印領域以外におけるモールド部の表面粗さを、標印領域におけるモールド部の表面粗さよりも大きくしたことによって、標印領域では標印の視認性を高めて品質の向上を図ることができるとともに、標印領域以外のモールド部は金型からの離型性を高めて生産性の向上を図ることができる。
また、この発明によれば、標印領域におけるモールド部の表面粗さと同じ表面粗さとした低表面粗さ領域を標印領域に接続して設けるとともに、この低表面粗さ領域を標印領域に対して突出状に設けたことによって、モールド部の離型時に、突出状の低表面粗さ領域に離型にともなう応力を集中させて表面粗さの小さい領域の離型を促しやすくすることができ、標印領域を容易に離型させることができる。
さらに、この発明によれば、標印領域におけるモールド部の表面粗さは３μｍ以下とし、標印領域以外におけるモールド部の表面粗さは１０μｍ以上としたことによって、標印の視認性と、モールド部の離型性とをバランスさせたモールド型電子部品を提供できる。
本発明のモールド型電子部品では、モールド樹脂によって半導体チップを封止したモールド部の表面に標印を行うための標印領域を設けているものであって、モールド部では標印領域におけるモールド部表面の表面粗さは小さくする一方で、標印領域以外のモールド部表面の表面粗さは、標印領域部分の表面粗さよりも大きくしているものである。
このように、１つのモールド型電子部品に異なる表面粗さの領域を設けることにより、標印の視認性と、モールド部の金型からの離型性をバランスさせることができる。
以下において、図面に基づいて本発明の実施形態を詳説する。本実施形態のモールド型電子部品では、図１に模式的に示すように、リードフレームのアイランド11に半導体チップ12を着設して、この半導体チップ12に設けた外部接続端子とリードフレームの各リード13,13とを金属線14,14によってワイヤーボンディングしており、このように半導体チップ12が載設されたリードフレームをモールド用下金型15とモールド用上金型16とで上下方向に挟持して、半導体チップ１２をモールド樹脂によってモールディングしている。
本実施形態では、モールド用下金型15に下部モールド部形成用凹部15aを設けるとともに、モールド用上金型16に上部モールド部形成用凹部16aを設けて、下部モールド部形成用凹部15aと上部モールド部形成用凹部16aとで樹脂注入空間17を形成しており、この樹脂注入空間17の内部に半導体チップ12が位置するようにして樹脂注入空間17に溶融したモールド樹脂を圧入するようにしている。
図１中、16bはモールド用上金型16に設けた離型補助ロッドであって、上部モールド部形成用凹部16aからモールド型電子部品を離型させる際に、離型補助ロッド16bをモールド用上金型16に対して降下させることによりモールド型電子部品を押し下げて、上部モールド部形成用凹部16aからの離型を促すようにしている。
本実施形態では、下部モールド部形成用凹部15aの表面、及び上部モールド部形成用凹部16aの表面には表面処理を行って所要の凹凸を設け、下部モールド部形成用凹部15a及び上部モールド部形成用凹部16aからのモールド型電子部品の離型性を向上させている。
そして、モールド型電子部品のモールド部には、下部モールド部形成用凹部15aの表面と当接したモールド部の下面側に、下部モールド部形成用凹部15aの表面の凹凸が転写されて凹凸が形成され、同様に上部モールド部形成用凹部16aの表面と当接したモールド部の上面側に、上部モールド部形成用凹部16aの表面の凹凸が転写されて凹凸が形成され、この凹凸の大きさがモールド部における表面粗さを規定することとなっている。
特に、本実施形態では、図２に模式的に示すように、モールド部20の上面に標印が形成される標印領域Ｒを設けており、この標印領域Ｒにおけるモールド部20の表面粗さを、標印領域Ｒ以外におけるモールド部20の表面粗さよりも小さくしている。
すなわち、標印領域Ｒ以外におけるモールド部20の表面粗さは、下部モールド部形成用凹部15a及び上部モールド部形成用凹部16aからのモールド型電子部品の十分な離型性が確保できる程度の凹凸が形成されるようにするために、標印領域Ｒにおけるモールド部20の表面粗さよりも大きい表面粗さとしている。
本実施形態では、標印領域Ｒに形成されるレーザー標印での標印の深さを１０μｍ程度としているので、標印領域Ｒでは、モールド部20の表面粗さを３μｍ以下としている。３μｍ以上とした場合には、標印の視認性が大きく低下するために望ましくない。
一方、標印領域Ｒ以外におけるモールド部20の表面粗さは１０μｍ以上としている。１０μｍ以上とすることによって十分な離型性を得ることができる。なお、１０μｍ以下とした場合には、モールド用下金型15またはモールド用上金型16からモールド部20が離型できずに離型不良を生じる場合があった。
モールド部20を上記した表面粗さとするために、本実施形態では、上部モールド部形成用凹部16a表面を、表面粗さが３μｍ以下となるようにサンドブラストで表面処理を行い、次いで、上部モールド部形成用凹部16aの標印領域Ｒの対応部分にマスクを貼着して、さらに表面粗さが１０μｍ以上となるようにサンドブラストで表面処理を行って、モールド用上金型16によって異なる表面粗さを有するモールド部20が形成されるようにしている。
下部モールド部形成用凹部15aは、表面粗さが１０μｍ以上となるようにサンドブラストで表面処理を行っている。上部モールド部形成用凹部16a及び下部モールド部形成用凹部15aの表面処理はサンドブラストによる処理に限定するものではなく、適宜の処理によって上記した表面粗さが得られるようにしてよい。
このように、標印が行われる標印領域Ｒのモールド部20の表面は、表面粗さを小さくして標印の認識性を高める一方で、標印領域Ｒ以外のモールド部20の表面は、表面粗さを大きくすることによって、モールド用下金型15及びモールド用上金型16からのモールド型電子部品の離型性を向上させることができる。
本実施形態では、標印領域Ｒは、図３に示すように、モールド部20の上面中央部に略矩形状に設けているが、標印領域Ｒは、矩形形状に限定するものではなく適宜の形状としてよい。図３中、標印領域Ｒの「ＢＵ１２３４５」は、標印例を示しているものである。
特に、標印領域Ｒには、図４に示すように、標印領域Ｒにおけるモールド部20の表面粗さと同じ表面粗さとした低表面粗さ領域Ｓを標印領域Ｒに接続させて設け、この低表面粗さ領域Ｓを標印領域Ｒに対して突出状に設けてもよい。
本実施形態では、低表面粗さ領域Ｓは、図４における標印領域Ｒの横方向の中央部から標印領域Ｒの上下方向の下方に向けて突出している。
このように、低表面粗さ領域Ｓを設けることによって、上部モールド部形成用凹部16aからモールド部20を離型させる場合に、表面粗さが小さいことによって離型しにくい標印領域Ｒ部分及び低表面粗さ領域Ｓ部分のモールド部20が最後まで上部モールド部形成用凹部16aに張り付いた状態となった時に、モールド部20の離型のために加えた引き剥がしの力に起因した応力を、標印領域Ｒに対して突出状となっている低表面粗さ領域Ｓに集中させて作用させることができ、低表面粗さ領域Ｓ部分から速やかに引き剥がしを開始させることができるので、標印領域Ｒを上部モールド部形成用凹部16aから容易に離型させることができる。
なお、低表面粗さ領域Ｓは、図４に示したように、矩形状とした標印領域Ｒの横方向の中央部において下方向あるいは上方向、あるいはその両方に突出状に設けてもよいし、あるいは、図５に示すように、標印領域R'の横方向の中央部を最頂部として、標印領域R'の上下方向に向けてそれぞれ漸次細幅としながら突出させた三角状低表面粗さ領域S'を設けてもよい。
三角状低表面粗さ領域S'を設けることにより、表面粗さの小さい領域を増やすことができるので、標印の視認性を向上させることができるとともに、低表面粗さ領域S'及び標印領域R'で形成される矩形状の領域の角部を、モールド部20の隣り合った２つの角部から等距離に配置できる。
したがって、低表面粗さ領域S'及び標印領域R'で形成される矩形状の領域の角部に、モールド部20の離型のために加えた引き剥がしの力に起因した応力を集中させて作用させることができ、モールド部20を上部モールド部形成用凹部16aから容易に離型させることができる。
あるいは、図６に示すように、低表面粗さ領域S"は、モールド用上金型16に設けた離型補助ロッド16bによるモールド部20の押下領域Ｔと、モールド部20の上面中央に設けた矩形状の標印領域Ｒとを接続するように標印領域Ｒから突出させて設けてもよい。押下領域Ｔは、低表面粗さ領域S"内に含まれるように低表面粗さ領域S"を設けることが望ましい。
特に、押下領域Ｔは、通常、平面視矩形状のモールド部20の対角線上に配置されることが多く、低表面粗さ領域S"は、モールド部20の対角線に沿って伸延させて設けることが望ましい。
このように、離型補助ロッド16bによって押下されるモールド部20の押下領域Ｔに低表面粗さ領域S"を位置させていることにより、離型補助ロッド16bによるモールド部20の押し下げにともなって、上部モールド部形成用凹部16aから比較的引き剥がしにくい低表面粗さ領域S"を離型補助ロッド16bによって速やかに引き剥がすことができ、しかも、低表面粗さ領域S"に沿って引き剥がしを進行させることができるので、そのまま標印領域Ｒまで上部モールド部形成用凹部16aから容易に離型させることができる。
本発明にかかるモールド型電子部品のモールド工程の説明図である。 本発明の実施形態にかかるモールド型電子部品の断面概略模式図である。 標印領域の形成状態を示すモールド型電子部品の平面模式図である。 他の実施形態のモールド型電子部品の平面模式図である。 他の実施形態のモールド型電子部品の平面模式図である。 他の実施形態のモールド型電子部品の平面模式図である。
11 アイランド
12 半導体チップ
13 リード
14 金属線
15 モールド用下金型
15a 下部モールド部形成用凹部
16 モールド用上金型
16a 上部モールド部形成用凹部
16b 離型補助ロッド
17 樹脂注入空間
20 モールド部
Ｒ 標印領域
Ｓ 低表面粗さ領域

Claims (8)

  1. 半導体チップをモールド樹脂で封止してモールド部を形成し、このモールド部の表面にレーザーによって標印が行われる標印領域を有するモールド型電子部品において、
    前記標印領域以外における前記モールド部の表面粗さを、前記標印領域における前記モールド部の表面粗さよりも大きくし、
    前記標印領域における前記モールド部の表面粗さと同じ表面粗さとした低表面粗さ領域を前記標印領域に接続して設けるとともに、この低表面粗さ領域を前記標印領域に対して突出状に設けたことを特徴とするモールド型電子部品。
  2. 半導体チップをモールド樹脂で封止してモールド部を形成し、このモールド部の表面にレーザーによって標印が行われる標印領域を有するモールド型電子部品において、
    前記標印領域以外における前記モールド部の表面粗さを、前記標印領域における前記モールド部の表面粗さよりも大きくし、
    前記標印領域における前記モールド部の表面粗さと同じ表面粗さとした低表面粗さ領域を前記標印領域に接続して突出状に設けたことを特徴とするモールド型電子部品。
  3. 半導体チップと、
    前記半導体チップを封止するモールド部と、
    前記モールド部の表面にレーザー標印される標印領域と、
    前記モールド部の表面で、前記標印領域に接続して突出状に設けた低表面粗さ領域と、を有し、
    前記標印領域における前記モールド部の表面粗さは前記低表面粗さ領域の表面粗さと同じであり、かつ、前記標印領域以外における前記モールド部の表面粗さよりも低いことを特徴とするモールド型電子部品。
  4. 前記標印領域における前記モールド部の表面粗さは３μｍ以下とすることを特徴とする請求項１〜請求項３のいずれか１項に記載のモールド型電子部品。
  5. 前記標印領域以外における前記モールド部の表面粗さは１０μｍ以上としたことを特徴とする請求項１〜請求項４のいずれか１項に記載のモールド型電子部品。
  6. 前記低表面粗さ領域は、前記標印領域の横方向の中央部を最頂部として、前記標印領域上下方向に向けて突出させた三角状の領域であることを特徴とする請求項１〜請求項５のいずれか１項に記載のモールド型電子部品。
  7. 前記低表面粗さ領域には、押し当て部材を押し当てるための押下領域が形成されたことを特徴とする請求項１〜請求項６のいずれか１項に記載のモールド型電子部品。
  8. 前記押下領域は、モールド部の対角線上に配置されることを特徴とする請求項７に記載のモールド型電子部品。
JP2005251943A 2005-08-31 2005-08-31 モールド型電子部品 Expired - Fee Related JP4652932B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005251943A JP4652932B2 (ja) 2005-08-31 2005-08-31 モールド型電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005251943A JP4652932B2 (ja) 2005-08-31 2005-08-31 モールド型電子部品

Publications (2)

Publication Number Publication Date
JP2007067205A JP2007067205A (ja) 2007-03-15
JP4652932B2 true JP4652932B2 (ja) 2011-03-16

Family

ID=37929038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005251943A Expired - Fee Related JP4652932B2 (ja) 2005-08-31 2005-08-31 モールド型電子部品

Country Status (1)

Country Link
JP (1) JP4652932B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5715747B2 (ja) * 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5779227B2 (ja) 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
KR102000348B1 (ko) * 2016-09-28 2019-07-15 아사히 가세이 일렉트로닉스 가부시끼가이샤 자기 센서
JP7527906B2 (ja) 2020-09-10 2024-08-05 ローム株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158953U (ja) * 1985-03-25 1986-10-02
JPS62221138A (ja) * 1986-03-24 1987-09-29 Akita Denshi Kk 半導体装置およびその製造に用いるモ−ルド金型
JPS63175448A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 半導体装置
JP2599473B2 (ja) * 1990-01-23 1997-04-09 松下電子工業株式会社 樹脂封止型半導体用パッケージ

Also Published As

Publication number Publication date
JP2007067205A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
JP5876645B2 (ja) リードフレームの製造方法
JPH1116930A (ja) 樹脂封止型半導体装置の製造方法
JP4652932B2 (ja) モールド型電子部品
JP7030481B2 (ja) 樹脂封止金型および半導体装置の製造方法
JP2009038196A (ja) 電子装置およびワイヤボンディング方法
KR100657159B1 (ko) 반도체 패키지 제조용 몰드 구조
JP5112972B2 (ja) 半導体装置およびその製造方法
JP5976557B2 (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP2005209805A (ja) 半導体装置およびその製造方法
JP5428542B2 (ja) 半導体装置とその製造方法
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
CN110718471A (zh) 树脂密封模具和半导体装置的制造方法
JP2007066967A (ja) 半導体装置及びその製造方法
JP5067151B2 (ja) モールドパッケージの製造方法
JP2621814B2 (ja) 樹脂封止型半導体装置
TWI249834B (en) Semiconductor device and its manufacturing method
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP2007294637A (ja) 半導体装置の製造方法
JP2008311390A (ja) 半導体装置
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
JP3833832B2 (ja) 樹脂封止型半導体装置の製造方法
JP4760543B2 (ja) モールドパッケージおよびその製造方法
JP4973033B2 (ja) パワーモジュールの製造方法
JP2004247477A (ja) モールド金型
JP2008028414A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101216

R150 Certificate of patent or registration of utility model

Ref document number: 4652932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees