JPS62221138A - 半導体装置およびその製造に用いるモ−ルド金型 - Google Patents
半導体装置およびその製造に用いるモ−ルド金型Info
- Publication number
- JPS62221138A JPS62221138A JP61064112A JP6411286A JPS62221138A JP S62221138 A JPS62221138 A JP S62221138A JP 61064112 A JP61064112 A JP 61064112A JP 6411286 A JP6411286 A JP 6411286A JP S62221138 A JPS62221138 A JP S62221138A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- finished
- mold
- smooth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229920005989 resin Polymers 0.000 claims abstract description 14
- 239000011347 resin Substances 0.000 claims abstract description 14
- 238000000465 moulding Methods 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000010330 laser marking Methods 0.000 abstract description 5
- 238000005498 polishing Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000003754 machining Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 239000008188 pellet Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 206010011224 Cough Diseases 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009760 electrical discharge machining Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/17—Component parts, details or accessories; Auxiliary operations
- B29C45/26—Moulds
- B29C45/37—Mould cavity walls, i.e. the inner surface forming the mould cavity, e.g. linings
- B29C45/372—Mould cavity walls, i.e. the inner surface forming the mould cavity, e.g. linings provided with means for marking or patterning, e.g. numbering articles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、いわゆる樹脂封止型半導体装置、特にその識
別およびその製造装置であるモールド金型に適用して有
効な技術に関する。
別およびその製造装置であるモールド金型に適用して有
効な技術に関する。
いわゆる樹脂封止型半導体装置およびその製造技術につ
いては、昭和４３年１１月２５日、丸善株式会社発行「
集積回路ハンドブックＪＰ３１６以下、Ｐ４２０〜Ｐ４
２４に説明されている。
いては、昭和４３年１１月２５日、丸善株式会社発行「
集積回路ハンドブックＪＰ３１６以下、Ｐ４２０〜Ｐ４
２４に説明されている。
その概要は、上金型と下金型とからなるモールド金型を
用い、該上下両金型の間の所定の位置に、ベレットの取
付および該ペレットの電気的接続が完了したリードフレ
ームを挟持した状態で、上記の上下両金型で構成される
キャビティ内にモールド樹脂を注入し、該モールド樹脂
を硬化させることによりパッケージを形成し、該パフケ
ージ内に半導体ペレット等を封止してなる半導体装置を
製造するものである。
用い、該上下両金型の間の所定の位置に、ベレットの取
付および該ペレットの電気的接続が完了したリードフレ
ームを挟持した状態で、上記の上下両金型で構成される
キャビティ内にモールド樹脂を注入し、該モールド樹脂
を硬化させることによりパッケージを形成し、該パフケ
ージ内に半導体ペレット等を封止してなる半導体装置を
製造するものである。
ところで、上記のように製造された半導体装置は、市場
へ出荷する前にその識別のためのマーキングを行う。
へ出荷する前にその識別のためのマーキングを行う。
一般に、マーキングはパッケージ表面にインクで印刷す
ることにより行われており、その印刷性の向上等のため
パッケージ表面を梨地にしである。
ることにより行われており、その印刷性の向上等のため
パッケージ表面を梨地にしである。
しかしながら、上記印刷によるマーキングは、あくまで
もパッケージ表面へインキを物理的に付着させたもので
あるため、剥離等によりその識別性が害され易いという
問題がある。加えて、印刷性向上のため、マーキング前
にパフケージを有機溶剤等により清浄する必要があり、
またマーキング後には印刷したインクの乾燥を行わなけ
ればならない等の問題がある。
もパッケージ表面へインキを物理的に付着させたもので
あるため、剥離等によりその識別性が害され易いという
問題がある。加えて、印刷性向上のため、マーキング前
にパフケージを有機溶剤等により清浄する必要があり、
またマーキング後には印刷したインクの乾燥を行わなけ
ればならない等の問題がある。
そこで、レーザ光をパフケージ表面に照射し、その被照
射部の樹脂に焼痕を付して行うレーザマーキングが考え
られる。このレーザマーキングによれば、印刷の場合の
ような問題は解消されるが、パフケージ表面が前記のよ
うに梨地である場合、レーザ光による焼痕を認識するこ
とが難しくなり、それ故に識別マークとして十分な機能
を発揮させることができないという新たな問題があるこ
とを本発明者が見い出した。
射部の樹脂に焼痕を付して行うレーザマーキングが考え
られる。このレーザマーキングによれば、印刷の場合の
ような問題は解消されるが、パフケージ表面が前記のよ
うに梨地である場合、レーザ光による焼痕を認識するこ
とが難しくなり、それ故に識別マークとして十分な機能
を発揮させることができないという新たな問題があるこ
とを本発明者が見い出した。
本発明の目的は、パッケージが樹脂モールドされてなる
半導体装置について、有効なレーザマーキングを可能に
する技術を提供することにある。
半導体装置について、有効なレーザマーキングを可能に
する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、パッケージが樹脂モールドして形成されてな
る半導体装置について、梨地面とされたパッケージ表面
の少なくとも一部を平滑面とするものである。
る半導体装置について、梨地面とされたパッケージ表面
の少なくとも一部を平滑面とするものである。
また、上記半導体装置の製造に用いるモールド金型をそ
のキャビティの周壁面の一部が鏡面仕上げされ、他の周
壁面が梨地仕上げされた構造にするものである。
のキャビティの周壁面の一部が鏡面仕上げされ、他の周
壁面が梨地仕上げされた構造にするものである。
上記のように、梨地からなるパッケージ表面の一部に平
滑部を形成することにより、該平滑部にレーザマーキン
グを行う場合、レーザ光による焼痕を明確に認識できる
ため、信鉗性の高い識別マークを形成できる。
滑部を形成することにより、該平滑部にレーザマーキン
グを行う場合、レーザ光による焼痕を明確に認識できる
ため、信鉗性の高い識別マークを形成できる。
また、上記平滑部を有する半導体装置は、該平滑部に対
応するモールド金型のキャビティ周壁面のみを鏡面仕上
げすることにより、容易に製造できるものである。
応するモールド金型のキャビティ周壁面のみを鏡面仕上
げすることにより、容易に製造できるものである。
〔実施例１〕
第１図（ａｌは本発明による実施例１である半導体装置
の概略を示す断面図であり、同図（ｂｌはその斜視図で
ある。また、第２図は上記半導体装置の製造に用いるモ
ールド金型の概略を示す部分断面図である。
の概略を示す断面図であり、同図（ｂｌはその斜視図で
ある。また、第２図は上記半導体装置の製造に用いるモ
ールド金型の概略を示す部分断面図である。
本実施例１の半導体装置は、そのパッケージが…脂モー
ルドによって形成された、いわゆるＤＩＰ型半導体装直
であり、パッケージ１がエポキシ樹脂等の樹脂で形成さ
れている。このパッケージｌの中には、ペレット取付部
であるタブ２に半導体ペレット３が、たとえば金−シリ
コン共晶層のような結合材層（図示せず）を介して取付
けられており、また該タブ２の周囲には外部端子である
リード線４が配設され、該リード４の内端部と上記ペレ
ット３の電極（図示せず）とは金（Ａｕ）等のワイヤ５
を介して電気的に接続されている。
ルドによって形成された、いわゆるＤＩＰ型半導体装直
であり、パッケージ１がエポキシ樹脂等の樹脂で形成さ
れている。このパッケージｌの中には、ペレット取付部
であるタブ２に半導体ペレット３が、たとえば金−シリ
コン共晶層のような結合材層（図示せず）を介して取付
けられており、また該タブ２の周囲には外部端子である
リード線４が配設され、該リード４の内端部と上記ペレ
ット３の電極（図示せず）とは金（Ａｕ）等のワイヤ５
を介して電気的に接続されている。
そして、本実施例１の半導体装置は、特に制限されない
がそのリード４がパッケージ表面に延長され、下方に折
り曲げられていることによって実装基板の電極孔に差し
込み可能とされている。
がそのリード４がパッケージ表面に延長され、下方に折
り曲げられていることによって実装基板の電極孔に差し
込み可能とされている。
本実施例１においては、パッケージ１の上面に凹部６が
形成されており、該凹部６の底部は鏡面からなる平滑面
６ａからなり、他のパッケージ表面は梨地面１ａで形成
されているものである。
形成されており、該凹部６の底部は鏡面からなる平滑面
６ａからなり、他のパッケージ表面は梨地面１ａで形成
されているものである。
上記半導体装置は、第２図に示すモールド金型を用いて
通常の方法で製造することができる。すなわち、そのタ
ブにペレットが取付けられ、半導体ペレットの電極とリ
ードとの相互がワイヤもしくはコネクタ線によって電気
的接続されたリードフレーム（図示せず）を、モールド
金型の上金型７と下金型８との間の所定位置に挟持した
後、そのキャビティ内にモールド樹脂を注入し、該樹脂
の硬化を行ってパッケージを形成し、その他は常法に基
づいて製造することができるものである。
通常の方法で製造することができる。すなわち、そのタ
ブにペレットが取付けられ、半導体ペレットの電極とリ
ードとの相互がワイヤもしくはコネクタ線によって電気
的接続されたリードフレーム（図示せず）を、モールド
金型の上金型７と下金型８との間の所定位置に挟持した
後、そのキャビティ内にモールド樹脂を注入し、該樹脂
の硬化を行ってパッケージを形成し、その他は常法に基
づいて製造することができるものである。
上記一対の金型の上金型７には上部キャビティ７ａが形
成され、下金型８には下部キャビティ８ａが形成されて
おり、該上部キャビティ７ａと下部キャビティ８ａとか
らモールド金型のキャビティが形成される。
成され、下金型８には下部キャビティ８ａが形成されて
おり、該上部キャビティ７ａと下部キャビティ８ａとか
らモールド金型のキャビティが形成される。
上記金型７においては、その上部キャビティ７ａの周壁
面の一部である上部壁面にキャビティ内部に突出した凸
部７ｂが形成され、該凸部の先端面７Ｃのみが鏡面仕上
げされており、上部キャビティ７ａの他の周壁面および
下部キャビティ８ａの周壁面８ｂは梨地仕上げされてい
る。この梨地仕上げは、通常の放電加工技術で行うこと
ができ、鏡面仕上げは上記先端面７ｃを微細研摩するこ
とにより行うことができる。このように、前記金型では
突出部７ｂの先端面７ｃに鏡面仕上げがなされている。
面の一部である上部壁面にキャビティ内部に突出した凸
部７ｂが形成され、該凸部の先端面７Ｃのみが鏡面仕上
げされており、上部キャビティ７ａの他の周壁面および
下部キャビティ８ａの周壁面８ｂは梨地仕上げされてい
る。この梨地仕上げは、通常の放電加工技術で行うこと
ができ、鏡面仕上げは上記先端面７ｃを微細研摩するこ
とにより行うことができる。このように、前記金型では
突出部７ｂの先端面７ｃに鏡面仕上げがなされている。
したがって、この金型を用いることにより、上記突出部
７ｂに対応するパッケージ上面の凹部６の底面に平滑面
６ａが形成された半導体装置を製造することができるも
のである。
７ｂに対応するパッケージ上面の凹部６の底面に平滑面
６ａが形成された半導体装置を製造することができるも
のである。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
（１）、パフケージ表面が梨地仕上げされてなる半導体
装置について、そのパッケージ１の上面にその底面が平
滑面６ａからなる凹部６を形成することにより、該平滑
面６ａにレーザ光を照射して識別マークを付ける場合、
梨地面に比して橿めて鮮明にマーキングすることができ
るので、後工程でそのマークの認識を容易確実に行うこ
とができる。
装置について、そのパッケージ１の上面にその底面が平
滑面６ａからなる凹部６を形成することにより、該平滑
面６ａにレーザ光を照射して識別マークを付ける場合、
梨地面に比して橿めて鮮明にマーキングすることができ
るので、後工程でそのマークの認識を容易確実に行うこ
とができる。
（２）、！に別マークの形成をレーザ照射で行うことに
より、該マークが樹脂の焼痕として形成されるので、印
刷法のようにインクの剥離等の欠点がない、信頼性の高
い識別マークを形成できる。
より、該マークが樹脂の焼痕として形成されるので、印
刷法のようにインクの剥離等の欠点がない、信頼性の高
い識別マークを形成できる。
（３）、識別マークの形成をレーザ照射で行うことによ
り、印刷法のようにマーキング前の洗浄とマーキング後
の乾燥とを不要とすることができるので、半導体装置の
製造工程を短縮することができる。
り、印刷法のようにマーキング前の洗浄とマーキング後
の乾燥とを不要とすることができるので、半導体装置の
製造工程を短縮することができる。
（４）、前記（１１〜（３）により、安価でかつ信鯨性
の高い判別の容易な識別マークが付された半導体装置を
提供することができる。
の高い判別の容易な識別マークが付された半導体装置を
提供することができる。
（５）、上部キャビティ７ａの上部壁面に凸部７ｂが形
成され、該凸部７ｂの先端面７ｃが鏡面仕上げされ、他
の周壁面が梨地仕上げされたモールド金型を用いてパッ
ケージのモールド形成することにより、上記凸部７ｂに
対応するパッケージ上面凹部６の底面に平滑面を有する
本実施例１の半導体装置を容易に製造できる。
成され、該凸部７ｂの先端面７ｃが鏡面仕上げされ、他
の周壁面が梨地仕上げされたモールド金型を用いてパッ
ケージのモールド形成することにより、上記凸部７ｂに
対応するパッケージ上面凹部６の底面に平滑面を有する
本実施例１の半導体装置を容易に製造できる。
（６）、前記（５）のモールド金型では、凸部７ｂの先
端面７Ｃのみを微細研摩して該先端面７ｃを鏡面仕上げ
すればよいため、該先端面７ｃに研摩治具を容易に接触
させることができるので、研摩加工を容易に行うことが
できる。
端面７Ｃのみを微細研摩して該先端面７ｃを鏡面仕上げ
すればよいため、該先端面７ｃに研摩治具を容易に接触
させることができるので、研摩加工を容易に行うことが
できる。
（７）、前記（６）により、モールド金型を安価に製造
できる。
できる。
（８）、前記（４）および（７）により、トータルコス
トを下げることができるのでさらに安価な半導体装置を
提供できる。
トを下げることができるのでさらに安価な半導体装置を
提供できる。
〔実施例２〕
第３図ｔａｌは本発明による実施例２である半導体装置
の概略を示す断面図であり、同図（ｂｌはその斜視図で
ある。また、第４図は上記半導体装置の製造に用いるモ
ールド金型の概略を示す部分断面図である。
の概略を示す断面図であり、同図（ｂｌはその斜視図で
ある。また、第４図は上記半導体装置の製造に用いるモ
ールド金型の概略を示す部分断面図である。
本実施例２の半導体装置は、概ね前記実施例１のものと
同様であるが、識別マークを付する平滑面の形成状態に
おいて異なるものである。
同様であるが、識別マークを付する平滑面の形成状態に
おいて異なるものである。
本実施例２においては、前記第３図＋ａ＋およびｆｂｌ
に示すように、前記実施例１とは逆にパフケージ１の上
面に凸部９が形成され、その先端に平滑面９ａが形成さ
れているものである。
に示すように、前記実施例１とは逆にパフケージ１の上
面に凸部９が形成され、その先端に平滑面９ａが形成さ
れているものである。
また、上記半導体装置は第４図に示すモールド金型を用
いて、前記実施例１の場合と同様に製造することができ
る。この金型にも、前記実施例１の場合とは逆に、上部
キャビティ７ａの上部壁面に前記パッケージ１の凸部９
に対応する凹部７ｄが形成されており、該凹部７ｄの底
面７ｅのみが鏡面仕上げされている。
いて、前記実施例１の場合と同様に製造することができ
る。この金型にも、前記実施例１の場合とは逆に、上部
キャビティ７ａの上部壁面に前記パッケージ１の凸部９
に対応する凹部７ｄが形成されており、該凹部７ｄの底
面７ｅのみが鏡面仕上げされている。
本実施例２においては、前記実施例１とほぼ同一の効果
が得られるものである。なお、モールド金型の鏡面仕上
げをする部分の形状は、実施例１の場合とは逆に凹部で
あるが、該凹部の側面をガイドとして利用できるため研
摩加工を容易に行うことができる利点を存していること
においても共通である。
が得られるものである。なお、モールド金型の鏡面仕上
げをする部分の形状は、実施例１の場合とは逆に凹部で
あるが、該凹部の側面をガイドとして利用できるため研
摩加工を容易に行うことができる利点を存していること
においても共通である。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、前記実施例ではパッケージ１の上面に凹部６
または凸部９を形成し、その底部または先端を平滑面６
ａまたは９ａとしたものを示したが、これに限るもので
なく、上記のような凹部６または凸部９を設けることな
く平坦形状の上面全体を平滑面にするものであってもよ
い。また、平滑面の形成場所は、パフケージ１の上面に
限るものでなく、パフケージ表面の一部であれば、たと
えばその反対に位置するパフケージ１の下面等に形成す
るものであってもよい、このようなパッケージは、その
平滑面に対応する位置のキャビティ周壁面を鏡面仕上げ
したモールド金型を用いることにより容易に形成できる
ものである。
または凸部９を形成し、その底部または先端を平滑面６
ａまたは９ａとしたものを示したが、これに限るもので
なく、上記のような凹部６または凸部９を設けることな
く平坦形状の上面全体を平滑面にするものであってもよ
い。また、平滑面の形成場所は、パフケージ１の上面に
限るものでなく、パフケージ表面の一部であれば、たと
えばその反対に位置するパフケージ１の下面等に形成す
るものであってもよい、このようなパッケージは、その
平滑面に対応する位置のキャビティ周壁面を鏡面仕上げ
したモールド金型を用いることにより容易に形成できる
ものである。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるＤＩＰ型半導体装置に
適用した場合について説明したが、それに限定されるも
のではなく、たとえば、パッケージが樹脂をモールドし
て形成された半導体装置であれば、そのパッケージの型
式に関係なく全てのものに適用して有効な技術である。
をその利用分野である、いわゆるＤＩＰ型半導体装置に
適用した場合について説明したが、それに限定されるも
のではなく、たとえば、パッケージが樹脂をモールドし
て形成された半導体装置であれば、そのパッケージの型
式に関係なく全てのものに適用して有効な技術である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
パッケージが樹脂モールドによって形成されてなる半導
体装置について、その梨地面からなるパッケージ表面の
一部に平滑面を形成することにより、該平滑面にレーザ
光を照射して識別マークを付する場合、鮮明な印字が可
能となるので、＠離等のおそれのない信転性の高い識別
マークが付された半導体装置を提供できる。
体装置について、その梨地面からなるパッケージ表面の
一部に平滑面を形成することにより、該平滑面にレーザ
光を照射して識別マークを付する場合、鮮明な印字が可
能となるので、＠離等のおそれのない信転性の高い識別
マークが付された半導体装置を提供できる。
また、モールド金型のキャビティ同壁面の一部を鏡面仕
上げし、他の面を梨地仕上げすることにより、咳金型を
用いてパッケージを樹脂モールドして形成すると、上記
鏡面仕上げの面に対応するパッケージ部を平滑面にし、
他の面を梨地面にすることができるので、前記のように
マーキング性およびマーク通則性の良い半導体装置を製
造することができる。
上げし、他の面を梨地仕上げすることにより、咳金型を
用いてパッケージを樹脂モールドして形成すると、上記
鏡面仕上げの面に対応するパッケージ部を平滑面にし、
他の面を梨地面にすることができるので、前記のように
マーキング性およびマーク通則性の良い半導体装置を製
造することができる。
第１図ｔａ＋は本発明による実施例！である半導体装置
の概略を示す断面図、 同図（ｂｌはその斜視図、 第２図は上記半導体装置の製造に用いるモールド金型の
概略を示す部分断面図、 第３図（ａｌは本発明による実施例２である半導体装置
の概略を示す断面図、 第３図ｆｂｌはその斜視図、 第４図は上記半導体装置の製造に用いるモールド金型の
概略を示す部分断面図である。 １・・・パッケージ、ｌａ・・・梨地面、２・・・タブ
、３・・・半導体ペレット、４・・・リード、４ａ・・
・外部リード、５・・・ワイヤ、６・・・凹部、６ａ・
・・平滑面、７・・・上金型、７ａ・−・上部キャビテ
ィ、７ｂ・・・凸部、７ｃ・・・先端面、７ｄ・・・凹
部、７ｅ・・・底面、８・・・下金型、８ａ・・・下部
キャビティ、９・・・凸部、９ａ・・・平滑面。 第 １ 図 第 ２ 図 ゲｂ ｌ −ハ０ツｒ−シ゛ 第 ３ 図 第 ４ 図 ＆ グｂ
の概略を示す断面図、 同図（ｂｌはその斜視図、 第２図は上記半導体装置の製造に用いるモールド金型の
概略を示す部分断面図、 第３図（ａｌは本発明による実施例２である半導体装置
の概略を示す断面図、 第３図ｆｂｌはその斜視図、 第４図は上記半導体装置の製造に用いるモールド金型の
概略を示す部分断面図である。 １・・・パッケージ、ｌａ・・・梨地面、２・・・タブ
、３・・・半導体ペレット、４・・・リード、４ａ・・
・外部リード、５・・・ワイヤ、６・・・凹部、６ａ・
・・平滑面、７・・・上金型、７ａ・−・上部キャビテ
ィ、７ｂ・・・凸部、７ｃ・・・先端面、７ｄ・・・凹
部、７ｅ・・・底面、８・・・下金型、８ａ・・・下部
キャビティ、９・・・凸部、９ａ・・・平滑面。 第 １ 図 第 ２ 図 ゲｂ ｌ −ハ０ツｒ−シ゛ 第 ３ 図 第 ４ 図 ＆ グｂ
Claims (1)
- 【特許請求の範囲】 １、そのパッケージが樹脂モールドによって形成され、
梨地からなる該パッケージの表面の一部にマーキング領
域としての平滑面が形成されてなる半導体装置。 ２、平滑面がパッケージの表面の凹部または凸部に形成
されていることを特徴とする特許請求の範囲第１項記載
の半導体装置。 ３、樹脂封止型半導体装置の製造に用いられるモールド
金型であって、梨地仕上げされたキャビティ周壁面の一
部が鏡面仕上げされてなるモールド金型。 ４、キャビティ周壁面に形成された凸部または凹部が鏡
面仕上げされていることを特徴とする特許請求の範囲第
３項記載のモールド金型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61064112A JPS62221138A (ja) | 1986-03-24 | 1986-03-24 | 半導体装置およびその製造に用いるモ−ルド金型 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61064112A JPS62221138A (ja) | 1986-03-24 | 1986-03-24 | 半導体装置およびその製造に用いるモ−ルド金型 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62221138A true JPS62221138A (ja) | 1987-09-29 |
Family
ID=13248661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61064112A Pending JPS62221138A (ja) | 1986-03-24 | 1986-03-24 | 半導体装置およびその製造に用いるモ−ルド金型 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62221138A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0756925A1 (en) * | 1995-08-04 | 1997-02-05 | Matsushita Electronics Corporation | Resin sealing die, resin-sealed-type semiconductor device and method of manufacturing the device |
| FR2822747A1 (fr) * | 2001-03-30 | 2002-10-04 | Renault | Procede de marquage d'une piece moulee |
| JP2007067205A (ja) * | 2005-08-31 | 2007-03-15 | Rohm Co Ltd | モールド型電子部品 |
| JP2008177053A (ja) * | 2007-01-18 | 2008-07-31 | Yazaki Corp | 制御回路内蔵ユニット |
-
1986
- 1986-03-24 JP JP61064112A patent/JPS62221138A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0756925A1 (en) * | 1995-08-04 | 1997-02-05 | Matsushita Electronics Corporation | Resin sealing die, resin-sealed-type semiconductor device and method of manufacturing the device |
| US5817208A (en) * | 1995-08-04 | 1998-10-06 | Matsushita Electronics Corporation | Resin sealing die, resin-sealed-type semiconductor device and method of manufacturing the device |
| FR2822747A1 (fr) * | 2001-03-30 | 2002-10-04 | Renault | Procede de marquage d'une piece moulee |
| JP2007067205A (ja) * | 2005-08-31 | 2007-03-15 | Rohm Co Ltd | モールド型電子部品 |
| JP2008177053A (ja) * | 2007-01-18 | 2008-07-31 | Yazaki Corp | 制御回路内蔵ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185512B1 (ko) | 칼럼리드구조를갖는패키지및그의제조방법 | |
| US7192798B2 (en) | Fingerprint sensor apparatus and manufacturing method thereof | |
| US4935581A (en) | Pin grid array package | |
| JP2000058711A (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US6127206A (en) | Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus | |
| KR20060052300A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS62221138A (ja) | 半導体装置およびその製造に用いるモ−ルド金型 | |
| JPH09129808A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US6338983B1 (en) | Leadframe for an encapsulated optocomponent | |
| JPS61269338A (ja) | 樹脂封止半導体装置およびその製造に用いるモ−ルド型 | |
| JPH01146376A (ja) | チップｌｅｄ | |
| JP2001298032A (ja) | 半導体パッケージとその製造方法 | |
| JP2862585B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| KR100253708B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH05152501A (ja) | 半導体装置 | |
| JPH0153614B2 (ja) | ||
| KR200187486Y1 (ko) | 반도체 패키지 | |
| JPS6155770B2 (ja) | ||
| KR19990000701A (ko) | 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지 | |
| JP2593971B2 (ja) | 樹脂封止用金型および樹脂封止方法 | |
| KR200148117Y1 (ko) | 고체 촬상 소자 패키지용 글래스 리드 구조 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| JPH05251585A (ja) | Ｉｃモジュール | |
| KR980012306A (ko) | 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지 |