JP2862585B2 - 樹脂封止型半導体装置とその製造方法 - Google Patents
樹脂封止型半導体装置とその製造方法Info
- Publication number
- JP2862585B2 JP2862585B2 JP1232961A JP23296189A JP2862585B2 JP 2862585 B2 JP2862585 B2 JP 2862585B2 JP 1232961 A JP1232961 A JP 1232961A JP 23296189 A JP23296189 A JP 23296189A JP 2862585 B2 JP2862585 B2 JP 2862585B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- ejector pin
- mounting portion
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、樹脂封止型半導体装置とその製造方法に関
するものである。
するものである。
（従来の技術） 一般に、IC（集積回路）等の樹脂封止型半導体装置
は、リードフレームの素子搭載部である素子基板部上に
半導体素子を固着マウントし、半導体素子の表面に形成
された電極パッドと前記素子基板部の近傍まで延びてい
るリードとを金属細線（ワイヤ）で接続して樹脂モール
ド成形するようにしている。
は、リードフレームの素子搭載部である素子基板部上に
半導体素子を固着マウントし、半導体素子の表面に形成
された電極パッドと前記素子基板部の近傍まで延びてい
るリードとを金属細線（ワイヤ）で接続して樹脂モール
ド成形するようにしている。
第４図はかかる従来の樹脂封止型半導体装置の外観図
であり、第４図（ａ）はその平面図、第４図（ｂ）はそ
の正面図である。また、第５図は従来の樹脂封止型半導
体装置の内部構成図であり、第５図（ａ）はその平面
図、第５図（ｂ）はその断面図である。
であり、第４図（ａ）はその平面図、第４図（ｂ）はそ
の正面図である。また、第５図は従来の樹脂封止型半導
体装置の内部構成図であり、第５図（ａ）はその平面
図、第５図（ｂ）はその断面図である。
これらの図において、１は金属からなり、吊りピン３
で支持された素子搭載部分である素子基板部、２は素子
基板部１の近傍まで延びる複数のリードである。４は前
記素子基板部１の中央部分にマウント材５を介して固着
マウントされた半導体素子であり、こ表面周辺部には、
複数の電極パッド６が形成されている。７は前記半導体
素子４の各電極パッド６とリード２の先端部とを電気的
に接続するAu線等のワイヤである。このワイヤ７による
ボンディング後、エポキシ樹脂等の熱硬化性を有する外
装樹脂材８でモールド成形することにより個々のICを得
る。
で支持された素子搭載部分である素子基板部、２は素子
基板部１の近傍まで延びる複数のリードである。４は前
記素子基板部１の中央部分にマウント材５を介して固着
マウントされた半導体素子であり、こ表面周辺部には、
複数の電極パッド６が形成されている。７は前記半導体
素子４の各電極パッド６とリード２の先端部とを電気的
に接続するAu線等のワイヤである。このワイヤ７による
ボンディング後、エポキシ樹脂等の熱硬化性を有する外
装樹脂材８でモールド成形することにより個々のICを得
る。
モールド成形後ICは、第６図に示すようにイジェクタ
ピン10によって突き上げられ、金型11から離型されるよ
うになっている。この場合、イジェクタピン10は、第６
図（ａ）に示すように２本の場合、或いは第７図（ａ）
に示すように１本の場合がある。第６図（ａ）の方法で
離型された樹脂封止型半導体装置は、第６図（ｂ）に示
すように、その裏面に２箇所のイジェクタピン跡９が現
れる。
ピン10によって突き上げられ、金型11から離型されるよ
うになっている。この場合、イジェクタピン10は、第６
図（ａ）に示すように２本の場合、或いは第７図（ａ）
に示すように１本の場合がある。第６図（ａ）の方法で
離型された樹脂封止型半導体装置は、第６図（ｂ）に示
すように、その裏面に２箇所のイジェクタピン跡９が現
れる。
一方、第７図（ａ）の方法で離型された樹脂封止型半
導体装置は、第７図（ｂ）に示すように、その裏面に１
箇所のイジェクタピン跡９が現れる。このようにして、
取り出されたモールド成形品にリード処理を行うことに
より、樹脂封止型半導体装置が得られる。
導体装置は、第７図（ｂ）に示すように、その裏面に１
箇所のイジェクタピン跡９が現れる。このようにして、
取り出されたモールド成形品にリード処理を行うことに
より、樹脂封止型半導体装置が得られる。
（発明が解決しようとする課題） しかしながら、上記した従来の樹脂封止型半導体装置
の製造においては、第８図に示すように、イジェクタピ
ン10が金型11より少し突出しているため、外装樹脂材８
を注入した際に樹脂詰まり15が生じ、モールド成形を損
なう恐れがある。
の製造においては、第８図に示すように、イジェクタピ
ン10が金型11より少し突出しているため、外装樹脂材８
を注入した際に樹脂詰まり15が生じ、モールド成形を損
なう恐れがある。
また、第９図に示すように、イジェクタピン跡９が形
成されることから外装樹脂材８が薄くなり、パッケージ
にクラック12が生じるといった問題があった。こうした
問題は、特に、TSOP（Thin Small Outline Packag
e）、つまり厚さが1.27mm以下に代表される超薄型パッ
ケージに起こり易い。
成されることから外装樹脂材８が薄くなり、パッケージ
にクラック12が生じるといった問題があった。こうした
問題は、特に、TSOP（Thin Small Outline Packag
e）、つまり厚さが1.27mm以下に代表される超薄型パッ
ケージに起こり易い。
TSOPはICカード等の発展に伴い、近年注目されてい
る、パッケージ厚が1.0mm前後の超薄型パッケージであ
る。従って、チップ厚、リードフレーム厚から考える
と、素子基板部の底面からパッケージ外形までの寸法が
0.1〜0.2mm、場合によっては、0.1mm以下ということも
ある。
る、パッケージ厚が1.0mm前後の超薄型パッケージであ
る。従って、チップ厚、リードフレーム厚から考える
と、素子基板部の底面からパッケージ外形までの寸法が
0.1〜0.2mm、場合によっては、0.1mm以下ということも
ある。
一方、イジェクタピンによって形成されるイジェクタ
ピン跡は少なくともパッケージの内側（外に突き出して
はいけない）にあり、0.01〜0.02mmの深さを持つ。つま
り、イジェクタピンを下げるとパッケージの外面にバリ
が生じ、パッケージの実装時に、アウタリードが基板面
より浮いてしまうことになるので、イジェクタピンの位
置を下げることはできないのが現状である。このため、
素子基板部からパッケージ外形までは、更に狭くなり、
その成形性、パッケージクラックが問題となる。
ピン跡は少なくともパッケージの内側（外に突き出して
はいけない）にあり、0.01〜0.02mmの深さを持つ。つま
り、イジェクタピンを下げるとパッケージの外面にバリ
が生じ、パッケージの実装時に、アウタリードが基板面
より浮いてしまうことになるので、イジェクタピンの位
置を下げることはできないのが現状である。このため、
素子基板部からパッケージ外形までは、更に狭くなり、
その成形性、パッケージクラックが問題となる。
本発明は、以上述べたモールド樹脂詰まりや、パッケ
ージクラックが発生するという問題点を除去し、イジェ
クタピンに対向する素子搭載部に開孔又は凹部を設け、
素子搭載部からパッケージ外形までの寸法を大きくとる
ことができる樹脂封止型半導体装置とその製造方法を提
供することを目的とする。
ージクラックが発生するという問題点を除去し、イジェ
クタピンに対向する素子搭載部に開孔又は凹部を設け、
素子搭載部からパッケージ外形までの寸法を大きくとる
ことができる樹脂封止型半導体装置とその製造方法を提
供することを目的とする。
（課題を解決するための手段） 本発明は、上記目的を達成するために、 （１）所定の厚みを有したリードフレームの素子搭載部
に半導体素子を固着し、この半導体素子とリードとをワ
イヤにて配線し、イジェクタピンを備えた金型により樹
脂封止してなる樹脂封止型半導体装置において、前記素
子搭載部前記イジェクタピンに対向する位置に開孔或い
は凹部を形成するようにしたものである。
に半導体素子を固着し、この半導体素子とリードとをワ
イヤにて配線し、イジェクタピンを備えた金型により樹
脂封止してなる樹脂封止型半導体装置において、前記素
子搭載部前記イジェクタピンに対向する位置に開孔或い
は凹部を形成するようにしたものである。
（２）前記開孔或いは凹部は前記イジェクタピン先端領
域を含み、且つこの先端の断面よりも大きくなるように
したものである。
域を含み、且つこの先端の断面よりも大きくなるように
したものである。
（３）前記凹部はエッチングにより形成するようにした
ものである。
ものである。
（４）樹脂封止型半導体装置の製造方法において、所定
の厚みを有し、素子搭載部の所定領域に開孔部或いは凹
部が形成されたリードフレームに半導体素子を固着する
工程と、前記半導体素子が固着された前記リードフレー
ムを前記開孔部或いは凹部に対向する位置にイジェクタ
ピンを有する金型で樹脂封止する工程と、前記イジェク
タピンを突き上げることによりモールドされたリードフ
レームを前記金型から離型する工程とを備えるようにし
たものである。
の厚みを有し、素子搭載部の所定領域に開孔部或いは凹
部が形成されたリードフレームに半導体素子を固着する
工程と、前記半導体素子が固着された前記リードフレー
ムを前記開孔部或いは凹部に対向する位置にイジェクタ
ピンを有する金型で樹脂封止する工程と、前記イジェク
タピンを突き上げることによりモールドされたリードフ
レームを前記金型から離型する工程とを備えるようにし
たものである。
（作用） 本発明によれば、上記したように、樹脂封止型半導体
装置において、素子搭載部の裏面で、イジェクタピンの
対向する位置に開孔又は凹部を設けるようにしたので、
モールド樹脂の注入時の詰まり、成形後のパッケージク
ラックの発生を防止することができる。
装置において、素子搭載部の裏面で、イジェクタピンの
対向する位置に開孔又は凹部を設けるようにしたので、
モールド樹脂の注入時の詰まり、成形後のパッケージク
ラックの発生を防止することができる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳
細に説明する。
細に説明する。
第１図は本発明の実施例を示す樹脂封止型半導体装置
の要部断面図である。
の要部断面図である。
この実施例においては、素子搭載部21に半導体素子25
を、マウント材26を介して固着し、この半導体素子25と
リード23とをワイヤ27にて配線し、外装樹脂材28を用い
て樹脂封止して、樹脂封止型半導体装置を得る。その場
合、素子搭載部21の裏面に位置するイジェクタピン（図
示なし）に対向する素子搭載部21に開孔22を形成する。
を、マウント材26を介して固着し、この半導体素子25と
リード23とをワイヤ27にて配線し、外装樹脂材28を用い
て樹脂封止して、樹脂封止型半導体装置を得る。その場
合、素子搭載部21の裏面に位置するイジェクタピン（図
示なし）に対向する素子搭載部21に開孔22を形成する。
従って、イジェクタピンが存在することによるイジェ
クタピン跡29部分において、外装樹脂材28の実質的な厚
みを低減させることがない。また、パッケージ厚が1.0m
m前後と超薄型の場合、素子搭載部21の底面からパッケ
ージ外形までの寸法が0.1〜0.2mm、時には0.1mm以下に
なることもあが、このような超薄型パッケージにおい
て、本実施例の装置は特に有効である。
クタピン跡29部分において、外装樹脂材28の実質的な厚
みを低減させることがない。また、パッケージ厚が1.0m
m前後と超薄型の場合、素子搭載部21の底面からパッケ
ージ外形までの寸法が0.1〜0.2mm、時には0.1mm以下に
なることもあが、このような超薄型パッケージにおい
て、本実施例の装置は特に有効である。
第２図及び第３図は本発明の樹脂封止型半導体装置の
裏面図である。
裏面図である。
ここで、イジェクタピンを２本用いる場合には、第２
図に示すように、樹脂封止型半導体装置の裏面におい
て、前記したように、素子搭載部21の開孔22に対応した
位置に２個のイジェクタピン跡29が形成される。また、
イジェクタピンを１本用いる場合には、第３図に示すよ
うに、樹脂封止型半導体装置の裏面において、前記した
ように、素子搭載部21の開孔22の対応した位置に１個の
イジェクタピン跡29が形成されることになる。なお、24
は素子搭載部21の吊りピンである。
図に示すように、樹脂封止型半導体装置の裏面におい
て、前記したように、素子搭載部21の開孔22に対応した
位置に２個のイジェクタピン跡29が形成される。また、
イジェクタピンを１本用いる場合には、第３図に示すよ
うに、樹脂封止型半導体装置の裏面において、前記した
ように、素子搭載部21の開孔22の対応した位置に１個の
イジェクタピン跡29が形成されることになる。なお、24
は素子搭載部21の吊りピンである。
このように構成することにより、モールド樹脂の注入
時の詰まり、成形後のパッケージのクラックの発生を防
止することができ、信頼性の高い超薄型パッケージを容
易に製造することができる。
時の詰まり、成形後のパッケージのクラックの発生を防
止することができ、信頼性の高い超薄型パッケージを容
易に製造することができる。
なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、素子
搭載部の裏面に位置するイジェクタピンに対向する素子
搭載部に、開孔又は凹部を形成するようにしたので、モ
ールド樹脂の注入時の詰まり、成形後のパッケージのク
ラックの発生を防止することができる。
搭載部の裏面に位置するイジェクタピンに対向する素子
搭載部に、開孔又は凹部を形成するようにしたので、モ
ールド樹脂の注入時の詰まり、成形後のパッケージのク
ラックの発生を防止することができる。
また、素子搭載部の一部を変更するのみの簡単な構成
であるにもかかわらず、その効果は著大である。
であるにもかかわらず、その効果は著大である。
第１図は本発明の実施例を示す樹脂封止型半導体装置の
要部断面図、第２図は本発明の第１の樹脂封止型半導体
装置の裏面図、第３図は本発明の第２の樹脂封止型半導
体装置の裏面図、第４図は従来の樹脂封止型半導体装置
の外観図、第５図は従来の樹脂封止型半導体装置の内部
構成図、第６図は従来の樹脂封止型半導体装置のイジェ
クト状態図、第７図は従来の他の樹脂封止型半導体装置
のイジェクト状態図、第８図は従来の樹脂封止型半導体
装置の樹脂封止中の断面図、第９図は従来技術の問題点
説明図である。 21……素子搭載部、22……開孔、23……リード、24……
吊りピン、25……半導体素子、26……マウント材、27…
…ワイヤ、28……外装樹脂材、29……イジェクタピン
跡。
要部断面図、第２図は本発明の第１の樹脂封止型半導体
装置の裏面図、第３図は本発明の第２の樹脂封止型半導
体装置の裏面図、第４図は従来の樹脂封止型半導体装置
の外観図、第５図は従来の樹脂封止型半導体装置の内部
構成図、第６図は従来の樹脂封止型半導体装置のイジェ
クト状態図、第７図は従来の他の樹脂封止型半導体装置
のイジェクト状態図、第８図は従来の樹脂封止型半導体
装置の樹脂封止中の断面図、第９図は従来技術の問題点
説明図である。 21……素子搭載部、22……開孔、23……リード、24……
吊りピン、25……半導体素子、26……マウント材、27…
…ワイヤ、28……外装樹脂材、29……イジェクタピン
跡。
Claims (4)
- 【請求項１】所定の厚みを有したリードフレームの素子
搭載部に半導体素子を固着し、該半導体素子とリードと
をワイヤにて配線し、イジェクタピンを備えた金型によ
り樹脂封止してなる樹脂封止型半導体装置において、 前記素子搭載部の前記イジェクタピンに対向する位置に
開孔或いは凹部が形成されていることを特徴とする樹脂
封止型半導体装置。 - 【請求項２】前記開孔或いは凹部は前記イジェクタピン
先端領域を含み、且つこの先端の断面よりも大きいこと
を特徴とする請求項１記載の樹脂封止型半導体装置。 - 【請求項３】前記凹部はエッチングにより形成されたも
のであることを特徴とする請求項１記載の樹脂封止型半
導体装置。 - 【請求項４】所定の厚みを有し、素子搭載部の所定領域
に開孔部或いは凹部が形成されたリードフレームに半導
体素子を固着する工程と、 前記半導体素子が固着された前記リードフレームを前記
開孔部或いは凹部に対向する位置にイジェクタピンを有
する金型で樹脂封止する工程と、 前記イジェクタピンを突き上げることによりモールドさ
れたリードフレームを前記金型から離型する工程と、 を有することを特徴とする樹脂封止型半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232961A JP2862585B2 (ja) | 1989-09-11 | 1989-09-11 | 樹脂封止型半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232961A JP2862585B2 (ja) | 1989-09-11 | 1989-09-11 | 樹脂封止型半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0397248A JPH0397248A (ja) | 1991-04-23 |
| JP2862585B2 true JP2862585B2 (ja) | 1999-03-03 |
Family
ID=16947586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1232961A Expired - Fee Related JP2862585B2 (ja) | 1989-09-11 | 1989-09-11 | 樹脂封止型半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2862585B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302633A (ja) * | 1993-04-13 | 1994-10-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2004084317A2 (en) * | 2003-03-20 | 2004-09-30 | Firecomms Limited | An optical sub-assembly for a transceiver |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426837U (ja) * | 1987-08-10 | 1989-02-15 | ||
| JPH01157559A (ja) * | 1988-07-29 | 1989-06-20 | Hitachi Ltd | 半導体装置 |
-
1989
- 1989-09-11 JP JP1232961A patent/JP2862585B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0397248A (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870274B2 (en) | Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package | |
| US7015593B2 (en) | Semiconductor device having contact prevention spacer | |
| JPH0730046A (ja) | 半導体装置、リードフレーム及び半導体装置の製造方法 | |
| US20040217450A1 (en) | Leadframe-based non-leaded semiconductor package and method of fabricating the same | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| US6396139B1 (en) | Semiconductor package structure with exposed die pad | |
| JPH05226564A (ja) | 半導体装置 | |
| US6372553B1 (en) | Disposable mold runner gate for substrate based electronic packages | |
| JP2862585B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP3179003B2 (ja) | Ｔｓｏｐまたはｕｔｓｏｐのような超薄型半導体パッケージの成形装置および成形方法 | |
| KR100653041B1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| JPH05243448A (ja) | 集積回路用パッケージ | |
| KR100693739B1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| KR100191859B1 (ko) | 리드 프레임 및 이 리드 프레임을 이용한 반도체 패키지의 제조방법 | |
| US6276913B1 (en) | Mold for resin sealing | |
| JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| KR100478679B1 (ko) | 고밀도실장용반도체패키지및이를성형하는반도체패키지제조금형 | |
| KR100537716B1 (ko) | 리드 프레임 및 그를 이용한 반도체 패키지 | |
| JPH07105408B2 (ja) | 樹脂封止型半導体装置の製造方法及び成型金型 | |
| KR960000462Y1 (ko) | 기판 반도체 장치 | |
| JPH0661412A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR20090085254A (ko) | 반도체 패키지 몰딩시 금선의 오버랩 방지를 위한인쇄회로기판 | |
| JPH0325945A (ja) | 樹脂封止型半導体集積回路の樹脂封止装置 | |
| JPH0839617A (ja) | モールド成形品およびその金型 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |