JPH01157559A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01157559A
JPH01157559A JP63188432A JP18843288A JPH01157559A JP H01157559 A JPH01157559 A JP H01157559A JP 63188432 A JP63188432 A JP 63188432A JP 18843288 A JP18843288 A JP 18843288A JP H01157559 A JPH01157559 A JP H01157559A
Authority
JP
Japan
Prior art keywords
resin
tab
holes
semiconductor device
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63188432A
Other languages
English (en)
Inventor
Kunihiko Nishi
邦彦 西
Fujio Ito
富士夫 伊藤
Yoshiaki Wakashima
若島　喜昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP63188432A priority Critical patent/JPH01157559A/ja
Publication of JPH01157559A publication Critical patent/JPH01157559A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はパッケージの耐クラツク性の向上を図って信頼
性、商品性の向上を図った半導体装置に関するものであ
る。
近年、半導体装置のパッケージの小型化が進み、薄型パ
ッケージが増えてきている。しかしながら、このパッケ
ージは従来のデュアルインライン型のパッケージよりも
レジンモールドの厚さが小さいため、レジンクラックが
生じ易く、製品の信頼性。
商品性が低くなるという問題が生じている。
例えば、第１図に示す一般的な薄型パッケージの半導体
装置１では、半導体ペレット２を固着したタブ３やリー
ド４にはコバールや４２７０イ等の熱膨張率が略０゜５
Ｘ１０−’／ｌ：’近くの金属を用いているのに対し、
これらをパッケージするレジン５は熱膨張率が略２×１
０　／Ｃであり、両者は熱膨張率が大きく相違している
。このため、レジンモールド後に冷却されるなどのパッ
ケージが熱履歴を受けると、特にタブ３裏面においてタ
ブとレジン５との間に熱膨張率の差に基づく滑りが生じ
、両者の接着剥離を生ずる。したがって、タブ裏側のレ
ジンは図示矢印のように中央側へ収縮してタブ周辺の近
傍に応力集中を起し、この結果そこにレジンクランク（
Ｘ）を生じさせるのである。
このようなレジンクラックは、パッケージ本来の機能で
ある耐湿封止性を損なって半導体装置の信頼性を低下す
ると共に、商品としての外観を低下させることになる。
このレジンクラックを防止するためには、レジンの応力
集中を防止すること、つまりタブとレジンの接着ン剥離
を防止することが一つの対策であリ、−例としてカップ
リング処理による方法がこレマでに試みられている。こ
の方法はタブ裏面を界面剤等を用いて処理し、タブ裏面
とレジンとの間をカップリングさせて両者の接着を強化
するものである。これによれば、タブとレジンとの間の
接着剥離が防止されてレジンクラックの防止には効果が
あるが、化学的な処理を行なうために作業管理（温度１
時間等）が繁雑になると共に、効果のばらつきが生じ易
い等の新たな問題が生じている。
したがって、本発明の目的はタブとレジンとの接着強度
を機械的に大きくすることにより、接着剥ＪＩＩＩを防
いでレジンクラックを確実に防止し、これにより耐湿性
等の信頼性の向上を図ると共に外観の悪化を防いで商品
性の向上を図ることができる半導体装置を提供すること
Ｋある。
このような目的を達成するための本発明の要旨は、半導
体ベレットを固着した４角形のタブを複数個のリードと
共に樹脂封止してなる半導体装置において、前記複数個
のリードを鉄系材料で形成しかつ、前記タブ裏面に複数
の透孔を形成したことを特徴とする半導体装置にある。
以下、本発明の詳細な説明する。
第２図は本発明の半導体装置１０の断面図、第３図はそ
れに使用するリードフレームの要部の斜視図である。図
において、タブ１３および複数個のリード１４はリード
フレームとして一体に形成しており、タブ１３上に半導
体ベレット１２を固着シテこのベレット１２とリード１
４との間をワイヤ１６にて接続した後にこれらをレジン
１５にてモールド封止し、その後外枠を切断して半導体
装置を完成するようになっている。前記タブ１３やリー
ド１４（リードフレーム１１）は半導体ベレット１２を
構成するシリコンの熱膨張率との関係からコバールや４
２７０イ等の熱膨張率が略０．５ｘｌＯ／ｌｌ”の鉄系
材料が使用される。一方、レジン１５の熱膨張率は略２
Ｘ１０　　／Ｃである。
そして、本実施例では前記タブ１３に複数個の透孔１７
をタブ全体に分散して形成し、モールドしたレジンの一
部１５ａがこれら透孔内に侵入した状態で固化するよう
に構成しているのである。
このように構成すると、タブ１３とレジン１５とは互い
に一体的な状態とされるため、タブ１３に対するレジン
１５の横方向の移動は、孔１７とこの孔内に侵入したレ
ジン一部１５ａとの係合によって機械的に拘束されるこ
とになる。したがって、熱履歴を受けてタブ１３とレジ
ン１５との間に熱膨張率の差が生じても、タブ裏面とレ
ジンとの接着が剥離してレジンが第１図のように滑動収
縮することはなく、タブ周辺近傍に応力集中が生ずるこ
ともない。この結果、タブ裏側のレジンはタブ裏面全体
にわたって応力が分散されることになり、応力集中に伴
なうレジンクラックが防止されるのである。
本発明者が従来装置と本発明装置との比較実験を行なっ
たところ、第４図のような結果が得られた。この実験は
完成された半導体装置を約−５５〜１５０Ｃで温度変化
させ、これを複数サイクル繰返して装置の不良率を検査
したものである。これによれば、本発明装置は従来装置
に比較して耐クラツク性が格段に向上することが判る。
以上のように本発明の半導体装置は複数のリードを鉄系
材料で形成し、かつタブに複数の透孔を形成し、モール
ドするレジンをとの透孔内に侵入させた状態で固化させ
るように構成したことＫより、タブとレジンとのタブ横
方向の接着強度を高め、これによって熱履歴に伴なう熱
膨張の差が生じてもタブとレジンとの接着剥離を防止し
、レジンの収縮およびこれに伴なう応力集中を防止して
レジンクラックを防止するのである。したがって、従来
と全く同様のレジンモールド作業で耐クラツク性の良好
な半導体装置を得ることができる一方、高熱伝導レジン
を用いてもクラックを確実に防止でき耐湿性の向上等装
置の信頼性を高め、更に外観の低下を防いで商品性を高
める等の効果を奏するのである。
【図面の簡単な説明】
第１図は従来の半導体装置の不具合を説明するための断
面図、第２図は本発明装置の断面図、第３図はリードフ
レームの要部斜視図、第４図は実験結果を示すグラフで
ある。 １．１０・・・半導体装置、２．１２・・・半導体ベレ
ット、３．１３・・・タブ、４．１４・・・リード、５
゜１５・・・レジン、１７・・・透孔、１８・・・溝、
Ｘ・・・クランク。 第　　１　　図 第　　２　　図 第　　３　　図

Claims (1)

    【特許請求の範囲】
  1. １、半導体ペレットを固着した４角形のタブを複数個の
    リードと共に樹脂封止してなる半導体装置において、前
    記複数個のリードを鉄系材料で形成しかつ、前記タブに
    複数の透孔を形成したことを特徴とする半導体装置。
JP63188432A 1988-07-29 1988-07-29 半導体装置 Pending JPH01157559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63188432A JPH01157559A (ja) 1988-07-29 1988-07-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63188432A JPH01157559A (ja) 1988-07-29 1988-07-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP685080A Division JPS56104459A (en) 1980-01-25 1980-01-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH01157559A true JPH01157559A (ja) 1989-06-20

Family

ID=16223571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63188432A Pending JPH01157559A (ja) 1988-07-29 1988-07-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH01157559A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397248A (ja) * 1989-09-11 1991-04-23 Oki Electric Ind Co Ltd 樹脂封止型半導体装置とその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914790A (ja) * 1972-04-10 1974-02-08
JPS4918591U (ja) * 1972-05-19 1974-02-16
JPS4921073A (ja) * 1972-06-16 1974-02-25
JPS5037363A (ja) * 1973-08-06 1975-04-08
JPS5295173A (en) * 1976-02-06 1977-08-10 Hitachi Ltd Lead frame

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914790A (ja) * 1972-04-10 1974-02-08
JPS4918591U (ja) * 1972-05-19 1974-02-16
JPS4921073A (ja) * 1972-06-16 1974-02-25
JPS5037363A (ja) * 1973-08-06 1975-04-08
JPS5295173A (en) * 1976-02-06 1977-08-10 Hitachi Ltd Lead frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397248A (ja) * 1989-09-11 1991-04-23 Oki Electric Ind Co Ltd 樹脂封止型半導体装置とその製造方法

Similar Documents

Publication Publication Date Title
US7741161B2 (en) Method of making integrated circuit package with transparent encapsulant
JP3718181B2 (ja) 半導体集積回路装置およびその製造方法
US20070000599A1 (en) Assembly method for semiconductor die and lead frame
US4712127A (en) High reliability metal and resin container for a semiconductor device
JPH01157559A (ja) 半導体装置
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
JPH04242966A (ja) 樹脂封止形半導体装置
JPS60195955A (ja) 半導体装置
JPS63119248A (ja) 半導体装置
JPS6223097Y2 (ja)
JPS61230344A (ja) 樹脂封止型半導体装置
KR0180604B1 (ko) 히트싱크의 표면처리방법 및 이를 이용한 반도체 패키지 구조
JP3345759B2 (ja) 半導体装置およびその製造方法
JPH0582706A (ja) リードフレーム
JPH053249A (ja) 半導体装置及びその製造方法
JPH03167834A (ja) 樹脂封止型半導体装置
JPH0870087A (ja) リードフレーム
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH09246455A (ja) 半導体装置用リードフレーム
JPH047865A (ja) リードフレームおよびそれを用いた半導体集積回路装置
KR100306230B1 (ko) 반도체 패키지 구조
JPS6344750A (ja) 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
JPH08288447A (ja) リードフレーム
JP2616685B2 (ja) 樹脂封止型半導体装置の製造方法
JPH05121630A (ja) 樹脂パツケージのリードフレーム構造