JPH03167834A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH03167834A
JPH03167834A JP1306606A JP30660689A JPH03167834A JP H03167834 A JPH03167834 A JP H03167834A JP 1306606 A JP1306606 A JP 1306606A JP 30660689 A JP30660689 A JP 30660689A JP H03167834 A JPH03167834 A JP H03167834A
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor element
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1306606A
Other languages
English (en)
Other versions
JPH0693469B2 (ja
Inventor
Hisamitsu Ishikawa
石川　寿光
Kazuichi Yonenaka
米中　一市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1306606A priority Critical patent/JPH0693469B2/ja
Priority to KR1019900018797A priority patent/KR930005494B1/ko
Priority to DE69027281T priority patent/DE69027281T2/de
Priority to EP90122742A priority patent/EP0430204B1/en
Publication of JPH03167834A publication Critical patent/JPH03167834A/ja
Priority to US08/254,667 priority patent/US6194779B1/en
Publication of JPH0693469B2 publication Critical patent/JPH0693469B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、樹脂封止型半導体装置に係り、特に、そのリ
ードと半導体素子との接続構造に関するものである。
（従来の技術） ＩＣ％ＬＳＩなどの半導体装置における封止は、素子を
塵埃、薬品、ガス、湿気などの半導体に悪影響を及ぼす
汚染源および機械的な破壊から保護する為になされる。
その方法には、気密封止と樹脂封止とがある。この封正
に使用する樹脂は素子表面に密着し、完全に被覆する。
この樹脂によって保護されているものは樹脂封止型半導
体装置という。
この種半導体装置としては、リードピンが２直列並行に
配置されているＤＩＰタイプ、単列直線上にリードビン
を有するＳＩＬタイプなどが知られているが、図を参照
しながら、一例としてＤＩＰタイプについて従来の技術
を説明する。
表面が平滑なリードフレームの中央部の素子載置部に搭
載された半導体素子と素子載置部を取り囲むように配設
された複数のリードの先端部とをボンディングワイヤで
接続し、その後、たとえば上型および下型の合せ面に形
成された空所の中央部に半導体素子が位置するように、
リードフレームを上型と下型とで挾持した状態で空所内
に樹脂を圧送して充填することにより、素子載置部に搭
載された半導体素子、ボンディングワイヤおよびリード
の内端部などが所定の形状に成形された樹脂の中に埋設
されて封止される。この場合、上型と下型との合せ面に
形成される空所の周辺部において、隣合う複数のリード
の隙間に充填される樹脂は、空所の外縁部を所定の間隔
で取り囲んで複数のリードを連結するダムによってせき
止めるようにしたのが一般的である。半導体素子は、半
田、金、樹脂などの導電性接着材料で素子載置部に接合
される。樹脂が充填されたあとは、リードフレームを形
成し、ダムを含めて不要部を切断除去して第２図に示す
ようなＤ　Ｉ　Ｐ　（Ｄｕａｌ　ＩｎｌｉｎｅＰａｃｋ
ａｇｅ）タイプの樹脂封止型半導体装置を形成する。半
導体素子載置部２の上に半導体素子１が導電性接着材料
６で固着されている。この素子１は、外部回路接続用の
リード３を有している。このリード３は、前記のリード
フレームから形或されたものである。ここにはボンディ
ング部９があり、ここと前記半導体素子１の電極パッド
（以下、ボンディングパッドという）４は金などのボン
ディングワイヤ５により接続されている。半導体素子１
、半導体素子載置部２、ボンディングワイヤ５及びリー
ド３の一部は、モールド樹脂７で覆われている。
近年、半導体素子の高密度集積化に伴い半導体素子は大
型化する傾向にあるが、これに対して、半導体装置は、
樹脂封止型に限らず他の型のものも他の電子部品と同様
に小型化の要求が強く、したがって、外囲器サイズも現
状を維持するか、さらに可能なかぎり小さくしなければ
ならない。この結果、この外囲器のサイズは半導体素子
と極めて近くなり、リード３のインナーリード部（リー
ドの素子に近い先端部分を指し、普通モールド樹脂に被
覆されている。）がモールド樹脂内に十分な封止長さを
取ることができず、したがって、強度を上げることがで
きないので、モールド成形後の後工程中にリードが引き
抜けるという事故が多く発生する。
そこで、この事故の発生を少くするという問題を解決す
るために考えられたのが、第３図に示す例である。第２
図の従来例では、前記インナーリード部は素子１と同じ
ような高さに、少し素子１から離れて素子と平行に配置
されているが、この第３図の比較例では、このリード３
のインナーリード部は、素子１より上に素子と平行に配
置され、しかも、素子の方へ延在している。すなわち、
リードは半導体素子上方に延びている部分が存在する。
リードをこのように配置すると、モールド樹脂で被覆す
る部分が長くなる。言い換えれば、インナーリードがモ
ールジ樹脂内に十分な封止長さを取ることができるので
、リードの樹脂からの引き抜けを防止することが容易に
なった。しかし、この例では、リード３と素子１とをつ
なぐボンディングワイヤ５は、第２図の例と同様に、ボ
ンディングパッド４とリード３のインナーリード部の先
端のボンディングし易いように円形にした部分に接続さ
れる。ところが、インナーリード部は、この場合素子の
上に位置するので、少し力を加えても容易に素子の表面
の方へ動かされる。ボンディング工程ではリードのイン
ナーリード部は半導体素子にボンディング時に押しつけ
られる。そのときに半導体素子上にゴミ等の異物が存在
すると、異物は半導体素子とインナーリード部にはさま
れるため半導体素子にキズをつけることになる。実際に
考えられる異物としては、たとえば、半導体素子の基板
がシリコンの場合はシリコン粒子などが考えられる。
（発明が解決しようとする課題） 前述のとおり、半導体素子の高集積化に伴って半導体素
子の大きさは大型化する傾向にあるが、これに対して外
囲器を含めた半導体装置の大きさは、これらを組み込む
機器を小型化しようとするユーザーの要品に対応して、
現状を維持するか、さらにもっと小さくする必要がある
。そのために外囲器の大きさは、半導体装置の大きさと
極めて近くなり、外囲器がモールド樹脂である場合、イ
ンナーリードがモールド樹脂内に十分な封止長さを取る
ことができず、モールド成形後の後工程中にリードの引
き抜けが発生する。そこで、インナリードを半導体素子
の上へ延ばしてインナーリードがモールド樹脂内に十分
な封止長さを取る事ができるようにしても、また次のよ
うな問題が発生する。すなわち、インナーリードが半導
体素子の上まで延びているので、そのボンディング部も
当然半導体素子の上方にある。したがって、ボンディン
グワイヤをこのインナーリードのボンディング部にボン
ディングする時は、インナーリードは半導体素子の方へ
押し付けられてしまう。その時素子の上にゴミなどの異
物があると、この異物は半導体素子とインナーリードの
間にはさまれ、その異物によってこの半導体素子は損傷
し、その特性は損われる。
本発明は、上記事情によってなされたもので、半導体素
子の大きさが、その外囲器に極めて近くてもインナーリ
ードがモールド樹脂内に十分な封止長さが取れてリード
の引き抜けを防止でき、さらに、ボンディング時にイン
ナーリードと半導体素子間に異物がはさまれることによ
って発生する半導体素子のダメージを無くした樹脂封止
型半導体装置を提供することを目的としている。
［発明の構成］ （課題を解決するための手段） 本発明は、半導体素子と、この半導体素子とは離れて配
置されており、かつ、その端部が部分的にこの半導体素
子の上方に延在しているリード、およびこれらの半導体
素子とリードとを電気的に接続するボンディングワイヤ
とを具備してなる樹脂封止型半導体装置において、この
リードに、半導体素子上の前記延在部以外の部分にボン
ディング部を形成してなることを特徴としている。
（作　用） 本発明による樹脂封止型半導体装置は、半導体素子と外
囲器の大きさが極めて近い場合であってもリードがモー
ルド樹脂内に十分な封止長さをとることができるのでリ
ードの引き抜けがなくなり、さらに、前記リードのボン
ディング部が前記延在部以外の部分、すなわち、半導体
素子上方から離れてボンディング部が形成されているの
で、ボンディング時にリードと半導体素子間に異物がは
さまれることによりこの素子が受けるダメージを無くす
ことができる。
（実施例） 以下、本発明の一実施例を第１図（ａ）　．　（ｂ）を
用いて説明する。
第１図（ａ）は、ＤＩＰタイプの樹脂封止型半導体装置
の平面図および第１図（ｂ）はそのＡ−Ａ断面図を示す
。
この例は、リードと半導体素子の配置が前述した第３図
と同じである。すなわち、リード３のインナーリード部
は、半導体素子１より上に、この素子と平行に配置され
ている。つまり、リード３は、半導体素子に沿って、そ
の上方に延在しているのである。リードをこのように配
置すると、リードのモールド樹脂で被覆する部分が長く
なる。
第２図の従来例では半導体素子１はリードフレームに固
定して後工程を処理したが、本実施例では、リードフレ
ームの他にもう一つ素子を載置するフレーム（以下、ベ
ッドフレームという。）を用いる。まず、たとえば、Ｌ
ＳＩのような半導体素子１が、ベッドフレームの索子載
置部２に載置され、導電性接着材料６によって固着され
る。接着材料としては、たとえばエボキシ樹脂などが用
いられるが、他の半田、金なども用いられる。このベッ
ドフレームは素子１のある側を表にしてリードフレーム
と対向させる゛。このまま両フレームを保持し、固定す
ると、リードフレームのリード３のインナーリード部は
半導体素子１の上部に、この素子と対向するように配置
されることになる。
この索子ｌとリード３とは、たとえば金線などのボンデ
ィングワイヤ５で電気的に接続される。ボンディングワ
イヤ５は、半導体素子１のボンディングパッド４及びリ
ード３のボンディング部９にそれぞれ′接続される。
接続手段としては、荷重と超音波エネルギーを加えて行
うワイヤボンディング方法（これは主としてボンディン
グワイヤがアルミ線の場合に用いられ、常温で行うのが
通常である。）ワイヤボンディングを圧力と熱を利用し
て行う熱圧着方法（主として金線に用いられる。）、お
よび圧力、熱、超音波振動とを利用する超音波併用熱圧
着ボンディング方法などがあり適宜に手段を選ぶことが
できる。
いずれの方法を選ぶにしても、リード３のボンディング
部４は、一半導体素子１の上方から外れているので、ボ
ンディング時に、たとえ、このボンデ１イング４が下方
へ押し付けられても、半導体素子とは離れているので、
この素子に悪影響が出るほど接近することはない。また
、素子上方のリードの延在部もさほど素子に接近するこ
とはない。
ワイヤボンディング工程が完了した後は、半導体素子を
樹脂封止する工程に移る。
樹脂封止には、ボッティング法、トランスファーモール
ド法、キャスティング法などがあり、任意の方法を選択
できるが、本実施例では低コストで量産性に優れている
トランスファーモールド法を用いている。この方法は、
設備に多額の初期投資を必要とするが樹脂を金型に注入
する速度を低速で行えばワイヤ、フレームそして半導体
素子の特性を損なわずに一定品質のものが量産できる。
具体的には、粉末またはタブレット状の樹脂を温度と圧
力をかけて溶融させ、金型に注入して固化させる方法で
ある。樹脂材料としては、たとえばエポキシ系が用いら
れ、硬化剤には酸無水物系、アミン系、フェノール系な
どを用いる。成形条件としては、温度約１６０〜１８０
℃、約圧力４９〜９８ＭＰａ　，成形時間約６０〜１２
０秒であり、この後約１５０〜１８０℃で数時間ポスト
キュアを行って樹脂封止が完了する。
樹脂封止の工程が終了後、この工程の際に生じたリード
フレームなどに生じた樹脂パリを適宜の手段で取り去り
、リードフレームに半田メッキなどの処理を行い、リー
ド加工などを行なってＤＩＰタイプの樹脂封止型半導体
装置を完成する。
実施例ではＤＩＰタイプの樹脂封止型半導体装置につい
て説明したが、これに限定されるものではな＜、ＳＩＬ
タイプのものなど、どのような種類の半導体装置にも適
用が可能である。
［発明の効果］ 以上詳述したように、本発明の樹脂封止型半導体装置に
おいては、リードのインナーリード部が半導体素子上部
にまで延在しているので半導体素子の大きさが、半導体
装置の外囲器、すなわち、モールド樹脂の大きさと極め
て近くてもモールド樹脂内に封止されているリードの長
さを十分に取ることができる。その結果リードの抜けを
防止することができる。また、リードのボンディング部
を半導体素子の上部以外の部分（即ち、素子の外側）に
設けたことにより、ワイヤをボンディングする時に半導
体素子が異物により破損することを効果的に防止するこ
とができ、製品の歩留りが著しく向上する。
【図面の簡単な説明】
第１図（ａ）は、本発明の一実施例の樹脂封止型半導体
装置の平面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ一
部分の断面図、第２図（ａ）は、従来例の樹脂封止型半
導体装置として知られているＤＩＰタイプの構造を示す
断面図、第２図（ｂ）は、第２図（ａ）のＡ−Ａ　＝部
分の断面図、第３図（ａ）は、半導体素子上までリード
が延在し−たタイプの比較例の樹脂封止型半導体装置の
構造を示す平面図、第３図（ｂ）は、第３図（ａ）のＡ
−Ａ　　部分の断面図を示す。 １・・・半導体素子、　　　２・・・半導体素子載置部
、３・・・リード、 ４・・・ボンディングパッド、 ５・・・ボンディングワイヤ、 ６・・・導電性接着剤、 ７・・・モールド樹脂、 ９・・・リードのボンディング部。 （８７３３）　　代理人　弁理士　猪　股　祥　晃（ば
か１名） （ａ） 第 ３ 図

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子と、前記半導体素子の外側に離れて配置し
    ており、一端部は前記半導体素子の上まで延在している
    リードと、前記半導体素子と前記リードとを接続するボ
    ンディングワイヤとを具備してなる樹脂封止型半導体装
    置において、前記リードは、半導体素子の外側に位置す
    る個所にボンディング部を設けたことを特徴とする樹脂
    封止型半導体装置。
JP1306606A 1989-11-28 1989-11-28 樹脂封止型半導体装置 Expired - Fee Related JPH0693469B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1306606A JPH0693469B2 (ja) 1989-11-28 1989-11-28 樹脂封止型半導体装置
KR1019900018797A KR930005494B1 (ko) 1989-11-28 1990-11-20 수지밀봉형 반도체장치
DE69027281T DE69027281T2 (de) 1989-11-28 1990-11-28 Kunststoffumhüllte Halbleiteranordnung
EP90122742A EP0430204B1 (en) 1989-11-28 1990-11-28 Plastic mould type semiconductor device
US08/254,667 US6194779B1 (en) 1989-11-28 1994-06-06 Plastic mold type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1306606A JPH0693469B2 (ja) 1989-11-28 1989-11-28 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH03167834A true JPH03167834A (ja) 1991-07-19
JPH0693469B2 JPH0693469B2 (ja) 1994-11-16

Family

ID=17959100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1306606A Expired - Fee Related JPH0693469B2 (ja) 1989-11-28 1989-11-28 樹脂封止型半導体装置

Country Status (5)

Country Link
US (1) US6194779B1 (ja)
EP (1) EP0430204B1 (ja)
JP (1) JPH0693469B2 (ja)
KR (1) KR930005494B1 (ja)
DE (1) DE69027281T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535509A (en) * 1992-06-05 1996-07-16 Mitsubishi Denki Kabushiki Kaisha Method of making a lead on chip (LOC) semiconductor device
JP2009065092A (ja) * 2007-09-10 2009-03-26 Kyocera Chemical Corp 接着剤組成物およびそれを用いた半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
GB2344934A (en) * 1995-10-24 2000-06-21 Altera Corp Integrated circuit package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137250A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS59143355A (ja) * 1983-02-04 1984-08-16 Nec Corp 半導体集積回路装置
JPS61142760A (ja) * 1984-12-14 1986-06-30 Toshiba Corp 半導体装置
JPS62296541A (ja) 1986-06-17 1987-12-23 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH0777226B2 (ja) 1987-06-30 1995-08-16 株式会社日立製作所 半導体装置およびその製造方法
US5208481A (en) * 1988-07-22 1993-05-04 Rohm Co., Ltd. Lead-frame for manufacturing semiconductor devices
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法
JPH0650749B2 (ja) * 1989-06-28 1994-06-29 株式会社東芝 半導体装置及びその製造方法
JP2504232B2 (ja) * 1989-11-09 1996-06-05 日本電気株式会社 半導体装置用リ―ドフレ―ム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137250A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535509A (en) * 1992-06-05 1996-07-16 Mitsubishi Denki Kabushiki Kaisha Method of making a lead on chip (LOC) semiconductor device
US5724726A (en) * 1992-06-05 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making leadframe for lead-on-chip (LOC) semiconductor device
US5763829A (en) * 1992-06-05 1998-06-09 Mitsubishi Denki Kabushiki Kaisha Leadframe including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the leadframe
US5900582A (en) * 1992-06-05 1999-05-04 Mitsubishi Denki Kabushiki Kaisha Lead frame including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the lead frame
JP2009065092A (ja) * 2007-09-10 2009-03-26 Kyocera Chemical Corp 接着剤組成物およびそれを用いた半導体装置

Also Published As

Publication number Publication date
KR910010686A (ko) 1991-06-29
KR930005494B1 (ko) 1993-06-22
US6194779B1 (en) 2001-02-27
EP0430204A1 (en) 1991-06-05
DE69027281T2 (de) 1996-11-21
JPH0693469B2 (ja) 1994-11-16
EP0430204B1 (en) 1996-06-05
DE69027281D1 (de) 1996-07-11

Similar Documents

Publication Publication Date Title
JP2002118207A (ja) 半導体パッケージ及びその製造方法
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
JP2000323623A (ja) 半導体装置
JP2558413B2 (ja) リードフレーム上へのプラスチック部材の形成方法
JPH088280A (ja) 電子部品及びその製造方法
JPH047848A (ja) 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
JPH03167834A (ja) 樹脂封止型半導体装置
US10290593B2 (en) Method of assembling QFP type semiconductor device
US9691637B2 (en) Method for packaging an integrated circuit device with stress buffer
JP3036339B2 (ja) 半導体装置
JP2555931B2 (ja) 半導体装置の製造方法
WO2008083146A1 (en) Stress-resistant leadframe and method
JPH08115941A (ja) 半導体装置
JPH0653266A (ja) 半導体装置
JPH10116953A (ja) リードフレーム及びこれを用いた半導体装置
JPH03265161A (ja) 樹脂封止型半導体装置
JPH07161764A (ja) 樹脂封止型半導体装置およびその製造方法
JPH02295140A (ja) 半導体装置の樹脂封止方法
JP2984137B2 (ja) 樹脂封止型半導体装置
JPH07161875A (ja) 樹脂封止型半導体装置
KR0152574B1 (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임
JPH02202042A (ja) 樹脂封止型半導体装置
KR100600178B1 (ko) 반도체 패키지의 제조 방법
JPH0325945A (ja) 樹脂封止型半導体集積回路の樹脂封止装置
WO2002097877A1 (en) A method of packaging a semiconductor chip

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees