JPH0777226B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0777226B2
JPH0777226B2 JP62161333A JP16133387A JPH0777226B2 JP H0777226 B2 JPH0777226 B2 JP H0777226B2 JP 62161333 A JP62161333 A JP 62161333A JP 16133387 A JP16133387 A JP 16133387A JP H0777226 B2 JPH0777226 B2 JP H0777226B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
lead
bonding
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62161333A
Other languages
English (en)
Other versions
JPS647628A (en
Inventor
愛三 金田
正男 三谷
省三 中村
邦彦 西
村上　　元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62161333A priority Critical patent/JPH0777226B2/ja
Priority to KR1019880007311A priority patent/KR960013778B1/ko
Publication of JPS647628A publication Critical patent/JPS647628A/ja
Priority to US07/640,584 priority patent/US5184208A/en
Priority to KR1019920012675A priority patent/KR970004216B1/ko
Priority to US08/000,125 priority patent/US5365113A/en
Priority to US08/329,824 priority patent/US5514905A/en
Priority to US08/458,166 priority patent/US5742101A/en
Publication of JPH0777226B2 publication Critical patent/JPH0777226B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に係り，特にサ
イズの大きい長方形のLSIチップを小型のパッケージに
搭載するのに好適なチップ構造およびパッケージの構造
を有する樹脂封止形半導体装置およびその製造方法に関
する。
〔従来の技術〕
従来,LSIチップをプラスチックパッケージに搭載する方
法としては，パッケージの中央部にチップを搭載するた
めのタブが配置され,4辺にボンディングパッド部が配置
されたチップを該タブ上に導電性ペーストで接着・搭載
し，リードフレームのリード先端部を該チップの４辺方
向に配置して，該パット部と該リード先端部とを金線で
相互結線し，レジンモールドする構造をとってきた。
しかし，この構造では，チップとリード先端部との距離
を，金線が結線できる距離にまでとる必要があり，チッ
プの外端とパッケージの外端部までの距離が大きくな
り，大きなチップを小さなパッケージに収納する幾何学
的な制約があった。さらに，リードとパッケージへの埋
込み長さが小さくなり，外部リード成形時の機械的スト
レスによる内部リードとレジンとの界面の剥離が経験さ
れ，特にチップの短辺長さに対し，パッケージの短辺長
さを大きく設計する必要があった。
また，さらに，チップ寸法大のタブがパッケージの中央
部に配置されているために，熱応力によるタブ下のレジ
ンの界面剥離と，それにともなう，タブ下にむかうレジ
ンのクラックがしばしば経験され，温度サイクルや耐リ
フロー試験の結果を満足させるための好適な構造とは云
えなくなってきた。
上記，問題点に対処するために，特開昭60−167454に提
案されているように，リードフレームのリード先端をす
べてチップの短辺側に配置し，タブをなくして，そのリ
ード上に有機絶縁フィルムを接着剤で張りつけ，そのフ
ィルム上にチップをダイボンディングして，該チップの
ボンディングパッド部とリード先端部とを金線で相互結
線するワイヤボンディング構造，いわゆるタブレスパッ
ケージが提案されている。しかし，この構造では，剛性
のない絶縁フィルムを剛性の小さいリード上に精度よく
張りつける工程での難しさと歩留り確保上の不都合点が
あるとともに，工数が従来より増えるという問題があっ
た。さらに，上記，提案技術では，絶縁フィルム上のチ
ップのボンディングパッド部と内部リード先端部とをワ
イヤボンディングする方式のため，リード先端部はチッ
プ長辺よりもワイヤボンディングする距離分だけ長く設
計する必要があり，レジンモールド時にボンディングワ
イヤが変形しチップ端部と接触しないように，チップ長
辺の端部とパッケージ長辺の端部との距離を大きく設計
する必要があり，真に大きなチップを小さなパッケージ
に搭載するのに適した構造とは云えなかった。
さらに重要なことは，上記した従来技術と提案技術とと
もに,LSIチップ上のボンディングパッドがチップの外端
部に４辺あるいは２辺配置されており，チップとレジン
と線膨脹係数の違いによる熱応力が最も大きくかかる位
置にあり，温度サイクル時に、ボンディングワイヤとの
接続部に剪断応力がかかり，疲労破断し易いという心配
があった。
〔発明か解決しようとする問題点〕
上記した従来技術は，チップ端のパッケージ端との距離
は少なくとも1.0mm以上必要な構造であり，大きなLSIチ
ップを小さなパッケージに収納するには幾何学的な制約
があった。さらに，大きなタブを使っていたために，熱
応力が弱く，耐温度サイクルや耐リフロー性に弱に構造
であった。
一方，上記したタブレスパッケージの提案技術は，絶縁
フィルム張りつけ工程での精度確保および工程の増加な
どの不都合点があるとともに，長辺側の寸法の大きなチ
ップに対して，さらにパッケージの長辺の寸法を大きく
設計する必要があった。
さらにまた，従来技術と提案技術ともに，ボンディング
パッドの位置は，チップ外端部にあり，温度サイクル時
に最も剪断応力の大きくかかる領域であり，ボンディン
グワイヤとの接続部の疲労破断に対しての配慮がなされ
ていなかった。
本発明の目的は，チップ端とパッケージ端との距離を長
辺・短辺にかかわらず,1.0mm以下にして，大きなチップ
を小さなパッケージに収納するとともに，ワイヤボンデ
ィング部および各構造部の熱応力を低減し，リード埋込
み長さを確保してリード成形時の機械的ストレスの影響
をも少なくできる構造を提供することにある。
さらにもう一つの目的は，上記した提案技術のリードフ
レーム上への絶縁フィルム張りつけ工程を廃し，生産性
にすぐれたパッケージの構造を有する半導体装置を提供
することにある。
〔問題点を解決するための手段〕
上記目的は，長方形のLSIチップ上に複数個のボンディ
ングパッドを設けると共に，前記LSIチップの周縁にほ
ぼ放射状にリードを配設し，前記ボンディングパッドと
リードの一端とをワイヤボンディングにより電気的に接
続した構造の樹脂封止形パッケージを有する半導体装置
において，前記ボンディングパッドを前記LSIチップの
ほぼ中央部にしかも前記チップの長手方向に一直線に配
列したことにより達成される。さらに具体的に述べれ
ば，長方形のLSIチップ上６のボンディングパッド部を
チップ中央の長辺方向に一直線に配列し，パッド部およ
びスクライブ領域以外の能動素子領域を耐熱性有機絶縁
膜で被覆した構造のLSIチップを提供するとともに，該L
SIチップのパッドの形成された表面とリードフレームの
リード裏面とを絶縁性接着剤で接着固定したのち，該チ
ップ表面側に配置された内部リードの先端部表面と該ボ
ンディングパッド部とをワイヤボンディングして，モー
ルドレジンで封止した構造を有するパッケージ形半導体
装置を提供することによって達成される。
ボンディングパッド部は一般的には能動素子領域とオー
バラップしないように形成するがワイヤボンディング時
の負荷圧力によるチップ表面の損傷を避けるために，特
に多層膜プロセスを採用して，チップ表面に絶縁膜を設
ければ能動素子領域上に形成してもよい。
ボンディングパッド部およびスクラブ領域以外の耐熱性
有機絶縁膜の被覆は，例えばウェハ上にポリイミド樹脂
をスピンコーティングして硬化させた後に通常のレジス
ト処理，ヒドラジン等でのエッチング工程を経て形成す
ることができる。ワイヤボンディング時のパッシベーシ
ョン膜の損傷を避けるために,25μｍ膜厚以上のポリビ
フェニル形イミドフィルムに，弾性率１〜100kgf/mm2の
エポキシ樹脂形接着剤をラミネートしたフィルムをウェ
ハに張りつけ，上記したエッチング工程を経て被覆して
もよい。
リードフレームのレイアウトは各種考えられるが，チッ
プの中央の長辺方向の線上に，例えば一列に配列された
ボンディングパッド部と内部リード先端部とをワイヤボ
ンディングにより結線できるよう，内部リードの先端を
各パッドの近辺に放射状に配置する。このリードフレー
ムのリード裏面と上記したLSIチップとの表面を，弾性
率が0.5〜400kgf/mm2の変性エポキシ樹脂系あるいはシ
リコーン樹脂系の液状熱硬化型接着剤で,LSIチップをフ
ェイスアップの状態で接着固定する。
上記工程を経て，リードフレームのリード裏面に搭載さ
れたLSIチップのボンディングパッド部と，チップ表面
上に接着された内部リードの先端部表面とをワイヤボン
ディングし，通常のトランスファモールド法，望ましく
は，マルイポット方式のモールド法で成形する。モール
ドレジンとしては，球状の石英フィラーを配合して，フ
ィラー含有量を70〜80Vol.％充填し，線膨脹係数が0.7
×10-5〜1.2×10-5/℃のエポキシ樹脂系のモールデイン
グコンパウンドであることが望ましい。
〔作用〕
本発明によれば，チップのボンディングパッド部をチッ
プの中央部の長手方向に一直線に配列するので，従来の
チップ外端部の４辺に配置する方式に比べてチップ短辺
の長さを短く設計できる。
さらに，チップ表面に耐熱性絶縁膜，例えばポリイミド
のごとき有機絶縁膜を被覆，その上面にリードを接着固
定して，チップの中央の長手方向に一列に配列されたボ
ンディングパッド部とリードとのワイヤボンディングが
チップ上面でできるため，チップの長辺の長さが大きい
チップでも提案技術のダフレスパッケージに比べてパッ
ケージ長辺の長さ短いパッケージに搭載できる。また，
さらに，ワイヤボンディングした接続部の位置は，レジ
ンとチップの線膨脹係数差による剪断応力が最も少ない
チップ中央部にもってきているために，製品の温度サイ
クルによる接続部の疲労破断の心配はなく，ボンディン
グパッド部とレジンとの界面で接着剥離することもない
ので，製品の耐湿信頼性が向上する。
さらに本発明によれば，耐熱性有機絶縁膜をウェハプロ
セスで形成するので，タブレスパッケージの提案技術の
ように，リードフレーム上に絶縁膜を張りつける工程が
なく，α線対策を兼ねることができ，高信頼性・生産性
効率向上に優れる。リードフレームはチップの絶縁膜上
に接着固定されるので，リード先端をすべてチップ中央
部に配置できて，リードのパッケージ内部への埋込み長
さを設計できる。その結果，リード曲げ時の機械的スト
レスによるリード／レジンの界面剥離が低減でき，レジ
ンクラックの起点をタブレスパッケージの提案技術の比
べても作りにくく，温度サイクル時のレジンクラック不
良が低減する。従来技術のようなチップ寸法大のタブを
なくすことができるので，耐温度サイクル性を大幅に向
上できる。
〔実施例〕
以下，本発明の一実施例を第１図〜第５図により説明す
る。
実施例１ 第１図に示したように，通常のAl2層配線技術を用い
て，ボンディングパッド部１をチップ中央の長辺方向に
一列の直線状配列し，中央部パッド領域２を設置した。
能動素子領域３は，チップ中央部で４分割し，それぞれ
パッド領域２にオーバーラップしないようにレイアウト
した。該パッド部１およびスクライブ領域４を除く，チ
ップ表面全域に耐熱有機絶縁膜を被覆するために，無機
パッシベーション膜11形を終えたウェハに，ポリイミド
樹脂（日立化成（株）製，登録商標PIQ）をスピンコー
ティングし，通常のレジスタ塗布，露光，ヒドラジンエ
ッチング工程，ダイシング工程を経て，第１図の上面図
で示すLSIチップ５を得た。
第２図に示したように，リードフレーム６のレイアウト
は，該LSIチップ５の中央部に設置されたボンディング
パッド部１にすべての内部リード先端部７がむかうよう
にリードの先端部をほぼ放射状に設計した。該LSIチッ
プ５の表面に，液状熱硬化性エポキシ樹脂（油化シェル
（株），商品名エピュート807/エピキュアT,弾性率350k
gf/mm2）12（第４図に図示）をマルチマイクロシュリン
ジで滴下し，リードフレーム６を精密に位置整合したの
ち,LSIチップをフェイスアップの状態で，ヒートブロッ
クで押圧，接着，硬化させた（製造装置図省略）。
第３図，第４図に示すように，リードフレーム６の裏面
6aと，耐熱有機絶縁膜10が被覆されたLSIチップ５の表
面10aとが，接着固定される。
上記プロセスを経て組み立てられたリードフレーム６の
リード先端部７を，通常の金線ワイヤボンディングによ
りLSIチップ５上のパッド１と相互結線した。第４図
に，チップ中央部の詳細断面図を示す。１次側のボール
ボンディング部は,LSIチップ５上のパッド部１に設け,2
次側のボンディング部は,LSIチップ５の無機パッシベー
ション膜11を保護するために被覆された有機絶縁膜10上
に接着剤12で固定されたリード先端部７の表面上に設け
た。第２図の上面図で示したように，ボンディングの方
向は各ボンディングパッド１とすべて一定方向（この場
合はパッケージ長辺方向に直角）に設定した。
上記した各プロセスを経てリードフレーム６の下面に，
組み立てされたLSIチップ５を，通常のトランスファモ
ールド法より樹脂封止，成形した。モールドレジン９と
しては，球状の石英フィラーを75Vol.％配合した線膨脹
係数が,1.0×10-5/℃のフェノール樹脂硬化型クレゾー
ルノボラックエポキシ樹脂（エラストマー分散系，日立
化成（株），試供品）を用いた。その後，第５図の断面
図に示したように，リード切断・曲げ工程を経て，外部
リード6bがパッケージの下側，すなわち，チップ搭載方
向に曲げられた製品を得た。
実施例２ ボンディングパッド部１をチップ中央の長手方向に一列
に配列して無機パッシベーション膜11の形成工程を終え
たウェハに,25μｍ膜圧のポリビフェニル系イミドフィ
ルム（宇部興産（株）製，商品名ユーピレックスＳ）の
裏面に弾性率50kgf/mm2のシリコーン樹脂系接着剤（東
レシリコーン（株）製，試作品）をラミネートしたフィ
ルムのロールコーターにより，張りつけ接着し，以下，
実施例１と同じレジスト塗布〜エッチング〜スクライブ
工程を経て,LSIチップ５を得た。該LSIチップ５を，実
施例１と同じワイヤボンディング，樹脂モールディン
グ，リード切断曲げ工程を経て，製品を得た。
実施例１で得たワイヤボンディング後の組立て品につい
て,2次側のボンディング部に相当する部分の無機パッシ
ベーション膜の破損を調べたが,2.3μｍ膜厚の絶縁膜10
の存在および10μｍの接着剤層12の存在で充分，ダメー
ジがないことを確認した。しかし，量産上の荷重負担の
バラツキを考慮し，実施例２で25μｍ膜厚の有機絶縁被
覆法を検討した。ポリビフェニル系イミドフィルムは線
膨脹係数が1.2×10-5/℃と小さく，ラミネート接着剤の
弾性率が100kgf/mm2以下であれば，ウェハをそらせず，
界面剥離がないことを確認した。
上述した。実施例１および実施例２で得たパッケージに
ついて，−55℃〜−150℃の耐温度サイクル試験（各30m
in保持）を実施した結果,1000サイクル後も金線断線や
レジンクラック不良が認められなかった。さらに65℃95
％RHの雰囲気に198hr吸湿させたパッケージを,215℃の
ベーパーリフロー炉に90s放置してレジンクラックの発
生状況を調べたが，クラックの発生が認められなかっ
た。さらに,65℃95％RH高温高湿放置試験，高温動作試
験，ソフトエラー試験の各信頼性試験結果ともに，従来
の大きなパッケージに実装したものと比較して，遜色が
ないことが確認できた。
〔発明の効果〕
本発明によれば，ボンディングパッド部をチップ中央の
長手方向に直線上に配列するので，従来のチップ外端に
４辺あるいは２辺配置するものに比べてチップ自体の寸
法を小さく設計できる。
さらに，パッケージ内部のリードをチップ表面の有機絶
縁膜上の配置できるので，リード先端部７パッド部１と
のワイヤボンディングはチップ上でできるため，従来技
術のようにパッド部とリード先端部との距離をとるため
にチップ端とパッケージ端との距離を大きくする必要が
なく，大きなチップを小さなパッケージに収納できる効
果がある。さらにまた，有機絶縁膜をウェハ工程で形成
し,LSIメモリのα線対策を兼ねることができるため，高
信頼性と生産性効率向上に優れる。
さらに，ボンディングパッド部をチップ中央部に配した
ため，温度サイクル時のチップとレジンとの線膨脹係数
の差による熱応力が最も小さい位置にあるため，ボンデ
ィング部の熱疲労がなく，耐温度サイクル性に優れる効
果がある。
さらにまた，従来パッケージと違ってタブをなくし，リ
ード埋込み長を長しく，しかも，リード曲げをチップ搭
載方向に曲げたので，リード曲げ時の機械的ストレスの
影響をタブレスパッケージの提案技術よりも受けにく
く，温度サイクル時あるいは耐リフロー試験時のレジン
クラック不良発生を低減する効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のLSIチップの上面図，第２
図はパッケージのリード上面部よりの断面図，第３図は
パッケージの長手方向の断面図，第４図はチップとリー
ド先端部とのワイヤボンディング状態を詳細に示すため
のチップ中央部の拡大断面図，第５図はパッケージ短辺
方向の断面図である。 図において， １……ボンディングパッド,3……能動素子領域５ ……LSIチップ,6……リードフレーム ７……内部リード先端部,8……ボンディングワイヤ ９……モールドレジン,10……耐熱有機絶縁膜 11……無機パッシベーション膜,12……接着剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西 邦彦 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (72)発明者 村上 元 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (56)参考文献 特開 昭62−296528（ＪＰ，Ａ)

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】長方形のLSIチップ上に複数個のボンディ
    ングパッドを設けると共に，前記LSIチップの周縁に放
    射状にリードを配設し，前記ボンディグパッドとリード
    の一端とをワイヤボンディングにより電気的に接続した
    構造の樹脂封止形パッケージを有する半導体装置におい
    て，前記LSIチップのボンディングパッドを除く表面を
    耐熱性電気絶縁性被膜で覆い，前記ボンディングパッド
    を前記LSIチップのほぼ中央部に、しかも前記LSIチップ
    の長手方向に一直線に配列して構成したことを特徴とす
    る半導体装置。
  2. 【請求項２】内部リードの先端部を一直線に配列された
    ボンディングパッドに向かうように放射状に配列したこ
    とを特徴とする特許請求の範囲第１項記載の半導体装
    置。
  3. 【請求項３】耐熱性電気絶縁性被膜が耐熱性有機高分子
    被膜から成ることを特徴とする特許請求の範囲第２項記
    載の半導体装置。
  4. 【請求項４】耐熱性有機高分子被膜として少なくとも25
    μｍのポリイミド樹脂から成ることを特徴とする特許請
    求の範囲第３項記載の半導体装置。
  5. 【請求項５】長方形のLSIチップの長手方向中央部に一
    直線に配列されたボンディングパッドを有するLSIチッ
    プを準備する工程，前記少なくともパッドの形成された
    チップ表面に前記パッドを除いて耐熱性・電気絶縁性被
    膜を形成する工程，前記被膜の形成されたチップ上に前
    記パッドに対応したリードがほぼ放射状に形成されたリ
    ードフレームを準備する工程，前記LSIチップの耐熱性
    ・電気絶縁性被膜面とリードフレーム裏面とを前記パッ
    ドとリード先端とが対向する配置で接着固定する工程，
    前記パッドとリード先端表面とをワイヤボンデイングす
    る工程およびこれらチップとリードとを樹脂封止する工
    程とを含むことを特徴とする半導体装置の製造方法。
  6. 【請求項６】耐熱性・電気絶縁性被膜を形成する工程と
    して，ポリイミド樹脂をウェハ上にスピンコーティング
    して硬化させ，レジスト処理およびエッチング工程を経
    てボンディングパッド部およびスクライブ領域上の被膜
    を除去する工程を含むことを特徴とする特許請求の範囲
    第５項記載の半導体装置の製造方法。
  7. 【請求項７】ポリイミド樹脂膜を少なくとも25μｍの厚
    さに形成することを特徴とする特許請求の範囲第６項記
    載の半導体装置の製造方法。
  8. 【請求項８】樹脂封止工程として，球状の石英フィラー
    70〜80Vol.％含み，線膨脹係数0.7×10-5〜1.2×10-5/
    ℃のエポキシ樹脂系のモールディングコンパウンドを用
    いることを特徴とする特許請求の範囲第５項記載の半導
    体装置の製造方法。
JP62161333A 1987-06-30 1987-06-30 半導体装置およびその製造方法 Expired - Fee Related JPH0777226B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP62161333A JPH0777226B2 (ja) 1987-06-30 1987-06-30 半導体装置およびその製造方法
KR1019880007311A KR960013778B1 (ko) 1987-06-30 1988-06-17 반도체 기억장치
US07/640,584 US5184208A (en) 1987-06-30 1991-01-14 Semiconductor device
KR1019920012675A KR970004216B1 (ko) 1987-06-30 1992-07-16 반도체 기억장치
US08/000,125 US5365113A (en) 1987-06-30 1993-01-04 Semiconductor device
US08/329,824 US5514905A (en) 1987-06-30 1994-10-27 Semiconductor device
US08/458,166 US5742101A (en) 1987-06-30 1995-06-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62161333A JPH0777226B2 (ja) 1987-06-30 1987-06-30 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8191868A Division JP2911409B2 (ja) 1996-07-22 1996-07-22 半導体装置

Publications (2)

Publication Number Publication Date
JPS647628A JPS647628A (en) 1989-01-11
JPH0777226B2 true JPH0777226B2 (ja) 1995-08-16

Family

ID=15733088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62161333A Expired - Fee Related JPH0777226B2 (ja) 1987-06-30 1987-06-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0777226B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693469B2 (ja) 1989-11-28 1994-11-16 株式会社東芝 樹脂封止型半導体装置
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
JP2982952B2 (ja) * 1996-03-21 1999-11-29 株式会社日立製作所 半導体装置
JP2748954B2 (ja) * 1996-03-21 1998-05-13 株式会社日立製作所 半導体装置及びその製造方法
JP2006286688A (ja) * 2005-03-31 2006-10-19 Elpida Memory Inc 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773954A (en) * 1980-10-25 1982-05-08 Toshiba Corp Integrated circuit
JPS58124251A (ja) * 1982-01-20 1983-07-23 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPS6150355A (ja) * 1984-08-20 1986-03-12 Toshiba Corp 半導体装置
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
JPS6216022A (ja) * 1985-07-12 1987-01-24 株式会社東芝 半導体式電流補償装置
JPS62296528A (ja) * 1986-06-17 1987-12-23 Matsushita Electronics Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPS647628A (en) 1989-01-11

Similar Documents

Publication Publication Date Title
JP3550391B2 (ja) 半導体装置及びその製造方法
JPH06105721B2 (ja) 半導体装置
JPH11102985A (ja) 半導体集積回路装置
JPH0685132A (ja) 半導体装置
KR970007840B1 (ko) 반도체 장치
JPH0777226B2 (ja) 半導体装置およびその製造方法
JP2501953B2 (ja) 半導体装置
JP3906233B2 (ja) 半導体装置
JPH0724274B2 (ja) 半導体装置及びその製造方法
US5278101A (en) Semiconductor device and method for manufacturing the same
JP3223449B2 (ja) 半導体装置の製造方法
JP3305308B2 (ja) 半導体素子の製造方法
JP2911409B2 (ja) 半導体装置
JP2748955B2 (ja) 半導体装置
JPH0775253B2 (ja) 半導体装置およびその製造方法
JPS63107156A (ja) 樹脂封止型半導体装置
JP2005142452A (ja) 半導体装置及びその製造方法
JP2585738B2 (ja) 半導体記憶装置
JP2002270749A (ja) 半導体素子の製造方法
JPH10116848A (ja) 半導体装置
JP2003124424A (ja) 半導体装置の製造方法
JP3555790B2 (ja) 半導体装置
JP2785722B2 (ja) 樹脂封止型半導体装置
JP3060100U (ja) 懸吊式チップパッケージ
JPH0582678A (ja) 混成集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees