JPH0582678A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH0582678A
JPH0582678A JP3243588A JP24358891A JPH0582678A JP H0582678 A JPH0582678 A JP H0582678A JP 3243588 A JP3243588 A JP 3243588A JP 24358891 A JP24358891 A JP 24358891A JP H0582678 A JPH0582678 A JP H0582678A
Authority
JP
Japan
Prior art keywords
wire
circuit element
substrate
hybrid integrated
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3243588A
Other languages
English (en)
Inventor
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3243588A priority Critical patent/JPH0582678A/ja
Publication of JPH0582678A publication Critical patent/JPH0582678A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 冷熱サイクル時に発生する応力による素子と
導体とを接続するワイヤ線の断線を防止する。 【構成】 基板（１）上に搭載されたチップ状の回路素
子（４）の表面に、及び基板（１）上のワイヤ線（５）
のネック部（５Ｂ）に連続状態で素子（４）の熱膨張係
数と近似させた低αの樹脂薄膜（６）を被覆する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、混成集積回路に関し、
特にベアチップ実装型の混成集積回路に関する。
【０００２】
【従来の技術】一般的な混成集積回路は、例えばセラミ
ックスあるいはアルミニウム等の金属基板上に形成され
た銅材を材料とする導電路上にトランジスタ、チップ抵
抗、チップコンデンサ等の複数の回路素子が固着されて
所望機能を有した混成集積回路が形成される。また、高
密度実装化に伴い基板上にＬＳＩ、ＶＬＳＩ等のベアチ
ップが搭載された多種多用の混成集積回路が出現してい
る。
【０００３】前述したＬＳＩ、ＶＬＳＩ等のベアチップ
をアルミニウム基板上に搭載した場合、耐湿信頼性を確
保するために、図６に示す如く、ベアチップ（２１）と
ベアチップ表面の電極と導電路（２２）を接続する、例
えばＡｌ等のワイヤ線（２３）をエポキシ樹脂（２４）
で被覆する。かかる、エポキシ樹脂の熱膨張係数は基板
の熱膨張係数と略同一となるように調整されているため
に、基板とエポキシ樹脂との密着性が良く、水分が浸入
しにくくなり、耐湿信頼性が向上する。本出願人は、エ
ポキシ樹脂と基板の両者の熱膨張係数を合せることに関
して既に出願済である（特願平３−１１８８１２号参
照）。
【０００４】
【発明が解決しようとする課題】前述したように、エポ
キシ樹脂の封止剤と基板の熱膨張係数をマッチングさせ
ることで、両者の密着性が向上する反面、エポキシ樹脂
とベアチップとの熱膨張係数の差が著しく異なるため
に、温度変化（温度サイクル）により、封止剤とベアチ
ップとの接着部に繰返し応力が加わり、ベアチップ表面
でのワイヤボンディング部のネック切れあるいは電極か
ら剥離するという不良が発生する問題がある。
【０００５】かかる、不良は本発明者の実験によると、
ベアチップのコーナ部に集中し、また、ワイヤ断線不良
となった周辺でチップ表面と封止剤の界面が剥離すると
いうことが判明した。これは、冷熱サイクルを繰返すこ
とで、最大応力がコーナ部に加わる。従ってそのコーナ
部で剥離が生じ、接着力でおさえられていたせん断方向
の歪がワイヤボンディング部に加わり、断線するものと
考えられている。
【０００６】これを図７のＡ及びＢに基づいて説明す
る。図７のＡは、熱衝撃によってエポキシ樹脂とチップ
との熱膨張係数の差によるせん断方向への応力が加わっ
ているが、エポキシ樹脂がチップと接着しているため
に、せん断方向の動きを抑制している。それに対して、
図７のＢは、熱衝撃を繰返すことによって、最大応力が
加わるチップコーナ部でエポキシ樹脂が剥離し（斜線領
域）、せん断方向の歪がワイヤのボンディング部に加わ
り、最終的に断線に至るものである。
【０００７】また、図８は、チップサイズの大きさを異
ならしめてワイヤ断線不良実験を行った結果である。実
験条件として、アルミニウム基板上に形成された銅箔上
にベアチップをＡｇペーストを介して固着搭載し、ベア
チップと銅箔とをＡｌワイヤ線でボンディングし、ベア
チップとワイヤ線をエポキシ樹脂で封止したものを−５
５℃／５ｍｉｎ〜１５０℃／５ｍｉｎ（液相）の熱衝撃
試験を行った。図８において、（Ａ）はチップサイズが
５．４７×８．０５、（Ｂ）はチップサイズが５．１６
×６．２であり、夫々１０個のチップが用いられた。
【０００８】図８からわかるように、チップサイズが小
さい（Ｂ）は２０００サイクル時で不良が発生し、チッ
プサイズが大きい（Ａ）は５００サイクル時で不良が発
生している。チップサイズがある程度小さいものはワイ
ヤ断線不良の発生率は２０００サイクル時でも低いため
環境条件が厳しい車載用の混成集積回路としても用いる
ことは可能である。
【０００９】しかし、チップサイズが比較的大きいもの
は５００サイクルで不良が発生し、前述したように使用
環境条件が厳しい車載用の混成集積回路として実装する
ことができないということが確認された。
【００１０】
【課題を解決するための手段】本発明は上述した課題を
解決して為されたものであり、所望形状の導電路が形成
された基板と、前記導電路の所定位置のパッド上に固着
されたチップ状の回路素子と、前記回路素子の近傍に延
在された複数の前記導電路と前記回路素子の電極とを接
続する複数のワイヤ線と、前記回路素子と前記ワイヤ線
を密封封止する封止樹脂とを具備し、前記封止樹脂層は
シリコン系樹脂が用いられ、前記回路素子上及び前記ワ
イヤ線と前記導電路が接続される固着部分に連続した状
態で熱膨張係数の低い絶縁樹脂膜を形成したことを特徴
とする。
【００１１】また、このような混成集積回路であって、
前記絶縁樹脂膜は溶剤性フェノール系エポキシ樹脂を用
いたことを特徴とする。また、このような混成集積回路
であって、前記ワイヤ線はアルミニウム線を用いたこと
を特徴とする。また、このような混成集積回路であっ
て、前記基板はアルミニウム基板を用いたことを特徴と
する。
【００１２】
【作用】この様に本発明の混成集積回路では、チップ状
の回路素子上及び基板上のワイヤ線のネック部に連続し
た状態で熱膨張係数の低い絶縁樹脂膜が形成されている
ため、絶縁樹脂膜とチップ状素子との熱膨張係数の差が
著しく緩和されるとともにワイヤ線の固着強度を補強す
ることができる。その結果、絶縁樹脂膜とチップ状素子
との界面での温度変化（温度サイクル）による剥離が抑
制される。またチップ素子上の電極と接続されるワイヤ
線のネック部及び基板側のネック部は絶縁樹脂膜によっ
て補強される構造となるため、温度サイクルによるせん
断力がワイヤ線のネック部に生じたとしても断線する恐
れはない。
【００１３】
【実施例】以下に、図１乃至図５に示した実施例に基づ
いて、本発明の混成集積回路を説明する。図１は本発明
の混成集積回路の要部拡大断面図であり、（１）は硬質
基板、（２）は絶縁樹脂層、（３）は導電路、（４）は
チップ状の回路素子、（５）はワイヤ線、（６）は絶縁
樹脂薄膜、（７）はシリコン樹脂層である。
【００１４】基板（１）は、例えばアルミニウム基板等
の金属基板が用いられる。かかるアルミニウム基板表面
には周知の陽極酸化技術により酸化アルミニウム膜が形
成されている。この基板（１）の一主面にはエポキシ樹
脂等の絶縁樹脂層（２）を介して所望形状の導電路
（３）が形成される。かかる、導電路（３）は銅箔によ
り形成され、例えば前述した絶縁樹脂層（２）と銅箔と
がクラッド状に一体化された材料を基板（１）上に貼着
し、所定のエッチング技術によってパターン化される。
【００１５】図１からでは明らかにされてないが、導電
路（３）は基板（１）の略全面の領域に形成されてお
り、所定の位置に回路素子を固着するパッド（３Ａ）が
形成され、かかるパッド（３Ａ）の周辺近傍には複数の
導電路（３）が延在形成されている。各パッド（３Ａ）
上には複数の回路素子（４）が固着搭載される。例え
ば、トランジスタ、チップ抵抗等の回路素子及びＬＳ
Ｉ、ＶＬＳＩ等のチップ状の回路素子（４）がＡｇペー
スト等の接着剤（８）を介してパッド（３Ａ）上に固着
される。一方、回路素子（４）上の電極と導電路（３）
との接続は約２０〜４０μ径のＡｌワイヤ線（５）によ
り、超音波ボンディング等の接続手段を用いて電気的に
接続される。
【００１６】本発明の特徴とするところは、チップ状の
回路素子（４）上及び基板（１）上のワイヤ線（５）の
ネック部（５Ｂ）を夫々連続した状態で熱膨張係数の低
い絶縁樹脂薄膜（６）（以下樹脂薄膜という）を被覆す
るところにある。かかる樹脂薄膜（６）の熱膨張係数
は、回路素子（４）の熱膨張係数と略同一かあるいは近
似した値にまで低く設定されている。即ち、回路素子
（４）の熱膨張係数は約３〜４×１０-6／℃と比較的低
いために、本実施例で用いられる樹脂薄膜（６）の熱膨
張係数はシリカ等のフィラーを高密度充填し、約１０×
１０-6／℃に調整されている。
【００１７】本発明に用いられる樹脂薄膜（６）につい
て、更に述べると、樹脂薄膜（６）は前述したように、
回路素子（４）上に薄く形成する必要があるために溶剤
性のフェノール硬化系エポキシ樹脂が用いられる。溶剤
性のフェノール硬化樹脂は液状であるためにフィラーが
高密度充填されているにもかかわらず約１００μ〜５０
０μ程度の膜厚の樹脂薄膜（６）を回路素子上に容易に
形成することができる。回路素子（４）上及びワイヤ線
（５）のネック部（５Ｂ）に樹脂薄膜（６）を被覆形成
する場合、前述したように樹脂が溶剤性であるために、
回路素子（４）の大きさに対応した適量の樹脂をポッテ
ィングするだけで、樹脂が流出して行き、基板（１）上
のワイヤ線（５）のネック部（５Ｂ）まで達する。そし
て加熱処理するだけで形成できる。即ち、回路素子
（４）上の略全面及び素子周辺の基板上には前述した樹
脂薄膜（６）が形成されるために、ワイヤ線（５）のネ
ック部（５Ａ）（５Ｂ）は樹脂薄膜（６）によって補強
されることになる。
【００１８】本実施例では、樹脂薄膜（６）の樹脂材料
として、溶剤性のフェノール硬化性樹脂を用いたが、そ
の他の材料として酸無水物硬化系エポキシ樹脂あるいは
アミン硬化系エポキシ樹脂を用いることができる。しか
し、それらの中でフェノール系硬化樹脂が一番耐湿性が
優れているため本実施例ではフェノール硬化系を用い
た。
【００１９】ところで、前述した樹脂は回路素子（４）
表面に直接コーティングされるために耐湿信頼性を確保
する必要があるために高純度化された樹脂が用いられて
いる。本実施例で用いられた樹脂は硬化物中の不純物イ
オン濃度が非常に低く（Ｃｌ -１０ｐｐｍ，Ｎａ+２〜３
ｐｐｍ）、ＬＳＩ用のトランスファーモールド樹脂と同
レベルまで高純度化されている。従って、回路素子
（４）との密着性が良く、水分が浸入しにくいため、高
い耐湿信頼性が得られる。また、α線によるソフトエラ
ーを発生しやすいＤＲＡＭ等のチップ状回路素子を実装
する場合であっても問題はない。
【００２０】このように、本発明に依れば、回路素子
（４）上及び基板側のワイヤ線のネック部（５Ｂ）に低
い熱膨張率を有する樹脂薄膜（６）を被覆形成すること
により、回路素子（４）と樹脂薄膜（６）との熱膨張係
数がマッチングされるため、冷熱サイクル時においても
素子（４）と樹脂薄膜（６）との界面が剥離しない。従
って、厳しい冷熱サイクル条件下でせん断力が回路素子
（４）のコーナ部に加わったとしても、前述したように
回路素子（４）と樹脂薄膜（６）の界面が剥離せず、又
ワイヤ線（５）のネック部（５Ａ）（５Ｂ）が樹脂薄膜
（６）によって補強されているために、ワイヤ線（５）
の固着強度が増加し、従来のようなヒートサイクル時に
おけるワイヤ線断線不良を著しく抑制することができ
る。
【００２１】その結果、比較的大型のチップ状の回路素
子（４）であっても、本発明を用いることで、使用環境
の厳しい、例えば車載用の混成集積回路基板上に実装し
ても十分な信頼性が確認されている。ところで、図２及
び図３は、Ａｌワイヤ線の引張り試験の結果を示す分布
グラフである。図２はコーティングなしの状態で行った
もので、図３は本発明の樹脂薄膜（６）を回路素子
（４）上に形成して行ったものである。測定条件として
は、アルミニウム基板上に形成した銅箔上に４０μ径の
Ａｌワイヤを６４本ボンディングしたＬＳＩチップを１
０個測定した。また、図４に示すようにテンションゲー
ジの先に取付けたカギ状の針金（１０）をＡｌワイヤ線
（５）のループにかけて、ひき上げていき、断線したと
きのゲージの目盛りを読んだものである。
【００２２】図２に示すように、コーティングなし構造
では、引張強度が５．４ｇ〜１６．３ｇ内の間で分布
し、その平均引張強度は１２．３ｇである。また、ほと
んどの断線モードがＬＳＩ側のボンディング部のネック
切れであった。それに対して、図３の薄膜を形成した構
造では引張強度が１８．７ｇ〜２７．４ｇ内で分布し、
その平均引張強度は２２．０ｇである。図２及び図３を
比較すると図３の方が分布範囲が挟まく、且つ引張強度
も向上していることがわかる。また、図３の断線モード
は全てワイヤ線の測定部での破断であった。従って、前
述したように、大型のＤＲＡＭ等のチップ状の回路素子
（４）を基板（１）上にダイボンドし、環境条件及び高
信頼性が要求される、例えば車載用等の混成集積回路と
して用いることができる。
【００２３】一方、本発明の如き、回路素子（４）上及
び基板（１）側のワイヤ線（５）のネック部（５Ｂ）ま
で連続状態で樹脂薄膜（６）を形成することにより、回
路素子（４）をパッド（３Ａ）上に固着接続するＡｇペ
ースト材等の接着剤（８）の冷熱サイクル時の剥離がほ
とんど発生しない。図５はペレット剥離発生率を表わし
たものであり、図中（Ａ）は回路素子上にのみ樹脂薄膜
を形成し、（Ｂ）は回路素子上及び基板側のワイヤ線の
ネック部まで連続して樹脂薄膜を形成したものである。
試験条件は−５５℃／５ｍｉｎ〜１５０℃／５ｍｉｎ
（液相）の冷熱サイクルで行った。また、サンプルとし
て５．４７×８．０５ｍｍのチップを各１０個測定し
た。尚、基板はアルミニウム基板である。
【００２４】図５から明らかなように、（Ａ）は約２５
００サイクルから剥離不良が発生するのに対して、
（Ｂ）は約５０００サイクル時においても剥離不良が発
生していない。これにより、（Ｂ）の方が著しく高信頼
性であるということが確認できる。ところで、前述した
ように回路素子（４）上に樹脂薄膜（６）を形成した
後、図１に示すように回路素子（４）と複数のワイヤ線
（５）はシリコーンゲル（７）で完全に封止される。か
かる、シリコーンゲル（７）によりワイヤ線（５）の腐
食が防止される。また、シリコーンゲル（７）は極めて
低弾性のために、冷熱サイクル時に膨張収縮してもワイ
ヤ線（５）を断線させるだけの応力が発生しないので、
シリコーンゲル（７）によりワイヤ線（５）が断線され
ることはない。更に、冷熱サイクルによる発生する回路
素子（４）と基板（１）間の熱膨張係数の差による応力
は、ワイヤ線（５）のループ形状部分で緩和吸収される
ためにワイヤ線（５）のボンディング部に何んら問題は
ない。
【００２５】
【発明の効果】以上に詳細した如く、本発明に依れば、
使用環境条件及び高信頼性が要求される車載用の混成集
積回路基板上に比較的大型のチップ状の回路素子を実装
したとしても、冷熱サイクル時に回路素子と導体とを接
続するワイヤ線が断線することがない。その結果、本発
明を用いることで、極めて高信頼性の混成集積回路を提
供することができる。
【００２６】また、前述したように、大型のチップ状の
回路素子をダイボンドできるために厳しい環境化で使用
できる混成集積回路の高密度実装化を実況できる。その
結果、高密度且つ極めて小型化された混成集積回路を提
供することができる。更に本発明では、回路素子を固着
接着するＡｇペーストが冷熱サイクル時においても剥離
しないために極めて高信頼性の混成集積回路を提供する
ことができる。
【図面の簡単な説明】
【図１】図１は本発明を説明する混成集積回路の要部拡
大断面図である。
【図２】図２はワイヤ線引張り試験のデータである。
【図３】図３はワイヤ線張り試験のデータである。
【図４】図４は図２及び図３の試験の状態を示す断面図
である。
【図５】図５はペレット剥離発生率を示す特性図であ
る。
【図６】図６は従来の混成集積回路を示す断面図であ
る。
【図７】図７は熱衝撃がワイヤ線のネック部に加わると
きの説明図である。
【図８】図８はワイヤ線の断線不良率を示す特性図であ
る。
【符号の説明】
（１） 基板 （２） 絶縁樹脂層 （３） 導電路 （４） 回路素子 （５） ワイヤ線 （６） 樹脂薄膜 （７） シリコーンゲル

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 所望形状の導電路が形成された硬質基板
    と、前記導電路の所定位置のパッド上に固着されたチッ
    プ状の回路素子と、前記回路素子の近傍に延在された複
    数の前記導電路と前記回路素子の電極とを接続する複数
    のワイヤ線と、前記回路素子と前記ワイヤ線を密封封止
    する封止樹脂とを具備し、前記封止樹脂層はシリコン系
    樹脂が用いられ、前記回路素子上及び前記ワイヤ線と前
    記導電路が固着接続される固着部分に連続した状態で熱
    膨張係数の低い絶縁樹脂膜を形成したことを特徴とする
    混成集積回路。
  2. 【請求項２】 前記絶縁樹脂膜は溶剤性フェノール系エ
    ポキシ樹脂を用いたことを特徴とする請求項１記載の混
    成集積回路。
  3. 【請求項３】 前記ワイヤ線はアルミニウム線を用いた
    ことを特徴とする請求項１記載の混成集積回路。
  4. 【請求項４】 前記硬質基板はアルミニウム基板を用い
    たことを特徴とする請求項１記載の混成集積回路。
JP3243588A 1991-09-24 1991-09-24 混成集積回路 Pending JPH0582678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3243588A JPH0582678A (ja) 1991-09-24 1991-09-24 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3243588A JPH0582678A (ja) 1991-09-24 1991-09-24 混成集積回路

Publications (1)

Publication Number Publication Date
JPH0582678A true JPH0582678A (ja) 1993-04-02

Family

ID=17106054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3243588A Pending JPH0582678A (ja) 1991-09-24 1991-09-24 混成集積回路

Country Status (1)

Country Link
JP (1) JPH0582678A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288426A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置
JP2013197531A (ja) * 2012-03-22 2013-09-30 Sharp Corp 半導体装置およびその製造方法
WO2018159678A1 (ja) * 2017-02-28 2018-09-07 三菱電機株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288426A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置
JP2013197531A (ja) * 2012-03-22 2013-09-30 Sharp Corp 半導体装置およびその製造方法
WO2018159678A1 (ja) * 2017-02-28 2018-09-07 三菱電機株式会社 半導体装置
CN110326103A (zh) * 2017-02-28 2019-10-11 三菱电机株式会社 半导体装置
US11004761B2 (en) 2017-02-28 2021-05-11 Mitsubishi Electric Corporation Packaging of a semiconductor device with dual sealing materials
CN110326103B (zh) * 2017-02-28 2023-05-02 三菱电机株式会社 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
JP2501953B2 (ja) 半導体装置
US6265768B1 (en) Chip scale package
JPH0582678A (ja) 混成集積回路
JPH0582676A (ja) 混成集積回路
JPH0582677A (ja) 混成集積回路
JPH0590448A (ja) 混成集積回路
JPS63239826A (ja) 半導体装置
JPS59207646A (ja) 半導体装置およびリ−ドフレ−ム
KR100438876B1 (ko) 칩모듈
JPH02125454A (ja) 樹脂封止型半導体装置
JPH01192125A (ja) 半導体装置の実装構造
JPH05109927A (ja) 混成集積回路及びその製造方法
JP2006049929A (ja) 半導体装置
JPH0590449A (ja) 混成集積回路
JPH0777226B2 (ja) 半導体装置およびその製造方法
US5973398A (en) Semiconductor device and fabrication method employing a palladium-plated heat spreader substrate
JPH1116939A (ja) 半導体装置及びその製造方法
JP2707984B2 (ja) 半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JP3555790B2 (ja) 半導体装置
JPS6118157A (ja) 半導体装置
JPS6329533A (ja) 半導体装置
JPH10326849A (ja) Ｂｇａ型半導体装置の製造方法
JPS5848932A (ja) 半導体装置の製法
JPH04100265A (ja) 樹脂封止型半導体装置