JPH08288426A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08288426A
JPH08288426A JP7095254A JP9525495A JPH08288426A JP H08288426 A JPH08288426 A JP H08288426A JP 7095254 A JP7095254 A JP 7095254A JP 9525495 A JP9525495 A JP 9525495A JP H08288426 A JPH08288426 A JP H08288426A
Authority
JP
Japan
Prior art keywords
resin
sealing
semiconductor element
circuit board
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7095254A
Other languages
English (en)
Inventor
Yoshifumi Moriyama
好文 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7095254A priority Critical patent/JPH08288426A/ja
Publication of JPH08288426A publication Critical patent/JPH08288426A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】封止樹脂の封止に広い面積を必要とせず封止樹
脂量が少く、ボンディングワイヤが回路基板に確実に接
続でき、封止樹脂の封止バランスのとれた信頼性の高い
半導体装置を提供する。 【構成】回路基板１に半導体素子２を搭載し、回路基板
１と半導体素子２を接続するボンディングワイヤ３の回
路基板１上の接続部に接着強度の高いワイヤ固定樹脂４
を用いてボンディングワイヤ３を回路基板１上に固定す
る。一方、半導体素子２表面のワイヤ固定樹脂４の内側
には、低応力化を図った封止特性の優れた封止樹脂５を
選択的に用いて樹脂封止を行う。これにより、ボンディ
ングワイヤ３接続部の保護を強化し、半導体素子２の樹
脂封止による反り変形の発生を防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
回路基板上に半導体素子を実装し、樹脂封止してなる半
導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、実装された半導体
素子を限られた領域の中で樹脂封止を行なう場合、図４
に示す様に、半導体素子２を実装する回路基板１と回路
基板１上のボンディング用電極と半導体素子２を接続す
るボンディングワイヤ３とこれらを封止する封止樹脂５
と封止樹脂５の広がりを防止する流れ止め樹脂６とを有
する構造となっていた（例えば、特開昭５９−３５４５
７号公報参照）。この様に樹脂封止面積を小さくする場
合、流れ止め樹脂６をあらかじめ印刷またはディスペン
スによってダム状に形成しておく構造があった。この場
合、流れ止め樹脂６は回路基板１上のボンディング用電
極よりも０．５〜３ｍｍ程度外側に形成される。これ
は、ボンディングワイヤ３の外部までを封止樹脂５によ
って封止することによって封止樹脂５の流れ状態のばら
つきがあってもボンディングワイヤ３との接続部分を確
実に封止し構造的に信頼性をもたせるためである。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
では、流れ止め樹脂によるダム形成をボンディング用電
極よりも外側に形成する必要があるために樹脂封止に広
い面積の樹脂が必要となる。また、ボンディングワイヤ
を確実に封止するために封止樹脂の量にマージンをもた
せ封止樹脂量を増加させる必要があるという問題点があ
った。
【０００４】一方、ボンディングワイヤが封止されるか
どうかは樹脂の流れ性の良し悪しに左右される。樹脂粘
度のばらつきや作業温度等の条件によっては、回路基板
との接続部の露出等の不具合いに到るという問題点もあ
った。
【０００５】さらに、半導体装置の信頼性をもたせるた
め封止樹脂の耐湿性，密着性，作業性および硬化後に必
要とされる物理特性等のバランスを考慮する必要がある
がそれぞれの特性同志が相容れない場合があり、特性の
劣化を余儀なくされるという問題点も生じていた。
【０００６】本発明の目的は、封止樹脂の封止に広い面
積を必要とせず封止樹脂の量が少く、ボンディングワイ
ヤが回路基板に確実に接続でき、封止特性のバランスの
とれた信頼性の高い半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、回路基板と、
この回路基板上に搭載された半導体素子と、この半導体
素子と前記回路基板とを接続するボンディングワイヤ
と、このボンディングワイヤと前記半導体素子とを前記
回路基板上で封止する封止樹脂とを有する半導体装置に
おいて、前記ボンディングワイヤと前記回路基板との接
続部の前記回路基板上に前記ボンディングワイヤを固定
するワイヤ固定樹脂を設ける。ここで、前記封止樹脂と
前記ワイヤ固定樹脂がそれぞれ特性の異る樹脂にて構成
され、前記封止樹脂が前記ワイヤ固定樹脂の内側に接す
るか、または、前記封止樹脂がワイヤ固定樹脂を含んで
封止され、さらに、前記回路基板は半導体素子を埋設す
るキャビティを有し、封止樹脂の表面がワイヤ固定樹脂
の高さよりも低く位置する様に封止されていることを特
徴とする。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００９】図１は本発明の第１の実施例を示す断面図
である。本発明の第１の実施例は、図１に示す様に、キ
ャビティを形成した回路基板１上に半導体素子２を搭載
し、ボンディングワイヤ３によって回路基板１上のボン
ディング用電極との接続を行なう。ボンディングワイヤ
３と回路基板１上のボンディング用電極との接続部を接
着強度の高いワイヤ固定樹脂４により固着封止した後、
半導体素子２表面をワイヤ固定樹脂４の内側に接して封
止樹脂５によって封止する。半導体素子２の封止樹脂５
としては、エポキシ系樹脂が広く使用されている。エポ
キシ系樹脂は、添加されるフィラーの性状や混合比，硬
化剤あるいは各種の添加剤によって樹脂の特性を変える
ことが可能である。半導体素子２を樹脂封止したパッケ
ージの信頼性を確保するためには、封止樹脂５の硬化物
に耐湿性，接着強度および物理的特性等を所定のものと
する必要がある。一般的には、用途に応じて樹脂特性の
バランスを考慮して調整される。これらの特性が１つの
特性を改善する場合におたがい相容れない特性であるた
めである。半導体素子２の高機能化に伴う大型化あるい
はパッケージの小型化の要求に伴って封止樹脂５の特性
のバランスをとることが困難となってきている。本実施
例の構造を用いることによってボンディングワイヤ３固
定部には接着特性を優先させたワイヤ固定樹脂４を供給
し、半導体素子２封止部分には耐湿性特性や物理特性を
優先させた封止樹脂５を選択的に使用することができ
る。例えば、エポキシ樹脂の特性は、添加剤の系列と添
加剤の調整とによって接着強度で単位ｍｍ2 あたり０．
１〜１０ｋｇＦ，転移温度（Ｔｇ）以下の線膨張係数で
０．５〜１０×１０-5／℃，吸湿特性で０．５〜３．０
ｗｔ％と幅広く特性が変化する。一般的に、作業性を考
慮した上で硬化樹脂の弾性率等をおさえる場合、回路基
板１との密着性が低下する傾向があり密着特性を維持す
るためにパッケージの反り変形等を考慮しておく必要が
あった。
【００１０】図２は本発明の第２の実施例を示す断面図
である。本発明の第２の実施例は、図２に示す様に、回
路基板１のキャビティを充分に深くすることにより、ボ
ンディングワイヤ３のループ高さが低くなり周囲に供給
したワイヤ固定樹脂４が、封止樹脂５の流れ止めダムの
役割りを兼ねることとなり、封止後の封止樹脂５の高さ
をおさえることができパッケージの薄型化を図ることが
できる。
【００１１】図３は本発明の第３の実施例を示す断面図
である。本発明の第３の実施例は、図３に示す様に、回
路基板１にキャビティを形成しない場合、あるいは隣接
する半導体素子２を一括樹脂封止する場合等では、ワイ
ヤ固定樹脂４を封止樹脂５で覆う構成とすることもでき
る。
【００１２】
【発明の効果】以上説明したように本発明は、接着強度
の高いワイヤ固定樹脂でボンディングワイヤ接続部を固
着し、一方半導体素子の封止には所定の封止樹脂を用い
ることによって樹脂封止の面積を最小限にし、少ない樹
脂量によって確実にボンディングワイヤ接続部を封止す
ることができる効果がある。
【００１３】また、ボンディングワイヤ接続部を接着強
度の高い樹脂で保護し、半導体素子封止部には封止特性
にすぐれ低応力の封止樹脂を選択することができること
から、耐湿性，密着性に優れた信頼性が高く、且つパッ
ケージの反り変形の少ない半導体装置とすることができ
る効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】本発明の第３の実施例を示す断面図である。
【図４】従来の半導体装置の一例を示す断面図である。
【符号の説明】
１ 回路基板 ２ 半導体素子 ３ ボンディングワイヤ ４ ワイヤ固定樹脂 ５ 封止樹脂 ６ 流れどめ樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 回路基板と、この回路基板上に搭載され
    た半導体素子と、この半導体素子と前記回路基板とを接
    続するボンディングワイヤと、このボンディングワイヤ
    と前記半導体素子とを前記回路基板上で封止する封止樹
    脂とを有する半導体装置において、前記ボンディングワ
    イヤと前記回路基板との接続部の前記回路基板上に前記
    ボンディングワイヤを固定するワイヤ固定樹脂を設けた
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記封止樹脂と前記ワイヤ固定樹脂がそ
    れぞれ特性の異る樹脂にて構成されていることを特徴と
    する請求項１記載の半導体装置。
  3. 【請求項３】 前記封止樹脂が前記ワイヤ固定樹脂の内
    側に接して封止されていることを特徴とする請求項１ま
    たは２記載の半導体装置。
  4. 【請求項４】 前記封止樹脂が前記ワイヤ固定樹脂を含
    んで封止されていることを特徴とする請求項１または２
    記載の半導体装置。
  5. 【請求項５】 前記回路基板は半導体素子を埋設するキ
    ャビティを有し、封止樹脂の表面がワイヤ固定樹脂の高
    さよりも低く位置する様に封止されていることを特徴と
    する請求項１または２記載の半導体装置。
JP7095254A 1995-04-20 1995-04-20 半導体装置 Pending JPH08288426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7095254A JPH08288426A (ja) 1995-04-20 1995-04-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7095254A JPH08288426A (ja) 1995-04-20 1995-04-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH08288426A true JPH08288426A (ja) 1996-11-01

Family

ID=14132632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7095254A Pending JPH08288426A (ja) 1995-04-20 1995-04-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH08288426A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989939B2 (en) 2008-09-04 2011-08-02 Samsung Electronics Co., Ltd. Semiconductor package which includes an insulating layer located between package substrates which may prevent an electrical short caused by a bonding wire

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5998540A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置
JPS62186553A (ja) * 1986-02-12 1987-08-14 Seiko Epson Corp ワイヤボンデイング部のモ−ルド構造
JPS6373542A (ja) * 1986-09-16 1988-04-04 Nec Corp 樹脂封止型半導体装置
JPH01248545A (ja) * 1988-03-29 1989-10-04 Omron Tateisi Electron Co 混成集積回路
JPH04249330A (ja) * 1991-02-05 1992-09-04 Rohm Co Ltd 電子部品の樹脂封止方法
JPH0582678A (ja) * 1991-09-24 1993-04-02 Sanyo Electric Co Ltd 混成集積回路
JPH0582677A (ja) * 1991-09-24 1993-04-02 Sanyo Electric Co Ltd 混成集積回路
JPH07221225A (ja) * 1994-02-08 1995-08-18 Toray Dow Corning Silicone Co Ltd 樹脂封止半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5998540A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置
JPS62186553A (ja) * 1986-02-12 1987-08-14 Seiko Epson Corp ワイヤボンデイング部のモ−ルド構造
JPS6373542A (ja) * 1986-09-16 1988-04-04 Nec Corp 樹脂封止型半導体装置
JPH01248545A (ja) * 1988-03-29 1989-10-04 Omron Tateisi Electron Co 混成集積回路
JPH04249330A (ja) * 1991-02-05 1992-09-04 Rohm Co Ltd 電子部品の樹脂封止方法
JPH0582678A (ja) * 1991-09-24 1993-04-02 Sanyo Electric Co Ltd 混成集積回路
JPH0582677A (ja) * 1991-09-24 1993-04-02 Sanyo Electric Co Ltd 混成集積回路
JPH07221225A (ja) * 1994-02-08 1995-08-18 Toray Dow Corning Silicone Co Ltd 樹脂封止半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989939B2 (en) 2008-09-04 2011-08-02 Samsung Electronics Co., Ltd. Semiconductor package which includes an insulating layer located between package substrates which may prevent an electrical short caused by a bonding wire

Similar Documents

Publication Publication Date Title
KR101398404B1 (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
JPS61218139A (ja) 半導体装置
US7675186B2 (en) IC package with a protective encapsulant and a stiffening encapsulant
JPS60195957A (ja) リ−ドフレ−ム
JP2936669B2 (ja) 樹脂封止型半導体装置
US5234866A (en) Semiconductor device and process for producing the same, and lead frame used in said process
JPH0685132A (ja) 半導体装置
JPH08288426A (ja) 半導体装置
JPH11340380A (ja) 半導体装置
JPS63107156A (ja) 樹脂封止型半導体装置
JPS62210651A (ja) 樹脂封止型半導体装置
JP2756436B2 (ja) 半導体装置およびその製造方法
JPH08288428A (ja) 樹脂封止型半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
JP2577879B2 (ja) 半導体装置
KR100308899B1 (ko) 반도체패키지및그제조방법
JP3082507U (ja) ダブルサイドチップパッケージ
JP2633513B2 (ja) 半導体装置の製造方法
JP2633514B2 (ja) 半導体装置およびその製造方法
JP2577880B2 (ja) 半導体装置
JP2771475B2 (ja) 半導体装置
JPH05152495A (ja) 半導体装置
JPS63107050A (ja) 樹脂封止型半導体装置
JPH05152365A (ja) 樹脂封止型半導体装置及びその製造方法
KR100468024B1 (ko) Loc패키지

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970819