JPS62210651A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS62210651A
JPS62210651A JP61052440A JP5244086A JPS62210651A JP S62210651 A JPS62210651 A JP S62210651A JP 61052440 A JP61052440 A JP 61052440A JP 5244086 A JP5244086 A JP 5244086A JP S62210651 A JPS62210651 A JP S62210651A
Authority
JP
Japan
Prior art keywords
pellet
resin
undercoat layer
thermal expansion
silicone gel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61052440A
Other languages
English (en)
Inventor
Masahiro Ichitani
昌弘 一谷
Kunihiro Tsubosaki
邦宏 坪崎
Kazunari Suzuki
一成 鈴木
Tadashi Asari
浅利　直史
Tomoko Tono
朋子 東野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP61052440A priority Critical patent/JPS62210651A/ja
Publication of JPS62210651A publication Critical patent/JPS62210651A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置に関し、特に、当該装置
が熱によるストレスによりクラックを生じたり、コネク
タ用ワイヤに断線を生じたりすることを防止する技術に
関する。
〔従来の技術〕
半導体装置（半導体パッケージ）は各種の構成材料によ
り構成されている。樹脂封止型半導体装置は、例えば金
！ａ裂のリードフレームＫ、シリコン単結晶薄板より成
る半導体ペレットを、接着剤などによる各種接合方法に
より、固着取付し、エポキシ樹脂などの封止樹脂により
モールドして成る。このように、パッケージは各種各様
の素材により組立てられており、金属や樹脂などではそ
の熱膨張係数などが互いに異なり、熱によりリードフレ
ームやペレットなどが反ったときに機械的応力によりモ
ールド樹脂やペレットなどくクラックを生じ、ペレット
における回路素子等の特性に変動をきたし、信頼性を欠
如することになる。また、かかる機械的応力により、ペ
レットとリードフレーム間を電気的に接続しているコネ
クタ用ワイヤにもストレスがかかり、ワイヤ断線不良を
生じさせることもあり、同様に、半導体装置の信頼性を
欠如させることになる。
近時、半導体集積回路装置の集積度や実装密度の向上に
より、半導体ペレットは増々大型化する傾向圧あり、素
子の温度上昇に伴うパッケージ材料の熱膨張の差や内部
歪の増大による上記ペレットなどの機械的応力（ストレ
ス）に基因する破壊（クラック）も増々増加する傾向に
ある。
また、リードフレーム材料においても、従来のＮｉ−Ｆ
ｅ系合金よりなるものから、コスト低減の要請などから
熱膨張係数の比較的太なるＣｕ系合金に移行する傾向に
ある。
かかる場合において、大型ペレットを、従来のいわゆる
Ａｇペーストと称される、Ａｇ粉末を含むエポキシ樹脂
系およびポリイミド樹脂系導電性接着剤により、Ｃｕ系
リードフレームにペレット付すると、該Ｃｕ系リードフ
レームとＳｉ系ペレット（熱膨張係数、約４　Ｘ　１０
−’／’Ｃ）との大なる熱膨張差により、リードフレー
ムおよびペレットが反り、ワイヤ断線、ペレットクラッ
ク、ペレット表面の損傷、レジンクラック等が発生し、
ヘレットにおける素子特性へ与えろ影響も大となり、信
頼性を欠如するようになってきた。なお、リードフレー
ムやペレットサイズの大型化に伴なう上記問題点を述べ
た文献の例として、（株）工業調を会発行「電子材料Ｊ
１９８２年９月号ｐ４９〜５４、同１９８２年８月号ｐ
６９〜７４および同１９８４年８月号９６８〜７３があ
げられる。
〔発明が解決しようとする問題点〕
（１）本発明は、かかる技術的背景の下、大型ペレット
を搭載した場合にあっても、ワイヤ断線不良を防止し、
ペレットクラックやペレット表面の損傷、レジンクラッ
クを防止し、ペレットの素子特性への変動を低減し、高
信頼度の半導体装置を提供することを目的とする。
（２）本発明は、また、ペレットとの間の熱膨張係数差
が大なるＣｕ系リードフレームなどの、ペレット取付基
体を使用した場合にあっても上記した問題点を解決でき
るペレット付技術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および重付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、半導体ペレットを、ゴム状の弾
性体を介して、リードフレームなどのペレット取付基体
に固着させるととも罠、樹脂モールドに先立ち、前記ペ
レットの表面に、シリコーンゲルまたはシリコーンゴム
より成るコート層を被覆して成る樹脂封止型半導体装置
とした。
〔作用〕
上記のように、ゴム状の弾性体を、ペレットとペレット
取付基体との間に介在させているので、ペレット取付基
体とペレットとの熱膨張差を、この弾性体により吸収す
ることができ、これにより、ベレットクラックやパッケ
ージクラックを防止できる。さらに、ペレット表面に、
シリコーンゲルなとより成るコート層を施すことにより
、熱膨張係数の比較的小さいペレットは、熱膨張係数が
これより大なるモールド樹脂とも直接接触しないように
なるので、ワイヤ断線不良の防止やペレットクラックや
ペレット表面の損傷、パッケージクラック防止の面で、
より一層有利とな丁ことができる。
〔実施例〕
次に、本発明を、図面に示す実施例に基づいて説明する
。
第１図は、本発明による樹脂封止型半導体装置の一例断
面構成図を示す。
ｗｃ１図にて、１はリードフレーム、２は該ＩＪ　−ド
フレームのタブ部（ペレット取付基体）、３は半導体素
子、４はゴム状の弾性体、５はシリコーンゲルより成る
アンダーコート層、６はコネクタ用ワイヤ、７はモール
ド樹脂である。
この第１図に示す装置では、アンダーコート層５を半導
体素子３の上面および側面に施して成る例を示すが、第
２図は、半導体素子３の上面にのみアンダーコート層５
を施し℃なる例を示す。
上記ゴム状の弾性体４を形成することのできる弾性材料
としては、例えばシリコーンゴム接着剤がある。当該接
着剤中に各種添加剤を添加することができる。Ａｇ粉や
カーボン粉末やアルミ粉末などの導電性フィラーを添加
することにより、導電性や熱伝導性を向上させることが
できる。当該弾性体の破断伸び率（％）は１０％以上で
あることが好ましく、また、ヤング率は３０ｋｇｆ／ｍ
菖以下であることが好ましい。
すなわち、当該シリコーンゴム接着剤などの弾性材料に
よりペレット付するに、当該接着剤を加熱硬化させ、冷
却する際に、ペレット３とタブ２との熱膨張係数が異な
るので、これらの間で、例えは、第３図に示すようにず
れ（Δ−ｅ）を生じる。
尚第３図にてＸは、ゴム状の弾性体４の厚みである。こ
のペレット３とタブ２の熱収縮の差であるΔ２は、この
ペレット３０片側（ペレットサイズの半分）当り、次の
ようになる。
Δ石一旦（α、−α＋）Ｘ（Ｔｔ−Ｔ＋）但し１ ．８　：ペレットサイズ α２＝ペレット取付基体（リードフレーム）の熱膨張係
数（１／’Ｃ） α、：ヘレットの熱膨張係数（１７’Ｃ）Ｔ、：硬化温
度（’Ｃ） Ｔ１：室温（’Ｃ） 今、 ノー１．３５側 αｔ−１７Ｘ　１０＝／’Ｃ α、−４Ｘ１０−６７’Ｃ Ｔ、−１５０℃ Ｔ、−２５℃ とすると、 （１５０−２５）”Ｃ −０，６７５×１３Ｘ：１Ｏ−６Ｘ１２５−ＩＩＸＩＯ
−’（ＣＩＩＩ） ＝−１１μｍ となる。
ゴム状の弾性体４の厚さくＸ）を例えば２５μｍにした
とすると、次のような伸び率で、この弾性体４の第３図
Ｙで示す部分が伸びなければ、ペレット３とタブ２は上
に凸方向に反り、半導体装置において、熱履歴によりペ
レットクラックやレジンクラックを生じてしまう。
−９，２（％） この伸び率は一般的には次の式のような破断伸び率で示
される。一般的にはペレット付剤の硬化層４の破断伸び
率が次の関係を満足していることが必要である。
硬化層４の破断伸び率（％） ×　１００ 本発明者の検討によれば、この破断伸び率は、硬化時の
温度などで異なり一概にいえないが、１０％以上である
ことが好ましいことが判った。また、その際の硬化層の
ヤング率も３０ｋｇｆ／ＩＩ　以下であることが好まし
いことも判明している。次に、このようＫ、半導体ペレ
ット３を、タブ２上に、当該ゴム状の弾性体４を介して
、ペレット付後、当該ペレット３のポンディングパッド
８とリードフレーム１のリード９とをワイヤボンディン
グ技術によって取り付けられるコネクタ用ワイヤ６によ
り結合させろ。
本発明では上記のようにゴム状の弾性体４によりペレッ
トを取付しているので、ペレット３と当該リードフレー
ム１との間に大なる熱膨張係数差があっても、従来のエ
ポキシ系又はポリイミド系Ａｇペーストによる場合と異
なり、ベレットクラックなどが起り難く、当該リードフ
レーム１として、一般にその熱膨張係数が１６〜１８Ｘ
１０’／’ＣのＣｕ系フレームでも使用することができ
ろ。従来から使用されてきている４２ＡＩｌｏｙ合金（
Ｎｉ４２゜Ｆｅ　Ｂａｌ　）より成るリードフレームを
使用してもよいが、その熱膨張係数が４．３　Ｘ　１０
　’／’Ｃでペレットの熱膨張係数に近いので、本発明
では特に使用するメリットはなく、本発明ではその熱膨
張係数がｌ０ＸＩＯ−６７”Ｃ以上のリードフレームに
適用丁ろと有効に当該ゴム状の弾性体の機能を発揮でき
る。この熱膨張係数がｌ０ＸＩＯ−’／’Ｃのものとし
て５０ＡＩＩｏｙ（Ｎｉ５０　ＦｅＢａ１）合金より成
るリードフレームがある。
コネクタ用ワイヤ６は、例えばＡｕ細線より成る。
当該ワイヤボンディング後にシリコーンゲルによるアン
ダーコート層５を、第１図に示すようにペレット３の上
面および側面にあるいは第２図に示すようにその上面の
みに施す。
当該シリコーンゲルは加熱前はリキッド状であ。
す、ポツテング技術により、アンダーコート層５となす
ことができろ。このシリコーンゲルにはその硬化システ
ムにより縮合型、付加型、紫外線硬化型がある。このシ
リコーンゲルは、市販のものを使用することができ、例
えば信越化学工業社製ＫＪＲ９０１０，Ｘ−３５−１０
０、東しシリコーン社製ＪＣＲ６１１０などが使用され
ろ。上記Ｘ−３５−１００ＣＡ（主剤）、Ｂ（硬化剤）
二液タイプ、針入度１００〕の硬化反応機構は白金触媒
を用いた付加型で、−７５〜＋２５０℃の温度範囲で使
用できる。
このゲルの架橋が促進されるとゴム化が進む。
本発明のアンダーコート層にはかかるゴム化の進んだシ
リコーンゴムも使用することができる。上記シリコーン
ゲルはα線遮へい効果がありメモリＩＣ等のソフトエラ
ーを防止するものとして、チップ表面にコートすること
が行われており、また、極めて耐湿性にも富むことが知
られている。
本発明では、当該アンダーコート層の存在により、前記
のごとく、熱によるストレスを緩和できる他に、これら
のソフトエラー防止や耐湿性の向上をもはかることがで
きる。
当該アンダーコート層５により、ペレット３やコネクタ
用ワイヤ６の一部などを被覆後に、例えばトラスファー
モールド法により、樹脂モールド部７を形成する。
本発明における半導体素子３は、例えばシリコン単結晶
基板から成り、周知の技術によってこのチップ内には多
数の回路素子が形成され、１つの回路機能が与えられて
いる。回路素子の具体例は例えばＭＯＳトランジスタか
ら成り、これらの回路素子によって例えばメモリや論理
回路の回路機能が形成されている。本発明は当該素子の
サイズが少な（とも７ｍ１ｍ以上の大型サイズのものく
適用して有効であり、特に、長辺が７ｎ以上のものに適
用して有効である。
このように、本発明によれば、ゴム状の弾性体４を、ペ
レット３とペレット取付基体２との間に介在させている
ので、これらペレット取付基体２とペレット３との熱膨
張差を、この弾性体４により吸収することができ、これ
により、ペレットクラックやパッケージクラック（レジ
ンクラック）を防止でき、また、ペレット３表面に、さ
らに、シリコーンゲルなとより成るアンダーコート層５
を施すことによれば、熱膨張係数の比較的小さいペレッ
ト３は、当該ゴム状の弾性体４の存在により、熱膨張係
数がこれより大なるペレット取付基体２と直接接触しな
いばかりでな（、熱膨張係数がこれより大なるモールド
樹脂７とも直接接触しないようになるので、ワイヤ断線
不良の防止やペレットクラックやパッケージクラック防
止の面で、より一層有利となすことができた。
また、本発明によれば、アンダーコート層５がペレット
３のソフトエラー防止にも役立ち、マタ、ペレット３の
内部配線が水などの侵入により腐食されることが防止さ
れ、さらに、樹脂モールド部７中に充填されたフィラー
によりペレット３表面が破傷されることも防止できる。
以上本発明者によりてなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である樹脂封止型半導体装
置に適用した場合について説明したが、種々の形式の半
導体装置について適用しても有効な発明である。
〔発明の効果〕
本願において開示されろ発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。すなわち、本発明によれば、ペレットクラックが防
止されること、レジンクラックが防止されること、ペレ
ットの電気特性の変動を緩和できること、大型のペレッ
トを搭載できること、ワイヤ断線不良が防止されること
、熱膨張係数の大なるリードフレームを使用できること
、ソフトエラーが防止されること、耐湿性が向上するこ
と、ペレットがモールド樹脂中のフィラーにより損傷さ
れることが防止できること、また、信頼性を向上させる
ことができた。
【図面の簡単な説明】
第１図は本発明の実施例を示す断面構成図、第２図は本
発明の他の実施例を示す断面構成図、第３図はペレット
とリードフレームのタブとのずれを説明する断面図であ
る。 １・・・リードフレーム、２・・・タブ部、３・・・半
導体ペレット、４・・・ゴム状の弾性体、５・・・アン
ダーコート層、６・・・コネクタ用ワイヤ、７・・・モ
ールド樹脂、８・・・ポンディングパッド、９・・・リ
ード。 代理人　弁理士　　小　川　勝　男 第　　１　　図 第　　２　　図

Claims (1)

  1. 【特許請求の範囲】 １、半導体ペレットを、ゴム状の弾性体を介して、ペレ
    ット取付基体に固着させ、かつ、前記ペレットの上面ま
    たは上面および側面を、シリコーンゲルまたはシリコー
    ンゴムより成るコート層で被覆後、樹脂モールドして成
    ることを特徴とする樹脂封止型半導体装置。 ２、ペレット取付基体がＣｕ系リードフレームより成り
    、ペレット取付に用いるゴム状の弾性体がシリコーンゴ
    ム接着剤より成る、特許請求の範囲第１項記載の樹脂封
    止型半導体装置。
JP61052440A 1986-03-12 1986-03-12 樹脂封止型半導体装置 Pending JPS62210651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61052440A JPS62210651A (ja) 1986-03-12 1986-03-12 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61052440A JPS62210651A (ja) 1986-03-12 1986-03-12 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS62210651A true JPS62210651A (ja) 1987-09-16

Family

ID=12914795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61052440A Pending JPS62210651A (ja) 1986-03-12 1986-03-12 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS62210651A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02120840U (ja) * 1989-03-15 1990-09-28
JP2007201323A (ja) * 2006-01-30 2007-08-09 Denso Corp 電子部品の接続構造
WO2015050247A1 (ja) * 2013-10-04 2015-04-09 株式会社フジクラ 半導体圧力センサ
JP2015227870A (ja) * 2014-05-09 2015-12-17 株式会社フジクラ 半導体実装構造体
JP2016189360A (ja) * 2015-03-30 2016-11-04 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ
CN112751540A (zh) * 2019-10-29 2021-05-04 精工爱普生株式会社 振动器件

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02120840U (ja) * 1989-03-15 1990-09-28
JP2007201323A (ja) * 2006-01-30 2007-08-09 Denso Corp 電子部品の接続構造
WO2015050247A1 (ja) * 2013-10-04 2015-04-09 株式会社フジクラ 半導体圧力センサ
JP2015092146A (ja) * 2013-10-04 2015-05-14 株式会社フジクラ 半導体圧力センサ
CN105579819A (zh) * 2013-10-04 2016-05-11 株式会社藤仓 半导体压力传感器
EP3035025A4 (en) * 2013-10-04 2016-08-31 Fujikura Ltd SEMICONDUCTOR PRESSURE SENSOR
US10254184B2 (en) 2013-10-04 2019-04-09 Fujikura Ltd. Semiconductor pressure sensor
JP2015227870A (ja) * 2014-05-09 2015-12-17 株式会社フジクラ 半導体実装構造体
JP2016189360A (ja) * 2015-03-30 2016-11-04 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ
CN112751540A (zh) * 2019-10-29 2021-05-04 精工爱普生株式会社 振动器件

Similar Documents

Publication Publication Date Title
JP2712618B2 (ja) 樹脂封止型半導体装置
US6657288B2 (en) Compression layer on the lead frame to reduce stress defects
JPH09232475A (ja) 半導体装置及びその製造方法
JPS62210651A (ja) 樹脂封止型半導体装置
US6265768B1 (en) Chip scale package
JPH11340380A (ja) 半導体装置
JPS60195955A (ja) 半導体装置
JPS61230344A (ja) 樹脂封止型半導体装置
JPS63107156A (ja) 樹脂封止型半導体装置
JPS6354731A (ja) 半導体装置
JPH08264686A (ja) 樹脂封止型半導体装置及びその製造方法
JP2608407B2 (ja) 樹脂封止型半導体装置
JPH03296250A (ja) 樹脂封止型半導体装置
JPS6352451A (ja) レジン封止型半導体装置
JPH1117082A (ja) 樹脂封止型半導体装置
JP2543525B2 (ja) 樹脂封止型半導体装置
KR940011379B1 (ko) 반도체장치의 제조방법
JP3555790B2 (ja) 半導体装置
JPH05175375A (ja) 樹脂封止型半導体装置
KR930010070B1 (ko) 수지봉지형 반도체 장치
JPH05152495A (ja) 半導体装置
JPS63107050A (ja) 樹脂封止型半導体装置
JP2771475B2 (ja) 半導体装置
JPH06334106A (ja) 樹脂封止型半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置