JP2015227870A - 半導体実装構造体 - Google Patents
半導体実装構造体 Download PDFInfo
- Publication number
- JP2015227870A JP2015227870A JP2015093149A JP2015093149A JP2015227870A JP 2015227870 A JP2015227870 A JP 2015227870A JP 2015093149 A JP2015093149 A JP 2015093149A JP 2015093149 A JP2015093149 A JP 2015093149A JP 2015227870 A JP2015227870 A JP 2015227870A
- Authority
- JP
- Japan
- Prior art keywords
- circuit chip
- semiconductor circuit
- lead frame
- semiconductor
- pressure sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】リードフレームと、前記リードフレームの第1の面に実装された半導体回路チップと、前記半導体回路チップを覆うように供給された液状の材料を硬化させて形成された応力緩和層と、を有し、前記リードフレームの第1の面に、前記半導体回路チップを平面視した時の第1の面における外形に沿ったエッジ部が形成されている半導体実装構造体。
【選択図】図2
Description
本発明は、上記課題を鑑みてなされたものであって、半導体回路チップに加わる負荷を軽減して、より正確な動作を可能とする半導体実装構造体を提供することを目的とする。
また、供給された硬化前の液状の応力緩和層は、表面張力によりエッジ部で濡れ広がりが抑制される。これを硬化することで、応力緩和層は、意図しない領域に形成されることがなく、また、半導体回路チップを確実に覆うことができる。
以下、図面を参照して、実施形態について説明する。
なお、以下の説明で用いる図面は、特徴部分を強調する目的で、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、同様の目的で、特徴とならない部分を省略して図示している場合がある。
なお、各図にはX−Y−Z座標系を示した。以下の説明において、必要に応じて各座標系に基づいて各方向の説明を行う。
以下、圧力センサ100を構成する各部について詳細に説明する。
基体10は、例えば、エポキシ、PPS(ポリフェニレンサルファイド樹脂)、PBT(ポリブチレンテレフタレート)等のエンジニアリングプラスチックなどの樹脂からなる。基体10は、リードフレーム40、半導体回路チップ30、ボンディングワイヤ51及び応力緩和層70を基体10の樹脂で埋設させ一体とする。これにより、リードフレーム40、半導体回路チップ30、ボンディングワイヤ51及び応力緩和層70を外気や水分から遮断し、これらを保護することができる。
基体10の構成樹脂は、例えばエポキシ系樹脂であり、そのヤング率は例えば1GPa〜50GPa(好ましくは10GPa〜30GPa)である。
環状壁部12及び鍔部13は、本体部16と一体に形成されている。
なお、本実施形態の基体10の本体部16、環状壁部12並びに鍔部13は、平面視円形である。しかしながら、これらの平面視形状は円形に限らず、矩形その他の多角形など、任意の形状とすることができる。
収容部19の底面であって、載置部17が形成されない部分は、リードフレーム40の一部(センサリード部44)が露出している。圧力センサチップ20は、ボンディングワイヤ50によって、露出したリードフレーム40と電気的に接続される。
リードフレーム40は、導電体からなる板状体である。
リードフレーム40の第1の面41には、半導体回路チップ30が設置されている。また、リードフレーム40の第1の面41とは、反対側の第2の面42側には、載置部17を介し圧力センサチップ20が配置されている。
このような材料として、リードフレーム40は、銅(Cu)、鉄(Fe)等の金属から形成することが好ましい。
リードフレーム40は半導体回路チップ30が実装される台座部46と、4つのターミナル端子45と、4つのセンサリード部44とから構成されている。
なお、ターミナル端子45及びセンサリード部44の数は、これに限定されるものではない。
台座部46において、第1の面41には、四辺形を描くように凹溝43が形成されている。この凹溝43の内側は、半導体回路チップ30を実装する実装領域46aが形成される。凹溝43により区画された実装領域46aは、半導体回路チップ30の外形に沿った形状を有している。即ち、凹溝43は、半導体回路チップ30の外形に沿って形成されている。
凹溝43は、硬化前の応力緩和層70が、凹溝43の外側に濡れ広がることを抑制する。
本実施形態の凹溝43は、V字状またはU字状に形成されており、深さ方向に傾斜する二つの斜面43bを有する。この斜面43bと実装領域46aとの縁部には、エッジ部43aが形成されている。即ち、実装領域46aは、凹溝43の特にエッジ部43aによって区画されている。
実装領域46aに形成される応力緩和層70は、表面張力によりその外面72aが湾曲凸面となるドーム状に形成される。即ち、応力緩和層70は、エッジ部43aの近傍でもっと薄く、中央に近づくにつれ徐々に厚く形成される。これに対して、半導体回路チップ30は、側面34と下面31との間で直角な角部35を有する。したがって、半導体回路チップ30は、側面34と下面31との間の角部35が、応力緩和層70から露出されやすい。
距離Wを半導体回路チップ30の厚みHの1/2より大きくすることにより、応力緩和層70は、半導体回路チップ30の角部35を含む全体を確実に覆うことができる。
また、応力緩和層70は、半導体回路チップ30とリードフレーム40との間に介在部71を形成する場合がある(図4参照)。この介在部71の厚みが、半導体回路チップ30の厚みHに対して無視できない場合には、距離Wは、介在部71の厚みと半導体回路チップ30の厚みHとの和の1/2より大きくすることが好ましい。
また、凹溝43の深さD1は、リードフレーム40の厚さに対して2/3以下とすることが好ましく、1/2以下とすることがより好ましい。これにより、リードフレーム40の強度を確保し、組み立て工程における破損を防ぐことができる。
また、凹溝43の形成方法は、フォトリソグラフィにより形成しても良く、また、機械加工により形成することもできる。
ターミナル端子45は、圧力センサ100と外部との信号及び電源のやり取りに用いられる端子であり、例えば、電源端子、接地端子、信号入力端子、信号出力端子等に対応して設けられる。
ターミナル端子45は、ボンディングワイヤ51が接続される接続部45bと、溝部45cと折曲部45aとを有する。
溝部45cは、第1の面41側に形成された溝である。溝部45cは、エッチングなどにより形成することができる。ターミナル端子45は、溝部45cを谷として、接続部45bに対し折曲部45aを立ち上げて折り曲げられる。ターミナル端子45は、折曲部45aが立ち上がるように成形されることで、折曲部45aの一面が基体10の周面等において十分な面積で露出し、外部との接点を確保する(図示略)。
センサリード部44は、半導体回路チップ30と圧力センサチップ20の間の信号のやり取りを行う中継端子として設けられている。
圧力センサチップ20としては、例えば、シリコン等からなる半導体基板の一面側に、ダイアフラム部と、基準圧力室としての密閉空間と、圧力によるダイアフラム部の歪抵抗の変化を測定するための複数の歪ゲージとを備えたものである。各歪ゲージは、ボンディングワイヤ50を介し異なるセンサリード部44にそれぞれ電気的に接続されている。
この圧力センサチップ20は、MEMS(Micro Electro-Mechanical Systems)技術を利用した圧力センサチップである。
圧力センサチップ20は、リードフレーム40の第2の面42側に設けられている。また、圧力センサチップ20は、平面視において、一部領域または全部領域がリードフレーム40から外れた位置に配置されていても良い。
保護剤60は、収容部19内に充填されて圧力センサチップ20を覆っている。
保護剤60は、水や外気の浸入を防ぎ、圧力センサチップ20をこれらから保護する。
保護剤60としては、例えば、シリコーン樹脂やフッ素系の樹脂が使用できる。保護剤60は液状やゲル状とすることができる。保護剤60は高い粘性を持つことが好ましい。
保護剤60としては、例えば、硬度約0(ショアA硬度。JIS K 6253に準拠)の柔らかいゲル剤を用いることが望ましい。これによって、測定対象から加えられる圧力をそのまま圧力センサチップ20に伝達できるため、圧力センサチップ20による圧力検出の精度を低下させることはない。
保護剤60によって、水や外気の浸入を防ぎ、圧力センサチップ20への悪影響を防ぐことができる。
半導体回路チップ30は、例えば集積回路(integrated circuit、IC)である。
半導体回路チップ30は、平面視で矩形状を有し、矩形状の底面33と、その4つ周縁部にそれぞれ形成された側面34と、底面33と反対側の下面31とを有する直方体形状を有する。
前記演算処理部では、前記温度信号に基づいて、圧力センサチップ20からのセンサ信号に補正処理を行うことができる。
温度センサ32としては、抵抗式(ブリッジ抵抗式)、ダイオード式、熱電対式、赤外線式等を採用できる。温度センサ32を内蔵することで、半導体回路チップ30は、系内の温度に応じて圧力検出信号を補正することができる。このため、精度の高い圧力測定が可能となる。
温度センサ32は、半導体回路チップ30内部において下面31に近接した位置に設けて、温度測定の精度を高めることが望ましい。
また、半導体回路チップ30と圧力センサチップ20とが、リードフレーム40を介して近接した位置に配置されていることにより、両者の温度差を小さくできる。これにより、半導体回路チップ30の温度センサ32において正確な温度測定を行い、圧力検出値を高精度で補正して検出精度を高めることができる。
応力緩和層70は、半導体回路チップ30の底面33、4つ側面34、並びに下面31と覆っている。応力緩和層70は、未硬化の状態で、供給し硬化させることで形成される。
応力緩和層70は、基体10を構成する材料、及びリードフレーム40を構成する材料よりも低いヤング率を有し、半導体回路チップ30に加わる応力を緩和する機能を果たす。
この場合、介在部71は、実装前の半導体回路チップ30の底面33に未硬化(液状)の材料をディスペンサ等により供給し、これを加熱等により硬化させて形成し、その後、リードフレーム40に実装することで形成することができる。
この場合は、まず、リードフレーム40の第1の面41を上に向けた状態とする(図2において、上下逆転させた状態)。次に、台座部46の実装領域46a(凹溝43の内側)に上方から未硬化(液状)の材料をディスペンサ等により供給する。次に、半導体回路チップ30を供給された未硬化の材料の上に実装し、未硬化の材料を加熱等により硬化させることで、介在部71が形成される。
また、実装領域46aに未硬化の材料を供給、硬化を繰り返し厚塗りの介在部71を形成しても良い。
被覆部72は、半導体回路チップ30の4つの側面34と下面31の全域を覆って固着している。また、被覆部72は、リードフレーム40の台座部46において、半導体回路チップ30が実装される周縁の領域を覆って固着している。
また、基体10は、半導体回路チップ30をリードフレーム40に実装した後に、これらの周囲に樹脂を回り込ませてインサート成形する。したがって、基体10を構成する樹脂材料が硬化した際に応力が残留し、半導体回路チップ30に負荷が加わる虞がある。被覆部72を設けることにより、基体10からの応力を緩和して、半導体回路チップ30に加わる負荷を軽減できる。
さらに、被覆部72を設けることによって、基体10が外力や吸湿等によって変形した場合であっても、これに起因する応力が半導体回路チップ30に加わることを抑制できる。
これにより、半導体回路チップ30の測定機能を正常に維持できる。
また、被覆部72の外面72aを湾曲凸面とすることによって、インサート成形で基体10を形成する場合に、基体10を構成する樹脂材料が金型内でスムーズに流れ、基体10中にボイド等の欠陥が形成されることを抑制できる。
被覆部72の形成方法の一例を説明する。まず、リードフレーム40の第1の面41を上に向けた状態(図2において、上下逆転させた状態)で半導体回路チップ30の上方から未硬化(液状)の材料をディスペンサ等により供給する。供給された未硬化の材料は、表面張力によりドーム形状を形成し、半導体回路チップ30を覆う。また、未硬化の材料は、実装領域46aを覆うように濡れ広がる。未硬化の材料は、凹溝43に達すると自身の表面張力により濡れ広がりが抑制され、凹溝43の外側には広がらない。
この状態で、未硬化の材料を加熱等により硬化させることで、被覆部72が形成される。
このように形成された被覆部72は、介在部71と一体化し、半導体回路チップ30の全面(底面33、側面34、下面31)を覆う応力緩和層70を形成する。
応力緩和層70のヤング率は、基体10の構成材料のヤング率に対して1/10以下(好ましくは1/100以下)であることが好ましい。なお、ヤング率は、JIS K 7161、JIS K 7244の方法によって測定することができる。
図15に比較形態として、リードフレーム740に凹溝43を備えていない圧力センサ700を示す。なお、第1実施形態と同様の構成要素については、同一符号を付し、その説明を省略する。
圧力センサ700の応力緩和層770は、リードフレーム740の第1の面741において、台座部746の全体に形成されている。これは、未硬化の応力緩和層770を台座部746に供給することで、台座部746の全体に広がってしまうことによる。これにより、リードフレーム740の台座部746が外部に露出している部分の近傍等で、基体710に肉薄部710aが形成され、所望の強度を得ることができない虞がある。さらに、応力緩和層770と基体710の界面が、圧力センサ700の外周面に露出し、露出した界面から亀裂が生じる虞がある。
また、応力緩和層770が濡れ広がることで、半導体回路チップ30を完全に被覆するために、未硬化の応力緩和層770を大量に供給する必要が生じる。これにより、応力緩和層770の供給時間が長くなり、生産コストを高めることになる。
圧力センサ100を製造する方法の一例を説明する。
半導体回路チップ30の底面33、又はリードフレーム40の実装領域46aに、未硬化状態の応力緩和層70を供給、硬化させて応力緩和層70の介在部71とする。
次いで、半導体回路チップ30をリードフレーム40に設置し、ボンディングワイヤ51によって、半導体回路チップ30とリードフレーム40とを接続する。
次いで、半導体回路チップ30を覆うように未硬化状態の応力緩和層70を供給、硬化させて、効力緩和層の被覆部72とする。
次いで、これまでの工程で形成された半組品を金型内に設置し、樹脂成型により基体10を形成する。
次いで、基体10の載置部17上に圧力センサチップ20を設置し、ボンディングワイヤ50によって圧力センサチップ20とセンサリード部44とを接続する。
次いで、収容部19内に保護剤60を充填して、圧力センサチップ20を覆う。
以上の工程を経て、圧力センサ100を形成できる。
このため、外部環境の変化によって、基体10等に温度ストレスや湿度ストレスが加えられた場合でも、半導体回路チップ30の温度センサ32の測定機能を正常に維持し、温度センサ32の出力に誤差が生じるのを抑制することができる。
次に、上述の第1実施形態に採用可能な第1変形例のリードフレーム140について、図5、図6を基に説明を行う。なお、第1実施形態と同一の構成要素については、その説明を省略する。
リードフレーム140は半導体回路チップ130が実装される台座部146と、4つのターミナル端子145と、4つのセンサリード部144とから構成されている。
台座部146には、凹溝143と台座部146の周縁部146bとで、区画される矩形状の実装領域146aが形成されている。この実装領域146aは、半導体回路チップ130の外形に沿った形状を有している。
凹溝143と周縁部146bとは、硬化前の応力緩和層170が、実装領域146aの外側に濡れ広がることを抑制する。
周縁部146bは、台座部146の第1の面141に形成された実装領域146aに対して、略直角に形成されている。したがって、周縁部146bと実装領域146aとの境界には、エッジ部146dが形成されている。
実装領域146aは、台座部146の周縁部146bによるエッジ部146dと、凹溝143によりエッジ部(図4におけるエッジ部43aに相当)とで囲まれている。
次に、上述の第1実施形態に採用可能な第2変形例のリードフレーム240について、図7を基に説明を行う。図7は、第1実施形態のリードフレーム40を示す図3に対応し、同一の構成要素については、その説明を省略する。
リードフレーム240は半導体回路チップ230が実装される台座部146と、4つのターミナル端子245と、4つのセンサリード部244とから構成されている。
台座部246には、断続的に形成される複数の凹溝243と台座部246の周縁部246bとで、区画される矩形状の実装領域246aが形成されている。この実装領域246aは、半導体回路チップ230の外形に沿った形状を有している。
凹溝243と周縁部246bとは、硬化前の応力緩和層270が、実装領域246aの外側に濡れ広がることを抑制する。
隣り合う凹溝243同士の間である溝間部243aは、第1の面241に連続する平坦な面である。したがって、リードフレーム240は、半導体回路チップ230の側面234に沿うように、凹溝243と溝間部243aとが順番に並んで形成されている。
隣り合う凹溝243同士の距離(即ち溝間部243aの長さ)は、凹溝243の長さに対して、1/3以下とすることが好ましい。この範囲であれば、溝間部243aからの濡れ広がりを凹溝243で生じる表面張力によって十分に抑制できる。
次に、上述の第1実施形態に採用可能な第3変形例のリードフレーム340について、図8を基に説明を行う。図8は、第1実施形態のリードフレーム40を示す図3に対応し、同一の構成要素については、その説明を省略する。
リードフレーム340は半導体回路チップ330が実装される台座部346と、4つのターミナル端子345と、4つのセンサリード部344とから構成されている。
台座部346には、台座部346の周縁部346bと凹溝343とにより囲まれた矩形状の実装領域346aが形成されている。この実装領域346aは、半導体回路チップ330の外形の側面334に沿った形状を有している。
次に、上述の第1実施形態に採用可能な第4変形例のリードフレーム440について、図9を基に説明を行う。図9は、第1実施形態のリードフレーム40を示す図3に対応し、同一の構成要素については、その説明を省略する。
リードフレーム440は半導体回路チップ430が実装される台座部446と、4つのターミナル端子445と、4つのセンサリード部444とから構成されている。
台座部446には、凹溝443と台座部446の周縁部446bとで囲まれる実装領域446aが形成されている。
第4変形例のリードフレーム440において、台座部446に形成される実装領域446aは、半導体回路チップ430の外形の角部436の近傍において、他の部分より広く形成されている。
半導体回路チップ430の角部436の近傍以外では、凹溝443は、半導体回路チップ430の側面434と距離Wの位置に形成されている。半導体回路チップ430の角部436の近傍では、凹溝443又は台座部446の周縁部446bは、半導体回路チップ430の側面434と距離CWの位置に形成されている。角部436近傍における距離CWは、角部436以外の部分の距離Wに対して大きく形成されている。距離CWは、距離Wの1.4倍以上とすることが好ましい。
これによって、半導体回路チップ430の角部436近傍で、応力緩和層470が、半導体回路チップ430の外側に広く濡れ広がり、角部436が露出することを抑制できる。
次に、上述の第1実施形態に採用可能な第5変形例のリードフレーム540について、図10を基に説明を行う。図10は、第1実施形態のリードフレーム40を示す図3に対応し、同一の構成要素については、その説明を省略する。
リードフレーム540は半導体回路チップ530が実装される台座部546と、4つのターミナル端子545と、4つのセンサリード部544とから構成されている。
台座部546には、凹溝543と台座部546の周縁部546b、546cとで囲まれる実装領域546aが形成されている。
半導体回路チップ530の角部536の近傍以外では、半導体回路チップ530から距離Wに、台座部546の周縁部546cが形成されている。また、半導体回路チップ530の角部536の近傍では、半導体回路チップ530から距離CWに、台座部546の周縁部546bが形成されている。角部536近傍における距離CWは、角部536以外の部分の距離Wに対して大きく形成されている。
これによって、半導体回路チップ530の角部536近傍で、応力緩和層570が、半導体回路チップ530の外側に広く濡れ広がり、角部536が露出することを抑制できる。
上述の第1実施形態(及びその変形例)においては、リードフレーム40に半導体回路チップ30を囲むエッジ部43aが形成されている。
第1実施形態のエッジ部43aは、凹溝43と実装領域46aの境界として形成されている。また、第1変形例のエッジ部146dは、台座部146の周縁部146bと実装領域146aの境界として形成されている。第1実施形態、及びその変形例では、これらのエッジ部において、硬化前の応力緩和層に表面張力を生じさせる構成を有している。
しかしながら、エッジ部を形成する構成はこれらに限るものではなく、実装領域の周縁に形成された段差によって、エッジ部が形成されていても良い。
このようなエッジ部を有するリードフレームを、第6変形例のリードフレーム640として、図11を基に説明を行う。
リードフレーム640の第1の面641において、台座部646には、半導体回路チップ630を実装する実装領域646aが、他の領域(非実装領域641a)より高い位置に形成されている。実装領域646aと非実装領域641aとの間には、前記半導体回路チップ630の外形に沿って高さD2の段差643が形成されている。
硬化前の応力緩和層670は、実装領域646aに供給されることで濡れ広がり、実装領域646aを覆う。さらに、実装領域646aの周縁であるエッジ部646dに達すると、表面張力により濡れ広がりが止まる。
次に、第2実施形態の圧力センサ(半導体実装構造体)800について説明する。
図12は、圧力センサ800の平面図である。また、図13は、図12の圧力センサ800におけるXIII−XIII線に沿う断面図である。
圧力センサ800は、第1実施形態の圧力センサ100と比較して主に載置部817の構成が異なる。なお、第1実施形態と同一の構成要素については、その説明を省略する。
次に、第3実施形態の圧力センサ(半導体実装構造体)900について説明する。
図14は、圧力センサ900の平面図である。
圧力センサ900は、第1実施形態の圧力センサ100と比較して主に載置部917の構成が異なる。なお、第1実施形態と同一の構成要素については、その説明を省略する。
上述したように、リードフレーム40は、基体910の吸湿による膨潤の応力などを受けて変形する場合がある。載置部917を構成する材料のヤング率を、上述の構成とすることで、載置部917がリードフレーム40を補強する効果を奏し、リードフレーム40の変形を抑制できる。
載置部917の補強効果は、載置部917の厚さとリードフレーム40の厚さとの比率に応じて変化する。例えば、載置部917の厚さがリードフレーム40の厚さに対して0.5倍以上、3倍以下とすることが好ましい。この範囲であれば、リードフレーム40の変形を効果的に抑制することができる。
Claims (12)
- リードフレームと、
前記リードフレームの第1の面に実装された半導体回路チップと、
前記半導体回路チップを覆うように供給された液状の材料を硬化させて形成された応力緩和層と、を有し、
前記リードフレームの第1の面に、前記半導体回路チップを平面視した時の第1の面における外形に沿ったエッジ部が形成されている半導体実装構造体。 - 前記エッジ部と前記半導体回路チップの外形を構成する側面との距離が、前記半導体回路チップの厚みの1/2より大きい請求項1に記載の半導体実装構造体。
- 前記エッジ部と前記半導体回路チップの外形を構成する側面との距離が、前記半導体回路チップの外形の角部において他の部分より大きい請求項1又は2に記載の半導体実装構造体。
- 前記リードフレームの第1の面に、前記半導体回路チップの外形に沿った凹溝が形成され、
前記エッジ部は、前記凹溝と前記第1の面との境界に形成されている請求項1〜3の何れか一項に記載の半導体実装構造体。 - 前記リードフレームの第1の面に、前記半導体回路チップの外形に沿って複数の前記凹溝が断続的に形成されている請求項4に記載の半導体実装構造体。
- 断続的に形成された隣り合う前記凹溝同士の距離が、前記凹溝の長さに対して1/3以下である請求項5に記載の半導体実装構造体。
- 前記リードフレームの第1の面に、前記半導体回路チップを実装する実装領域が、他の領域より高い位置に形成され、前記実装領域と他の領域との間に前記半導体回路チップの外形に沿った段差が形成され、
前記エッジ部は、前記段差と前記実装領域との境界に形成されている請求項1〜3の何れか一項に記載の半導体実装構造体。 - 前記リードフレーム、前記半導体回路チップ、並びに前記応力緩和層を埋設する基体を有し、
前記応力緩和層のヤング率が、前記基体のヤング率より低い請求項1〜7の何れか一項に記載の半導体実装構造体。 - 前記応力緩和層のヤング率が、前記基体のヤング率に対して、1/10以下である請求項8に記載の半導体実装構造体。
- 前記リードフレームの前記第1の面と反対側の第2の面側において、前記半導体回路チップと平面視において少なくとも一部が重なるように、圧力センサチップが配置され、
前記半導体回路チップが、前記圧力センサチップからのセンサ信号を受けて圧力検出信号を出力する請求項1〜9の何れか一項に記載の半導体実装構造体。 - 前記リードフレームの前記第1の面と反対側の第2の面に載置部を介して圧力センサチップが配置され、
前記載置部は、平面視で前記第1の面の前記エッジ部に囲まれた領域の内側に位置する請求項1〜10の何れか一項に記載の半導体実装構造体。 - 前記リードフレームの前記第1の面と反対側の第2の面に載置部を介して圧力センサチップが配置され、
前記載置部を構成する材料のヤング率は、前記リードフレームを構成する材料のヤング率と同じ又はそれ以上である請求項1〜11の何れか一項に記載の半導体実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015093149A JP6523034B2 (ja) | 2014-05-09 | 2015-04-30 | 半導体実装構造体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014097633 | 2014-05-09 | ||
JP2014097633 | 2014-05-09 | ||
JP2015093149A JP6523034B2 (ja) | 2014-05-09 | 2015-04-30 | 半導体実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015227870A true JP2015227870A (ja) | 2015-12-17 |
JP6523034B2 JP6523034B2 (ja) | 2019-05-29 |
Family
ID=54885407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015093149A Active JP6523034B2 (ja) | 2014-05-09 | 2015-04-30 | 半導体実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6523034B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022008991A (ja) * | 2016-01-13 | 2022-01-14 | テキサス インスツルメンツ インコーポレイテッド | 応力による影響を受け易いmemsをパッケージングするための構造及び方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5362473A (en) * | 1976-11-17 | 1978-06-03 | Hitachi Ltd | Production of semiconductor device |
JPS62210651A (ja) * | 1986-03-12 | 1987-09-16 | Hitachi Ltd | 樹脂封止型半導体装置 |
JPH09289269A (ja) * | 1996-04-19 | 1997-11-04 | Hitachi Ltd | 半導体装置 |
JPH10163381A (ja) * | 1996-11-28 | 1998-06-19 | Fujitsu Ten Ltd | 半導体チップの封止構造 |
JP2000329632A (ja) * | 1999-05-17 | 2000-11-30 | Toshiba Chem Corp | 圧力センサーモジュール及び圧力センサーモジュールの製造方法 |
US20070164402A1 (en) * | 2006-01-17 | 2007-07-19 | Advanced Semiconductor Engineering Inc. | Semiconductor package and process for making the same |
JP2014027266A (ja) * | 2012-06-20 | 2014-02-06 | Asahi Kasei Electronics Co Ltd | 半導体パッケージおよびその製造方法 |
-
2015
- 2015-04-30 JP JP2015093149A patent/JP6523034B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5362473A (en) * | 1976-11-17 | 1978-06-03 | Hitachi Ltd | Production of semiconductor device |
JPS62210651A (ja) * | 1986-03-12 | 1987-09-16 | Hitachi Ltd | 樹脂封止型半導体装置 |
JPH09289269A (ja) * | 1996-04-19 | 1997-11-04 | Hitachi Ltd | 半導体装置 |
JPH10163381A (ja) * | 1996-11-28 | 1998-06-19 | Fujitsu Ten Ltd | 半導体チップの封止構造 |
JP2000329632A (ja) * | 1999-05-17 | 2000-11-30 | Toshiba Chem Corp | 圧力センサーモジュール及び圧力センサーモジュールの製造方法 |
US20070164402A1 (en) * | 2006-01-17 | 2007-07-19 | Advanced Semiconductor Engineering Inc. | Semiconductor package and process for making the same |
JP2014027266A (ja) * | 2012-06-20 | 2014-02-06 | Asahi Kasei Electronics Co Ltd | 半導体パッケージおよびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022008991A (ja) * | 2016-01-13 | 2022-01-14 | テキサス インスツルメンツ インコーポレイテッド | 応力による影響を受け易いmemsをパッケージングするための構造及び方法 |
JP7298856B2 (ja) | 2016-01-13 | 2023-06-27 | テキサス インスツルメンツ インコーポレイテッド | 応力による影響を受け易いmemsをパッケージングするための構造及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6523034B2 (ja) | 2019-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6214433B2 (ja) | 半導体圧力センサ | |
JP6357535B2 (ja) | センサおよびその製造方法 | |
US10720534B2 (en) | Pressure sensor and pressure sensor module | |
JP6020261B2 (ja) | 半導体センサ装置及びこれを用いた電子装置 | |
JP6092684B2 (ja) | 物理量センサ装置 | |
JP6537866B2 (ja) | 半導体パッケージおよび圧力センサパッケージ | |
JP6523034B2 (ja) | 半導体実装構造体 | |
JP6373104B2 (ja) | 半導体圧力センサ及び半導体圧力センサ取付構造体 | |
JP2018004360A (ja) | 圧力センサ、および、圧力センサの製造方法 | |
JP5933787B1 (ja) | 圧力センサ | |
JPWO2009113262A1 (ja) | 半導体デバイスおよび半導体デバイスの製造方法 | |
JP2019153619A (ja) | 半導体装置 | |
JP2017142169A (ja) | 圧力センサ及びその製造方法 | |
JP6370379B2 (ja) | 半導体装置、該半導体装置の製造方法及び該半導体装置を用いたセンサ | |
JP6317956B2 (ja) | 圧力センサ、及び圧力センサの製造方法 | |
JP6427451B2 (ja) | 半導体パッケージおよび圧力センサパッケージ | |
JP6476036B2 (ja) | 圧力センサ | |
JP5477301B2 (ja) | 半導体装置 | |
JP2016102763A (ja) | 半導体センサ装置 | |
JP6428205B2 (ja) | 半導体センサ装置 | |
JP6468951B2 (ja) | 半導体装置及びその製造方法 | |
JP2012035338A (ja) | Memsデバイス及びその製造方法 | |
TW201810449A (zh) | 包含載體及殼體的裝置,以及製造包含構件的裝置的方法 | |
JP2014215064A (ja) | 圧力センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190425 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6523034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |