JP2019153619A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019153619A
JP2019153619A JP2018035714A JP2018035714A JP2019153619A JP 2019153619 A JP2019153619 A JP 2019153619A JP 2018035714 A JP2018035714 A JP 2018035714A JP 2018035714 A JP2018035714 A JP 2018035714A JP 2019153619 A JP2019153619 A JP 2019153619A
Authority
JP
Japan
Prior art keywords
semiconductor device
flash memory
electronic component
layer
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018035714A
Other languages
English (en)
Inventor
麻莉子 大石
Mariko Oishi
麻莉子 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018035714A priority Critical patent/JP2019153619A/ja
Priority to TW107124478A priority patent/TWI701774B/zh
Priority to CN201810895467.5A priority patent/CN110211952B/zh
Priority to US16/120,738 priority patent/US11476240B2/en
Publication of JP2019153619A publication Critical patent/JP2019153619A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0635—Acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】第１の電子部品を埋めるために十分な量の接着層を設けることができる半導体装置を提供する。【解決手段】一つの実施形態に係る半導体装置は、基板と、第１の部材と、接着層と、第１の電子部品と、第２の電子部品と、樹脂とを備える。前記基板は、第１の面を有する。前記第１の部材は、前記第１の面に向く第２の面と、前記第２の面の反対側に位置するとともに第１の有機材料を含む材料によって作られた第３の面と、を有する。前記接着層は、前記第１の面と前記第２の面との間にあって、前記第１の面と前記第２の面とに付着する。前記第１の電子部品は、前記第１の面と前記第２の面との間にあって、前記第１の面に取り付けられ、前記接着層に埋まる。前記第２の電子部品は、前記第３の面に取り付けられる。前記樹脂は、前記第１の部材と、前記接着層と、前記第２の電子部品とが埋められ、前記第１の面及び前記第３の面に付着する。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体装置として、積層された電子部品を備える装置が知られる。例えば、フィルムオンダイ（Ｆｉｌｍ Ｏｎ Ｄｉｅ：ＦＯＤ）と呼ばれる構造は、積層されたメモリと、ダイアタッチフィルム（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ：ＤＡＦ）のような接着層に埋められたコントローラと、を備える。
特開２０１５−１７６９０６号公報 米国特許第７１４８０８１号明細書 米国特許出願公開第２０１６／０２７６３１２号明細書 米国特許第９０８７７１０号明細書 米国特許第８３５７５６３号明細書
上記のＦＯＤでは、メモリを配線基板に取り付けるためのＤＡＦに、コントローラが埋まっている。しかし、メモリがコントローラに対して比較的小さい場合、ＤＡＦも小さくなるため、コントローラがＤＡＦに十分に埋まらない可能性がある。
一つの実施形態に係る半導体装置は、基板と、第１の部材と、接着層と、第１の電子部品と、第２の電子部品と、樹脂とを備える。前記基板は、第１の面を有する。前記第１の部材は、前記第１の面に向く第２の面と、前記第２の面の反対側に位置するとともに第１の有機材料を含む材料によって作られた第３の面と、を有する。前記接着層は、前記第１の面と前記第２の面との間にあって、前記第１の面と前記第２の面とに付着する。前記第１の電子部品は、前記第１の面と前記第２の面との間にあって、前記第１の面に取り付けられ、前記接着層に埋まる。前記第２の電子部品は、前記第３の面に取り付けられる。前記樹脂は、前記第１の部材と、前記接着層と、前記第２の電子部品とが埋められ、前記第１の面及び前記第３の面に付着する。
図１は、第１の実施形態に係る電子機器の一部を概略的に示す断面図である。 図２は、第１の実施形態の半導体装置の一部を示す断面図である。 図３は、第１の実施形態の半導体装置を概略的に示す平面図である。 図４は、第２の実施形態に係る電子機器の一部を概略的に示す断面図である。
（第１の実施形態）
以下に、第１の実施形態について、図１乃至図３を参照して説明する。なお、本明細書において、実施形態に係る構成要素及び当該要素の説明について、複数の表現が記載されることがある。複数の表現がされた構成要素及び説明は、記載されていない他の表現がされても良い。さらに、複数の表現がされない構成要素及び説明も、記載されていない他の表現がされても良い。
図１は、第１の実施形態に係る電子機器１の一部を概略的に示す断面図である。本実施形態における一例としての電子機器１は、スマートフォンである。電子機器１は、例えば、パーソナルコンピュータ、ポータブルコンピュータ、タブレット、携帯電話、テレビジョン受像器、ハードディスクドライブ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ：ＨＤＤ）、ソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）、ＵＳＢフラッシュドライブ、ＳＤカード、ｅＭＭＣ（登録商標）、ユニバーサルフラッシュストレージ（Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ：ＵＦＳ）、メモリーカード、他の記憶装置、ウェアラブルデバイス、スマートスピーカー、家庭用電気機器、及び他の装置であっても良い。
図１に示すように、電子機器１は、回路基板５と、半導体装置１０とを有する。回路基板５は、例えば、プリント回路板（ＰＣＢ）である。回路基板５に、半導体装置１０が搭載される。さらに、回路基板５に、電子機器１を制御する中央処理装置（ＣＰＵ）のような他の装置が搭載されても良い。
本実施形態における一例としての半導体装置１０は、フィルムオンダイ（ＦＯＤ）構造を有するランドグリッドアレイ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ：ＬＧＡ）の半導体パッケージである。なお、半導体装置１０は、他の構造を有しても良いし、ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ＢＧＡ）のような他の規格の半導体パッケージであっても良い。
図面に示されるように、本明細書において、Ｘ軸、Ｙ軸及びＺ軸が定義される。Ｘ軸とＹ軸とＺ軸とは、互いに直交する。Ｘ軸は、半導体装置１０の幅に沿う。Ｙ軸は、半導体装置１０の長さ（奥行き）に沿う。Ｚ軸は、半導体装置１０の高さ（厚さ）に沿う。
半導体装置１０は、基板１１と、板材１２と、第１の接着層１３と、コントローラ１４と、複数のフラッシュメモリ１５と、複数の第２の接着層１７と、スペーサ１６と、封止樹脂１８と、を有する。半導体装置１０は、温度センサのような他の部品をさらに有しても良い。
板材１２は、第１の部材の一例である。コントローラ１４は、第１の電子部品の一例である。フラッシュメモリ１５は、第２の電子部品の一例である。コントローラ１４及びフラッシュメモリ１５はそれぞれ、例えば、半導体チップとも称され得る。スペーサ１６は、第２の部材の一例である。封止樹脂１８は、樹脂の一例である。
基板１１は、例えば、プリント配線板（ＰＷＢ）である。基板１１は、上面１１ａと、下面１１ｂとを有する。上面１１ａは、第１の面の一例である。上面１１ａは、Ｚ軸の正方向（Ｚ軸の矢印が示す方向）に向く略平坦な面である。下面１１ｂは、上面１１ａの反対側に位置し、Ｚ軸の負方向（Ｚ軸の矢印の反対方向）に向く略平坦な面である。
基板１１の上面１１ａに、複数のパッド２１が設けられる。パッド２１は、例えば、ランドとも称され得る。上面１１ａのパッド２１を除く部分は、例えば、ソルダーレジストによって作られる。一方、基板１１の下面１１ｂに、複数のランド２２が設けられる。下面１１ｂのランド２２を除く部分は、例えば、ソルダーレジストによって作られる。
複数のパッド２１と、複数のランド２２は、例えば、基板１１に設けられたバイアや配線を介して、互いに電気的に接続される。なお、少なくとも一つのパッド２１が、他のパッド２１と電気的に接続され、ランド２２から電気的に隔てられても良い。ランド２２は、回路基板５に設けられたランドに、例えば半田を介して電気的に接続される。これにより、半導体装置１０が回路基板５に搭載される。
板材１２は、下面１２ａと、上面１２ｂと、側面１２ｃとを有する。下面１２ａは、第２の面の一例である。上面１２ｂは、第３の面の一例である。側面１２ｃは、第４の面の一例である。なお、本明細書における上方、下方、及び側方の呼称は、図１に基づき説明のために付されるものであり、半導体装置１０や板材１２の向き及び形状を限定するものではない。
下面１２ａは、Ｚ軸の負方向に向く略平坦な面である。下面１２ａは、基板１１からＺ軸の正方向に離間した位置で、基板１１の上面１１ａに向く。上面１２ｂは、下面１２ａの反対側に位置し、Ｚ軸の正方向に向く略平坦な面である。側面１２ｃは、下面１２ａと上面１２ｂとの間に位置し、Ｚ軸と交差する方向に向く。
図２は、第１の実施形態の半導体装置１０の一部を示す断面図である。なお、図２において、封止樹脂１８は省略されている。図２に示すように、板材１２は、基材３１と、有機層３２とを有する。
基材３１は、板状に形成される。なお、基材３１は、この例に限られない。基材３１は、板材１２の下面１２ａと、側面１２ｃの一部とを有する。さらに、基材３１は、塗布面３１ａを有する。塗布面３１ａは、下面１２ａの反対側に位置し、Ｚ軸の正方向に向く略平坦な面である。
基材３１は、無機層３５と、中間層３６とを有する。無機層３５は、無機部材の一例である。無機層３５と中間層３６とは、一体に形成される。なお、無機層３５と中間層３６とは、別々に形成されても良い。
無機層３５は、例えば、半導体の製造に用いられるシリコン（Ｓｉ）を含む材料によって作られる。シリコンは、無機材料の一例である。なお、無機層３５は、他の材料によって作られても良い。また、無機層３５に有機物が混入されても良い。無機層３５は、板材１２の下面１２ａと、側面１２ｃの一部とを有する。
中間層３６は、例えば、窒化ケイ素（シリコンナイトライド、Ｓｉ３Ｎ４）を含む材料によって作られる。中間層３６は、例えば、無機層３５の一部が窒化されることにより生成される。すなわち、中間層３６は、無機層３５の材料であるシリコンの窒化物を含む材料によって作られる。なお、中間層３６は、この例に限らず、シリコンの酸化物である二酸化ケイ素（シリカ、ＳｉＯ２）、又は他の材料によって作られても良い。中間層３６は、基材３１の塗布面３１ａと、板材１２の側面１２ｃの一部とを有する。
有機層３２は、例えば、ポリイミド（ＰＩ）樹脂を含む材料によって作られる。ポリイミド樹脂は、第１の有機材料の一例である。なお、有機層３２は、例えば、フェノール樹脂、エポキシ樹脂、又は他の有機材料を含む材料によって作られても良い。また、有機層３２に無機物が混入されても良い。
有機層３２は、基材３１の塗布面３１ａに塗布される。言い換えると、有機層３２は、塗布面３１ａを有する中間層３６に付着する。このため、中間層３６は、無機層３５と有機層３２との間に位置する。有機層３２は、板材１２の上面１２ｂと、側面１２ｃの一部とを有する。すなわち、板材１２の上面１２ｂは、ポリイミド樹脂を含む材料によって作られる。
有機層３２は、無機層３５に直接付着する場合に比べて強固に、中間層３６に付着する。例えば、有機層３２と中間層３６とが接続（付着）した部分の引張強さは、有機層３２が無機層３５に付着した場合における有機層３２と無機層３５とが接続（付着）した部分の引張強さよりも大きい。このように、中間層３６に付着した有機層３２は、無機層３５に付着した場合よりも、剥がれが生じにくい。
第１の接着層１３は、ダイアタッチフィルム（ＤＡＦ）であり、例えば、アクリルポリマーとエポキシ樹脂とを含む材料により作られる。ダイアタッチフィルムは、ダイボンディングフィルム（Ｄｉｅ Ｂｏｎｄｉｎｇ Ｆｉｌｍ）とも称され得る。
図１に示すように、第１の接着層１３は、基板１１の上面１１ａと板材１２の下面１２ａとの間に配置される。第１の接着層１３は、上面１１ａと下面１２ａとに付着し、基板１１と板材１２とを互いに固定する。
コントローラ１４は、例えば、複数のフラッシュメモリ１５の記憶及び読出しを制御する。なお、コントローラ１４は、フラッシュメモリ１５に限らず、半導体装置１０に含まれる他の電子部品を制御しても良い。
コントローラ１４は、基板１１の上面１１ａと板材１２の下面１２ａとの間に位置する。このように、板材１２は、第１の接着層１３を介して、Ｚ軸の方向にコントローラ１４に重ねられる。
コントローラ１４は、上面１１ａに取り付けられ、複数の第１のボンディングワイヤ４１によって上面１１ａの複数のパッド２１に電気的に接続される。このように、コントローラ１４は、ワイヤボンディングによって基板１１に設けられる配線と電気的に接続される。なお、コントローラ１４はこの例に限らず、例えば、フリップチップ実装のような他の方法によって上面１１ａに搭載されても良い。
第１のボンディングワイヤ４１を含むコントローラ１４は、第１の接着層１３に埋まっている。すなわち、コントローラ１４は、上面１１ａに搭載された状態で、第１の接着層１３に囲まれ、第１の接着層１３に覆われる。別の表現によれば、コントローラ１４は、第１の接着層１３に収容され、第１の接着層１３の中にある。
Ｚ軸の方向において、第１の接着層１３の長さ（厚さ）は、コントローラ１４の長さ（厚さ）を上回る。さらに、Ｚ軸と交差する方向（例えば、Ｘ軸の方向）において、第１の接着層１３の長さ（幅）は、コントローラ１４の長さ（幅）を上回る。
フラッシュメモリ１５は、ＮＡＮＤ型フラッシュメモリである。なお、フラッシュメモリ１５はこの例に限られない。フラッシュメモリ１５は、シリコンを含む材料によって作られた層であるシリコン基板（シリコンウェハ）４３を含む。すなわち、フラッシュメモリ１５の材料と、無機層３５の材料とは、ともにシリコンを含む。
図２に示すように、複数のフラッシュメモリ１５はそれぞれ、下面１５ａと、上面１５ｂと、側面１５ｃとを有する。上面１５ｂは、表面の一例である。下面１５ａは、Ｚ軸の負方向に向く略平坦な面である。上面１５ｂは、下面１５ａの反対側に位置し、Ｚ軸の正方向に向く略平坦な面である。側面１５ｃは、下面１５ａと上面１５ｂとの間に位置し、Ｚ軸と交差する方向に向く。
フラッシュメモリ１５の上面１５ｂは、例えば、ポリイミド樹脂を含む材料によって作られる。すなわち、フラッシュメモリ１５の上面１５ｂの材料と、板材１２の有機層３２の材料とは、ともにポリイミド樹脂を含む。
図１に示すように、フラッシュメモリ１５の上面１５ｂに設けられた端子と、他のフラッシュメモリ１５の上面１５ｂに設けられた端子、又は上面１１ａのパッド２１とが、第２のボンディングワイヤ４５により電気的に接続される。すなわち、複数のフラッシュメモリ１５はそれぞれ、複数の第２のボンディングワイヤ４５によって、他のフラッシュメモリ１５、又は上面１１ａの複数のパッド２１に電気的に接続される。
複数のフラッシュメモリ１５は、第２のボンディングワイヤ４５、基板１１の配線、及び第１のボンディングワイヤ４１を介して、コントローラ１４に電気的に接続される。このため、コントローラ１４がフラッシュメモリ１５を制御できる。
複数のフラッシュメモリ１５は、Ｚ軸の方向に積層されて、板材１２の上面１２ｂに取り付けられる。上面１２ｂに取り付けられることで、複数のフラッシュメモリ１５は、板材１２及び第１の接着層１３を介して、Ｚ軸の方向にコントローラ１４に重ねられる。
複数のフラッシュメモリ１５は、第１のフラッシュメモリ５１と、第２のフラッシュメモリ５２と、第３のフラッシュメモリ５３と、第４のフラッシュメモリ５４と、を含む。第１乃至第４のフラッシュメモリ５１〜５４はそれぞれ、下面１５ａ及び上面１５ｂを有する。第１乃至第４のフラッシュメモリ５１〜５４は、本実施形態においては同一の電子部品であるが、例えば形状や容量が互いに異なっても良い。
第１のフラッシュメモリ５１は、板材１２の上面１２ｂに取り付けられる。第２のフラッシュメモリ５２は、第１のフラッシュメモリ５１の上面１５ｂに取り付けられる。第３のフラッシュメモリ５３は、第２のフラッシュメモリ５２の上面１５ｂに、スペーサ１６を介して取り付けられる。第４のフラッシュメモリ５４は、第３のフラッシュメモリ５３の上面１５ｂに取り付けられる。このように、第２乃至第４のフラッシュメモリ５２〜５４は、第１のフラッシュメモリ５１を介して板材１２の上面１２ｂに取り付けられる。
スペーサ１６は、例えば、ポリイミド樹脂を含む材料によって作られる。ポリイミド樹脂は、第２の有機材料の一例である。なお、スペーサ１６は、例えば、フェノール樹脂、エポキシ樹脂、又は他の材料によって作られても良い。
スペーサ１６は、板状に形成される。なお、スペーサ１６は、この例に限られない。スペーサ１６は、下面１６ａと、上面１６ｂと、側面１６ｃとを有する。下面１６ａは、第５の面の一例である。上面１６ｂは、第６の面の一例である。側面１６ｃは、第７の面の一例である。
下面１６ａは、Ｚ軸の負方向に向く略平坦な面である。上面１６ｂは、下面１６ａの反対側に位置し、Ｚ軸の正方向に向く略平坦な面である。側面１６ｃは、下面１６ａと上面１６ｂとの間に位置し、Ｚ軸と交差する方向に向く。スペーサ１６がポリイミド樹脂を含む材料によって作られるため、下面１６ａ、上面１６ｂ、及び側面１６ｃは、ポリイミド樹脂を含む材料によって作られる。
スペーサ１６は、第２のフラッシュメモリ５２と第３のフラッシュメモリ５３との間に位置する。下面１６ａは、第２のフラッシュメモリ５２の上面１５ｂに向く。上面１６ｂは、第３のフラッシュメモリ５３の下面１５ａに向く。
第２の接着層１７は、ＤＡＦである。なお、第２の接着層１７は、この例に限られない。複数の第２の接着層１７は、フラッシュメモリ１５の下面１５ａと、スペーサ１６の下面１６ａとに付着する。
第１のフラッシュメモリ５１に付着した第２の接着層１７は、板材１２の上面１２ｂに付着する。これにより、第２の接着層１７は、第１のフラッシュメモリ５１を上面１２ｂに取り付ける。
第２のフラッシュメモリ５２に付着した第２の接着層１７は、第１のフラッシュメモリ５１の上面１５ｂに付着する。これにより、第２の接着層１７は、第２のフラッシュメモリ５２を第１のフラッシュメモリ５１に取り付ける。
スペーサ１６に付着した第２の接着層１７は、第２のフラッシュメモリ５２の上面１５ｂに付着する。これにより、第２の接着層１７は、スペーサ１６の下面１６ａを第２のフラッシュメモリ５２に取り付ける。
第３のフラッシュメモリ５３に付着した第２の接着層１７は、スペーサ１６の上面１６ｂに付着する。これにより、第２の接着層１７は、第３のフラッシュメモリ５３をスペーサ１６の上面１６ｂに取り付ける。
第４のフラッシュメモリ５４に付着した第２の接着層１７は、第３のフラッシュメモリ５３の上面１５ｂに付着する。これにより、第２の接着層１７は、第４のフラッシュメモリ５４を第３のフラッシュメモリ５３に取り付ける。
スペーサ１６は、第２のフラッシュメモリ５２と第３のフラッシュメモリ５３との間に限らず、第１のフラッシュメモリ５１と第２のフラッシュメモリ５２との間、又は第３のフラッシュメモリ５３と第４のフラッシュメモリ５４との間にあっても良い。スペーサ１６により、例えば、フラッシュメモリ１５と他の部品との干渉が抑制されたり、第２のボンディングワイヤ４５を配置可能な空間が形成されたりすることができる。
図１における第２の接着層１７は、第１の接着層１３より薄い。しかし、第２の接着層１７の厚さは、第１の接着層１３の厚さと同じでも良いし、第１の接着層１３より厚くても良い。
図３は、第１の実施形態の半導体装置１０を概略的に示す平面図である。図３において、封止樹脂１８と、第１のボンディングワイヤ４１と、第２のボンディングワイヤ４５とは省略される。
図３のようにＺ軸の負方向へ向かって見た平面視において、コントローラ１４は、板材１２よりも小さく、且つ板材１２の側面１２ｃの内側にある。側面１２ｃは、第１の部材の縁の一例である。別の表現によれば、Ｚ軸の負方向へ向かって見た平面視において、コントローラ１４は、板材１２の側面１２ｃの内側にあって、側面１２ｃから離間する。さらに別の表現によれば、コントローラ１４のＸ−Ｙ平面における領域は、板材１２のＸ−Ｙ平面における領域内に収まる。
さらに、Ｚ軸の負方向へ向かって見た平面視において、複数のフラッシュメモリ１５は、板材１２よりも小さく、且つ板材１２の側面１２ｃの内側にある。なお、フラッシュメモリ１５は、Ｚ軸の負方向へ向かって見た平面視において、板材１２より大きくても良いし、側面１２ｃの外側にあっても良い。
上述のように、板材１２の上面１２ｂに、第１のフラッシュメモリ５１が取り付けられる。上面１２ｂは、第１の部分１２ｂａと、第２の部分１２ｂｂとを有する。第１の部分１２ｂａは、上面１２ｂのうち、第１のフラッシュメモリ５１が取り付けられ、第１のフラッシュメモリ５１により覆われた部分である。第２の部分１２ｂｂは、上面１２ｂのうち、第１の部分１２ｂａを除いた部分である。第２の部分１２ｂｂの面積は、板材１２の側面１２ｃの面積よりも大きい。
図１の封止樹脂１８は、例えば、二酸化ケイ素のような無機物を混合されたエポキシ樹脂を含む材料によって作られる。なお、封止樹脂１８は、他の合成樹脂を含む材料によって作られても良い。封止樹脂１８は、基板１１に搭載された板材１２、第１の接着層１３、コントローラ１４、複数のフラッシュメモリ１５、スペーサ１６、及び複数の第２の接着層１７を封止する。
板材１２、コントローラ１４が埋められた第１の接着層１３、複数のフラッシュメモリ１５、スペーサ１６、及び複数の第２の接着層１７が、封止樹脂１８に埋まる。すなわち、板材１２、第１の接着層１３、複数のフラッシュメモリ１５、スペーサ１６、及び複数の第２の接着層１７は、封止樹脂１８に囲まれ、封止樹脂１８に覆われる。別の表現によれば、板材１２、第１の接着層１３、複数のフラッシュメモリ１５、スペーサ１６、及び複数の第２の接着層１７は、封止樹脂１８に収容され、封止樹脂１８の中にある。
封止樹脂１８は、基板１１の上面１１ａと、板材１２の上面１２ｂ及び側面１２ｃと、第１の接着層１３と、フラッシュメモリ１５の上面１５ｂ及び側面１５ｃと、スペーサ１６の側面１６ｃと、第２の接着層１７とに付着する。封止樹脂１８は、板材１２の上面１２ｂのうち、第２の部分１２ｂｂに付着する。このため、上面１２ｂの封止樹脂１８が付着した部分（第２の部分１２ｂｂ）の面積は、側面１２ｃの封止樹脂１８が付着した部分の面積よりも大きい。
基板１１の上面１１ａと、板材１２の上面１２ｂと、第１の接着層１３と、フラッシュメモリ１５の上面１５ｂと、スペーサ１６の側面１６ｃと、第２の接着層１７と、封止樹脂１８とは、有機材料を含む材料によって作られる。有機樹脂同士の付着となることで、封止樹脂１８は、無機材料に付着する場合に比べて強固に、基板１１の上面１１ａと、板材１２の上面１２ｂと、第１の接着層１３と、フラッシュメモリ１５の上面１５ｂと、スペーサ１６の側面１６ｃと、第２の接着層１７とに付着する。
例えば、封止樹脂１８と板材１２の上面１２ｂとの密着性が高くなる。このため、封止樹脂１８と板材１２の上面１２ｂとが接続（付着）した部分の引張強さは、封止樹脂１８と無機層３５の側面１２ｃとが接続（付着）した部分の引張強さよりも大きい。このように、封止樹脂１８の、上面１２ｂに付着した部分は、無機材料によって作られた部分に付着した場合に比べ、剥がれが生じにくい。
以下、板材１２及び第１の接着層１３の製造方法の一部について例示する。なお、板材１２及び第１の接着層１３の製造方法は以下の方法に限らず、他の方法を用いても良い。
まず、フラッシュメモリ１５のシリコン基板４３を製造する基板製造装置により、シリコンウェハが製造される。シリコンウェハは、切り分け（ダイシング）前の複数の基材３１を含むシリコンの板である。以下、説明のため、ダイシング前のシリコンウェハも基材３１として説明する。
基板製造装置は、フラッシュメモリ１５のシリコン基板４３と同じ材料により基材３１を作っても良いし、フラッシュメモリ１５のシリコン基板４３と若干異なる材料により基材３１を作っても良い。しかし、フラッシュメモリ１５のシリコン基板４３の材料と、基材３１の材料とは、ともにシリコンを含む。
次に、窒化装置により、基材３１の一部が窒化される。これにより、基材３１に、窒化ケイ素の層である中間層３６が設けられる。なお、酸化装置が基材３１の一部を酸化することで、基材３１に二酸化ケイ素の層である中間層３６が設けられても良い。そして、中間層３６の塗布面３１ａに、有機層３２が塗布される。なお、中間層３６の生成が省略され、有機層３２が無機層３５に塗布されても良い。
次に、グラインダにより、基材３１の無機層３５が削られる（グラインディング）。これにより、基材３１の厚さが調整される。そして、無機層３５の下面１２ａに、ＤＡＦである第１の接着層１３が付着される。
次に、有機層３２及び第１の接着層１３が付着されたシリコンウェハが切り分けられる（ダイシング）。これにより、図１に示す板材１２及び第１の接着層１３が、一体的な部品として得られる。
以上説明された第１の実施形態に係る半導体装置１０において、コントローラ１４は、基板１１の上面１１ａと板材１２の下面１２ａとの間にあって、上面１１ａと下面１２ａとに付着する第１の接着層１３に埋まる。フラッシュメモリ１５は、板材１２の上面１２ｂに取り付けられる。これにより、ＦＯＤ構造において、フラッシュメモリ１５の大きさや形状にかかわらず、コントローラ１４を埋めるために十分な量の第１の接着層１３を基板１１と板材１２との間に設けることができ、フラッシュメモリ１５を安定させることができる。
板材１２と、第１の接着層１３と、フラッシュメモリ１５とが埋められた封止樹脂１８は、基板１１の上面１１ａ及び板材１２の上面１２ｂに付着する。上面１２ｂは、有機材料であるポリイミド樹脂を含む材料によって作られる。このため、上面１２ｂが無機材料で作られる場合に比べ、封止樹脂１８がより確実に板材１２の上面１２ｂに付着できる。従って、例えば、封止樹脂１８が板材１２から剥がれることが抑制され、半導体装置１０の歩留まりの低下が抑制される。
下面１２ａが向く方向へ向かって見た平面視において、コントローラ１４は、板材１２より小さく、且つ板材１２の側面１２ｃの内側にある。これにより、コントローラ１４がより確実に第１の接着層１３に埋まり、板材１２と、当該板材１２に取り付けられるフラッシュメモリ１５とが、安定する。
下面１２ａが向く方向へ向かって見た平面視において、フラッシュメモリ１５は、板材１２より小さく、且つ板材１２の側面１２ｃの内側にある。すなわち、フラッシュメモリ１５よりも大きい板材１２に第１の接着層１３を設けることで、フラッシュメモリ１５が小さくても、コントローラ１４をより確実に第１の接着層１３に埋めることができる。従って、板材１２と、当該板材１２に取り付けられるフラッシュメモリ１５とが、安定する。
上面１２ｂの封止樹脂１８が付着した部分（第２の部分１２ｂｂ）の面積は、側面１２ｃの封止樹脂１８が付着した部分の面積よりも大きい。すなわち、封止樹脂１８が付着した部分の面積がより大きい上面１２ｂが、有機材料を含む材料によって作られる。これにより、封止樹脂１８がより確実に板材１２に付着できる。
板材１２は、下面１２ａを有するとともにシリコンのような無機材料によって作られた無機層３５と、上面１２ｂを有するとともに有機材料を含む材料によって作られた有機層３２と、を有する。板材１２の一部が無機材料によって作られるため、板材１２の剛性を高く設定しやすい。
板材１２は、無機層３５と有機層３２との間に位置する中間層３６を有する。有機層３２と中間層３６とが接続した部分の引張強さは、有機層３２が無機層３５に付着した場合における有機層３２と無機層３５とが接続した部分の引張強さよりも大きい。これにより、有機層３２の剥離が抑制される。
板材１２は、無機層３５と有機層３２との間に位置するとともに窒化ケイ素を含む材料によって作られた中間層３６を有する。これにより、窒化により、基材３１に容易に中間層３６を設けることができ、有機層３２の剥離を抑制することができる。
フラッシュメモリ１５は、無機材料であるシリコンを含む材料によって作られたシリコン基板４３を含む。これにより、フラッシュメモリ１５のシリコン基板４３の製造と、無機層３５を含む基材３１の製造とを一部共通化することができ、半導体装置１０のコストの増大が抑制される。
スペーサ１６が、隣り合う二つのフラッシュメモリ１５の間に設けられる。封止樹脂１８は、スペーサ１６の側面１６ｃに付着する。側面１６ｃは、有機材料であるポリイミド樹脂を含む材料で作られる。このため、側面１６ｃが無機材料で作られる場合に比べ、封止樹脂１８がより確実にスペーサ１６の側面１６ｃに付着できる。
フラッシュメモリ１５の上面１５ｂが、ポリイミド樹脂を含む材料によって作られる。これにより、フラッシュメモリ１５の上面１５ｂの材料と、板材１２の上面１２ｂの材料とを共通化することができ、半導体装置１０のコストの増大が抑制される。
（第２の実施形態）
以下に、第２の実施形態について、図４を参照して説明する。なお、以下の実施形態の説明において、既に説明された構成要素と同様の機能を持つ構成要素は、当該既述の構成要素と同じ符号が付され、さらに説明が省略される場合がある。また、同じ符号が付された複数の構成要素は、全ての機能及び性質が共通するとは限らず、各実施形態に応じた異なる機能及び性質を有していても良い。
図４は、第２の実施形態に係る電子機器１の一部を概略的に示す断面図である。図４に示すように、第２の実施形態の板材１２は、ポリイミド樹脂を含む材料によって作られる。このため、下面１２ａ、上面１２ｂ、及び側面１２ｃも、ポリイミド樹脂を含む材料によって作られる。
以上説明された第２の実施形態の半導体装置１０において、板材１２が、ポリイミド樹脂を含む材料によって作られる。これにより、ポリイミド樹脂を含む材料によって上面１２ｂを容易に作ることができる。さらに、側面１２ｃもポリイミド樹脂を含む材料によって作られるため、封止樹脂１８がより確実に板材１２に付着でき、例えば、封止樹脂１８が板材１２から剥がれることが抑制される。
以下に、第１及び第２の実施形態の変形例について説明する。当該変形例において、板材１２の有機層３２又は板材１２は、エポキシ樹脂を含む材料によって作られる。エポキシ樹脂は、第１の有機材料の一例である。このため、封止樹脂１８は、有機層３２の材料であるエポキシ樹脂を含む材料によって作られる。
本変形例では、板材１２の有機層３２又は板材１２がポリイミド樹脂を含む材料によって作られ、封止樹脂１８もポリイミド樹脂を含む材料によって作られても良い。このように、本変形例においては、板材１２の上面１２ｂ又は板材１２の材料と、封止樹脂１８の材料とは、共通の有機材料を含む。
本変形例において、封止樹脂１８は、板材１２の上面１２ｂ又は板材１２の材料と同じエポキシ樹脂又はポリイミド樹脂を含む材料によって作られる。これにより、封止樹脂１８がより確実に板材１２の上面１２ｂに付着できる。さらに、封止樹脂１８の熱膨張率と上面１２ｂの熱膨張率とが近くなり、熱膨張及び収縮による剥離が抑制される。
以上説明された複数の実施形態において、コントローラ１４が第１の電子部品の一例であり、フラッシュメモリ１５が第２の電子部品の一例である。しかし、第１の電子部品及び第２の電子部品はこの例に限られない。例えば、インターフェースチップのような他の電子部品が第１の電子部品の一例であっても良い。また、積層された複数の第２の電子部品は、例えば、フラッシュメモリ１５に限らず、複数の種類の電子部品を含んでも良い。
以上説明された少なくとも一つの実施形態によれば、第１の電子部品は、基板の第１の面と第１の部材の第２の面との間にあって、第１の面と第２の面とに付着する接着層に埋まる。第２の電子部品は、第１の部材の第３の面に取り付けられる。これにより、第２の電子部品の大きさにかかわらず、第１の電子部品を埋めるために十分な量の接着層を基板と第１の部材との間に設けることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体装置、１１…基板、１１ａ…上面、１２…板材、１２ａ…下面、１２ｂ…上面、１３…第１の接着層、１４…コントローラ、１５…フラッシュメモリ、１６…スペーサ、１６ａ…下面、１６ｂ…上面、１６ｃ…側面、１８…封止樹脂、３２…有機層、３５…無機層、３６…中間層、４３…シリコン基板、５１…第１のフラッシュメモリ、５２…第２のフラッシュメモリ、５３…第３のフラッシュメモリ、５４…第４のフラッシュメモリ。

Claims (14)

  1. 第１の面を有する基板と、
    前記第１の面に向く第２の面と、前記第２の面の反対側に位置するとともに第１の有機材料を含む材料によって作られた第３の面と、を有する第１の部材と、
    前記第１の面と前記第２の面との間にあって、前記第１の面と前記第２の面とに付着する接着層と、
    前記第１の面と前記第２の面との間にあって、前記第１の面に取り付けられ、前記接着層に埋まった第１の電子部品と、
    前記第３の面に取り付けられた第２の電子部品と、
    前記第１の部材と、前記接着層と、前記第２の電子部品とが埋められ、前記第１の面及び前記第３の面に付着する、樹脂と、
    を具備する半導体装置。
  2. 前記第２の面が向く方向へ向かって見た平面視において、前記第１の電子部品は、前記第１の部材より小さく、且つ前記第１の部材の縁の内側にある、請求項１の半導体装置。
  3. 前記第２の面が向く方向へ向かって見た平面視において、前記第２の電子部品は、前記第１の部材より小さく、且つ前記第１の部材の縁の内側にある、請求項１又は請求項２の半導体装置。
  4. 前記第１の部材は、前記第２の面と前記第３の面との間に位置する第４の面を有し、
    前記樹脂は、前記第４の面にさらに付着し、
    前記第３の面の前記樹脂が付着した部分の面積は、前記第４の面の前記樹脂が付着した部分の面積よりも大きい、
    請求項１乃至請求項３のいずれか一つの半導体装置。
  5. 前記第１の部材は、前記第２の面を有するとともに無機材料によって作られた無機部材と、前記第３の面を有するとともに前記第１の有機材料を含む材料によって作られた有機層と、を有する、請求項１乃至請求項４のいずれか一つの半導体装置。
  6. 前記第１の部材は、前記無機部材と前記有機層との間に位置する中間層を有し、
    前記有機層は、前記中間層に付着し、
    前記有機層と前記中間層とが接続した部分の引張強さは、前記有機層が前記無機部材に付着した場合における前記有機層と前記無機部材とが接続した部分の引張強さよりも大きい、
    請求項５の半導体装置。
  7. 前記第１の部材は、前記無機部材と前記有機層との間に位置するとともに前記無機材料の酸化物又は窒化物を含む材料によって作られた中間層を有し、
    前記有機層は、前記中間層に付着する、
    請求項５の半導体装置。
  8. 前記第２の電子部品は、前記無機材料を含む材料によって作られた層を含む、請求項５乃至請求項７のいずれか一つの半導体装置。
  9. 前記第１の部材が、前記第１の有機材料を含む材料によって作られる、請求項１乃至請求項４のいずれか一つの半導体装置。
  10. 積層されて前記第３の面に取り付けられた複数の前記第２の電子部品と、
    隣り合う二つの前記第２の電子部品の間にあって、一つの前記第２の電子部品が取り付けられた第５の面と、他の一つの前記第２の電子部品が取り付けられた第６の面と、前記第５の面と前記第６の面との間に位置するとともに第２の有機材料を含む材料によって作られた第７の面と、を有し、前記樹脂に埋まった第２の部材と、
    をさらに具備し、
    前記樹脂は、前記第７の面にさらに付着する、
    請求項１乃至請求項９のいずれか一つの半導体装置。
  11. 前記第２の電子部品の表面が、前記第１の有機材料を含む材料によって作られる、請求項１乃至請求項１０のいずれか一つの半導体装置。
  12. 前記樹脂は、前記第１の有機材料を含む材料によって作られる、請求項１乃至請求項１１のいずれか一つの半導体装置。
  13. 前記第１の有機材料はポリイミド樹脂を含む、請求項１乃至請求項１２のいずれか一つの半導体装置。
  14. 前記第２の電子部品は、フラッシュメモリを有し、
    前記第１の電子部品は、前記フラッシュメモリを制御するよう構成されたコントローラを有する、
    請求項１乃至請求項１３のいずれか一つの半導体装置。
JP2018035714A 2018-02-28 2018-02-28 半導体装置 Pending JP2019153619A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018035714A JP2019153619A (ja) 2018-02-28 2018-02-28 半導体装置
TW107124478A TWI701774B (zh) 2018-02-28 2018-07-16 半導體裝置
CN201810895467.5A CN110211952B (zh) 2018-02-28 2018-08-08 半导体装置
US16/120,738 US11476240B2 (en) 2018-02-28 2018-09-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018035714A JP2019153619A (ja) 2018-02-28 2018-02-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2019153619A true JP2019153619A (ja) 2019-09-12

Family

ID=67686163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018035714A Pending JP2019153619A (ja) 2018-02-28 2018-02-28 半導体装置

Country Status (4)

Country Link
US (1) US11476240B2 (ja)
JP (1) JP2019153619A (ja)
CN (1) CN110211952B (ja)
TW (1) TWI701774B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7427480B2 (ja) 2020-03-09 2024-02-05 キオクシア株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
US7763963B2 (en) * 2005-05-04 2010-07-27 Stats Chippac Ltd. Stacked package semiconductor module having packages stacked in a cavity in the module substrate
JP2010010644A (ja) * 2008-05-27 2010-01-14 Toshiba Corp 半導体装置の製造方法
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
US8357563B2 (en) 2010-08-10 2013-01-22 Spansion Llc Stitch bump stacking design for overall package size reduction for multiple stack
JP2013021216A (ja) * 2011-07-13 2013-01-31 Toshiba Corp 積層型半導体パッケージ
US9773766B2 (en) * 2013-01-09 2017-09-26 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
US10297571B2 (en) * 2013-09-06 2019-05-21 Toshiba Memory Corporation Semiconductor package
JP2015176906A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
JP2015177059A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6276151B2 (ja) * 2014-09-17 2018-02-07 東芝メモリ株式会社 半導体装置
JP2016062212A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体記憶装置
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
JP2016178196A (ja) 2015-03-19 2016-10-06 株式会社東芝 半導体装置及びその製造方法
KR20170014746A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
JP2017059583A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7427480B2 (ja) 2020-03-09 2024-02-05 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
US20190267364A1 (en) 2019-08-29
CN110211952A (zh) 2019-09-06
CN110211952B (zh) 2023-08-01
TW201939684A (zh) 2019-10-01
US11476240B2 (en) 2022-10-18
TWI701774B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
TWI681519B (zh) 半導體裝置
US8604615B2 (en) Semiconductor device including a stack of semiconductor chips, underfill material and molding material
US6753613B2 (en) Stacked dice standoffs
US20130093073A1 (en) High thermal performance 3d package on package structure
JP5840479B2 (ja) 半導体装置およびその製造方法
US10756060B2 (en) Semiconductor device
US10861812B2 (en) Electronic apparatus
US9991234B2 (en) Semiconductor package
JP2012015225A (ja) 半導体装置
US11476240B2 (en) Semiconductor device
US11101242B2 (en) Semiconductor device and method of manufacturing same
US11282818B2 (en) Semiconductor device
JP5078631B2 (ja) 半導体装置
JP2014027145A (ja) 半導体装置
TWI808451B (zh) 半導體裝置
KR100914984B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2006040983A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905