JP2014027266A

JP2014027266A - 半導体パッケージおよびその製造方法

Info

Publication number: JP2014027266A
Application number: JP2013127798A
Authority: JP
Inventors: Kenji Suzuki; 健治鈴木
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2012-06-20
Filing date: 2013-06-18
Publication date: 2014-02-06

Abstract

【課題】パッケージ部材から半導体チップに加わる応力をより小さくして、パッケージ後の半導体チップの特性を維持する半導体パッケージを提供すること。
【解決手段】半導体パッケージ１０は、リードフレーム１１と、リードフレーム１１の凹部１１ａ，１１ｂに配置される半導体チップ１２，１４と、半導体チップ１２，１４を覆うように形成され、かつ、半導体パッケージ１０を封止するモールド樹脂２１よりもヤング率の小さい低応力樹脂１３，１５と、半導体チップ１２，１４および低応力樹脂１３，１５を封止するモールド樹脂２１とを備える。
【選択図】図１

Description

本発明は、半導体チップを備える半導体パッケージおよびその製造方法に関する。

半導体パッケージは、半導体チップを有し、この半導体チップを封止することによって半導体チップを外部環境から保護することが知られている。例えば特許文献１では、支持板の上に備えられたホール素子と、このホール素子を封止する樹脂封止体とを有する電流検出装置、すなわち半導体パッケージが開示されている。

特開２００１−１７４４８６号公報

しかしながら、樹脂封止体のヤング率が高いと半導体チップが樹脂封止体から受ける応力が大きくなるため、半導体チップの特性が応力によって変動してしまうという問題が生じていた。

本発明は、このような状況下に鑑みてなされたものであり、その目的は、半導体チップが樹脂封止体から受ける応力をより小さくして、半導体チップの特性変動を抑えることが出来る低応力半導体パッケージを提供することにある。

上記の課題を解決するための半導体パッケージは、凹部を有するリードフレームと、前記リードフレームの前記凹部に配置される少なくとも１つの半導体チップと、前記半導体チップの少なくとも表面及び裏面に形成され、かつ、モールド樹脂よりもヤング率の小さい低応力樹脂と、前記半導体チップおよび前記低応力樹脂を封止する前記モールド樹脂とを含む。前記半導体チップは周囲を前記低応力樹脂で６面から完全に覆う構造であるのがより好ましい。

ここで、前記低応力樹脂は、前記半導体チップを覆うように形成してもよい。

前記リードフレームの前記凹部は、当該リードフレームがパンチングの半抜き加工またはコイニング加工により段差が形成されていてもよい。

前記リードフレームの前記凹部は、当該リードフレームがパンチングによる抜き加工により貫通されて形成された貫通部と、前記貫通部の底面を塞ぐシート状の部材とからなるように形成されていてもよい。

また、上記の課題を解決するための半導体パッケージの製造方法は、リードフレームに凹部を形成する工程と、モールド樹脂よりヤング率が低い低応力材料シート又は低応力樹脂を前記リードフレームの凹部に配置し、その上に半導体チップを配置して固定する工程と、前記半導体チップにワイヤボンディングする工程と、前記リードフレームの凹部を、モールド樹脂よりヤング率が低い低応力樹脂で充填して前記半導体チップの表面に前記低応力樹脂を形成する工程と、前記半導体チップと前記低応力樹脂とをモールド樹脂で封止する工程とを含む。

また、上記の課題を解決するための半導体パッケージの製造方法は、リードフレームに凹部を形成する工程と、モールド樹脂よりヤング率が低い低応力材料シートを半導体チップの裏面に形成して、前記低応力材料シートを前記リードフレームの凹部に配置して固定する工程と、前記半導体チップにワイヤボンディングする工程と、前記リードフレームの凹部を、前記モールド樹脂よりヤング率が低い低応力樹脂で充填して前記半導体チップの表面に前記低応力樹脂を形成する工程と、前記半導体チップと前記低応力樹脂を前記モールド樹脂で封止する工程とを含む。

本発明によれば、半導体チップに生じる応力をより小さくして半導体チップの特性変動を抑えることができる。

本発明の第１実施形態に係る半導体パッケージの内部構造の一例を一部透過して示す平面図である。図１の半導体パッケージの断面の一例を示す断面図である。第１実施形態に係る半導体パッケージの製造方法の一例を説明するための図である。本発明の第２実施形態に係る半導体パッケージの断面の一例を示す平面図である。第２実施形態に係る半導体パッケージの製造方法の一例を説明するための図である。

＜第１実施形態＞
以下、本発明の半導体パッケージの一実施形態を図１〜図３を参照して説明する。実施形態に係る半導体パッケージ１０は、例えばホール素子等の磁電変換素子を有するパッケージである。

[半導体パッケージ１０の構成]
図１は、第１実施形態に係る半導体パッケージ１０の内部構造の一例を一部透過して示す平面図である。

図１において、半導体パッケージ１０は、リードフレーム１１と、リードフレーム１１に配置される２つの半導体チップ１２，１４とを備える。半導体チップ１２は、例えば信号処理ＩＣとしてのＬＳＩ(Large Scale Integration)で構成され、例えば、メモリ、バイアス回路、信号補正回路、増幅回路などを備える。

半導体チップ１４は、例えば磁電変換素子である。磁電変換素子としては、例えば、ホール素子、磁気抵抗（ＭＲ）素子などがある。

この半導体パッケージ１０では、半導体チップ１２は、ワイヤ（金属線）２０を介して、半導体チップ１４と接続される。

さらに、半導体パッケージ１０は、図１に示すように、半導体チップ１２を覆う低応力樹脂１３と、半導体チップ１４を覆う低応力樹脂１５とを備える。そして、各半導体チップ１２，１４および低応力樹脂１３，１５は、モールド樹脂２１で封止され、同一の半導体パッケージ１０として形成されている。

なお、図１では、半導体チップ１２，１４にそれぞれ接続される各リード端子を図示せずに、半導体パッケージ１０の主要要素のみを表示してある。

モールド樹脂２１は、一般に例えばエポキシ樹脂で形成されることになるが、低応力樹脂１３，１５は、モールド樹脂２１に比べてヤング率が小さい材料、例えばシリコン樹脂などで形成される。

この低応力樹脂１３，１５が、半導体チップ１２，１４の少なくとも表面及び裏面に形成されていることにより、ヤング率の大きいモールド樹脂２１からの作用により半導体チップ１２，１４に加えられる応力を吸収することができる。半導体チップ１２，１４の表面と裏面とを低応力樹脂１３，１５で挟み込んだ構造とすることで、モールド樹脂２１からの応力を低減することができる。

また、半導体パッケージ１０において、半導体チップ１２，１４をヤング率の小さい低応力樹脂１３，１５で覆うことにより、ヤング率の大きいモールド樹脂２１からの作用により半導体チップ１２，１４に加えられる応力をより吸収することができる。換言すれば、低応力樹脂１３，１５のヤング率が小さいほど、モールド樹脂２１からの応力が低応力樹脂１３，１５で吸収され、半導体チップ１２，１４に作用する応力が低減する。半導体チップ１２，１４を覆うように、つまり、半導体チップ１２，１４の全面を低応力樹脂１３，１５で覆うことにより、モールド樹脂２１からの応力をより低減することができる。

また、低応力樹脂１３，１５が、リードフレーム１１の凹部の側面と、半導体チップ１２，１４との間にも形成されていることにより、モールド樹脂２１からの応力をより低減し、かつ、後述するワイヤボンディング工程において、半導体チップ１２，１４が固定され、ボンディングし易いというメリットもある。

また、図２に示すように、半導体チップ１２，１４が配置されるリードフレーム１１の凹部内が、低応力樹脂１３，１５で覆われる構造としてもよい。

上記の観点から、本実施形態の半導体パッケージ１０では、モールド樹脂２１よりもヤング率の小さい低応力樹脂１３，１５で、２つの半導体チップ１２，１４を覆うように形成されている。

この実施形態において、モールド樹脂２１の材料であるエポキシ樹脂のヤング率は、例えば２５００ＭＰａである。一方、低応力樹脂１３，１５のヤング率は、例えば、２ＭＰａ以下とするのが好ましい。これにより、低応力樹脂１３，１５の応力歪みが小さくなり、半導体チップ１２，１４に加わる応力が小さくなる。したがって、半導体チップ１２，１４の周辺部材からの応力に対する保護効果が高まる。

ヤング率は、小さければ小さいほど応力低減に対して効果的なので、下限は特に限定されない。例えば、シリコン樹脂としては、０．０１ＭＰａ以上程度である。

図２は、図１と同じ例において、半導体パッケージ１０の断面の一例を示す断面図である。

図２に示すように、リードフレーム１１は、分離して形成された２つの凹部１１ａ，１１ｂを有しており、半導体チップ１２はリードフレーム１１の凹部１１ａに配置され、半導体チップ１３はリードフレーム１１の凹部１１ｂに配置される。

リードフレーム１１の各凹部１１ａ，１１ｂは、リードフレーム１１がハーフエッチングにより段差加工されて形成されることが好ましい。凹深さが各半導体チップ１２，１４の厚みよりも深くなるように形成されている。

リードフレーム１１の各凹部１１ａ、１１ｂは、リードフレーム１１がパンチングの半抜き加工またはコイニング加工により段差が形成されていることが好ましい。

リードフレーム１１上に段差を設けることにより、半導体チップ表面１２Ａ，１４Ａまたは裏面１２Ｂ，１４Ｂに塗布する低応力樹脂１３，１５が制限無く周囲に広がり、リードフレーム裏面に拡散することを防ぐことができる。また、周囲に段差が形成されることにより、半導体チップ１２，１４は、低応力樹脂１３，１５を介して周囲の段差に押さえられる。その結果、ワイヤボンディング時に半導体チップ１２，１４の揺れが小さくなり、ワイヤボンディングが容易となる。

この実施形態において、半抜き加工とは、半導体チップ実装面側からリードフレーム１１の一部に凸の金型を押し当て、反対の受け側金型を凹形状にすることでリードフレーム１１上にバスタブ状の段差を形成するものである。一度に形成できる段差の最大深さは、リードフレーム１１の厚みの半分まで可能である。

また、コイニング加工とは、半導体チップ実装面側からリードフレーム１１の一部に凸の金型を押し当て、反対の受け側金型を平面形状にすることで、数十μｍ程度の浅いバスタブ状の段差を形成するものである。コイニング加工の場合は、半抜き加工に比べ深い段差は形成できないが、リードフレーム裏面に段差が生じないため、薄い半導体パッケージに有利な手法である。

そして、半導体チップ１２，１４の各上面１２Ａ，１４Ａは、リードフレーム１１の各凹部１１ａ，１１ｂにそれぞれ落とし込まれて配置されるようになっている。これにより、半導体チップ１２，１４の全体を低応力樹脂１３，１５で埋めることが可能になると共に、半導体パッケージ１０自体の体積増加を伴わないため、半導体パッケージ１０の小型化が維持できる。

半導体チップ１２，１４の各裏面１２Ｂ，１４Ｂには、上述したヤング率の小さい低応力材料シート１６が形成されている。すなわち、低応力材料シート１６は、例えばシリコン樹脂などで形成されている。これにより、半導体チップ１２，１４の各裏面１２Ｂ，１４Ｂがリードフレーム１１から加えられる応力は低応力材料シート１６で吸収され、半導体チップ１２，１４の各裏面１２Ｂ，１４Ｂに加わる応力が小さくなる。

なお、半導体チップ１２，１４の裏面１２Ｂ，１４Ｂに形成された低応力樹脂１３，１５として、低応力材料シートを用いてもよいし、半導体チップの裏面１２Ｂ，１４Ｂに低応力材料シートを形成して、低応力材料シートとリードフレーム１１との間に低応力樹脂が形成されていてもよい。あるいは、半導体チップ１２，１４の裏面１２Ｂ，１４Ｂに低応力樹脂を形成し、さらには、低応力材料シートを形成してもよい。

なお、本実施形態において、表面とは、半導体チップの回路形成面側を意味し、裏面とは、半導体チップの回路形成面とは反対側の面を意味する。

[半導体パッケージ１０の製造方法]
次に、半導体パッケージ１０を製造する方法について図３を参照して説明する。図３は、半導体パッケージ１０の製造方法の一例を説明するための図である。特に、１チップ構成の場合の半導体パッケージの製造法方法の一例を示す。

図３（Ａ）〜（Ｅ）において、上段はリードフレーム１１を上方からみた図、下段はリードフレーム１１を側面からみた図を示している。

図３（Ａ）において、リードフレーム１１をハーフエッチング加工により、凹部１１ａを形成する。この後、リードフレーム１１の凹部１１ａに、低応力材料シート１６を形成し、低応力材料シート１６の上に、半導体チップ１２が配置して固定される（図３（Ｂ））。低応力材料シート１６の形成によって、半導体チップ１２の裏面に作用する応力を小さくすることができる。

なお、半導体チップ１２に低応力材料シートを形成して、リードフレーム１１の凹部１１ａに配置して固定してもよい。

また、まず、低応力樹脂をリードフレーム１１の凹部１１ａに形成した後、半導体チップ１２をその上に配置して固定してもよい。

図３（Ｃ）では、ワイヤボンディングによりリード端子と半導体チップ１２とをワイヤ１９で接続する。このとき、半導体チップ１２の裏面には、低応力樹脂、又は、低応力材料シート１６が形成されているため、半導体チップ１２が固定され、ワイヤボンディングが可能となる。また、低応力樹脂が、リードフレーム１１の凹部１１ａの側面と、半導体チップ１２との間にも形成されることにより、半導体チップ１２がより固定され、ボンディングし易いというメリットもある。

図３（Ｄ）では、リードフレームの凹部１１ａを低応力樹脂１３で充填して、半導体チップ１２を低応力樹脂１３で覆う。この実施形態において、リードフレーム１１に凹部１１ａが形成され、そこに低応力樹脂１３を充填するため、充填する際に、低応力樹脂１３がリードフレーム１１の裏側１１ａにまで溢れてしまうことを防ぐこともできる。そのため、低応力樹脂１３の充填量のコントロールが非常に簡単となる。

図３（Ｅ）では、半導体チップ１２、低応力樹脂１３、および、リード端子の一部をモールド樹脂２１で封止し、さらに、リード端子をカットして素子として形成する。これにより、半導体パッケージ１０が完成する。

以上説明したように、本実施形態の半導体パッケージ１０によれば、半導体チップ１２，１４はそれぞれ、モールド樹脂２１よりもヤング率の小さい低応力樹脂１３，１５によって覆われるので、半導体チップ１２，１４に加わる応力が小さくなり、半導体チップ１２，１４に対する応力保護の効果が高くなる。よって、半導体チップ１２，１４の特性変動を抑えることが出来る。

また、本実施形態の半導体パッケージ１０では、半導体チップ１２，１４がそれぞれ低応力樹脂１３，１５で覆われるため、半導体チップ１２，１４と低応力樹脂１３，１５との間に隙間が存在しないため、半導体パッケージ１０は、同様に応力の影響を受け難い中空パッケージに比べて信頼性が高くなる。上述した隙間が存在し、外気との温度差が大きい場合には隙間内の気圧が高くなり、半導体パッケージの特性に悪影響を及ぼす可能性があるからである。

なお、本実施形態の製造方法は、１チップ構成の場合だけでなく、図１又は図２のように、磁電変換素子等の半導体チップ１４とＬＳＩ等の半導体チップ１２とを一つの半導体パッケージに収納する場合の製造方法にも適用できる。

＜第２実施形態＞
次に、第２実施形態の半導体パッケージ１０Ａについて説明する。この半導体パッケージ１０Ａは、内部構造を一部透過して示した平面の構成は図１に示した実施形態のものとほぼ同様であるが、リードフレームがパンチング加工により貫通されて形成されている点が主として第１実施形態のものと異なる。以下では、本実施形態における半導体パッケージ１０Ａの構成について、第１実施形態のものとの差異を中心に説明する。

[半導体パッケージ１０Ａの構成]
図４は、第２実施形態に係る半導体パッケージ１０Ａの断面の一例を示す断面図である。

図４に示すように、この半導体パッケージ１０Ａでは、リードフレーム１１Ａは、パンチング加工により貫通されて形成され、この貫通部が、リードフレーム１１Ａの凹部３１ａ，３１ｂとして形成されている。

この場合、図１および図２に示したものと異なり、リードフレーム１１Ａはパンチング加工により貫通されていて、リードフレーム１１Ａの下面がないため、シート状の部材としての例えばポリイミドテープ１７をリードフレーム１１Ａに形成することによって凹部３１ａの下面を形成している。この形成方法については後に詳細に説明する。

そして、半導体チップ１２，１４は、図１および図２に示したものと同様に、リードフレーム１１Ａの各凹部３１ａ，３１ｂに配置されている。そして、図１および図２に示したものと同様に、半導体チップ１２，１４は、それぞれ、モールド樹脂２１よりもヤング率の小さい材料、例えばシリコン樹脂などで形成された低応力樹脂１３Ａ，１５Ａで覆われている。

そして、各半導体チップ１２，１４および低応力樹脂１３Ａ，１５Ａは、モールド樹脂２１で封止され、同一の半導体パッケージ１０Ａとして形成されている。これにより、半導体パッケージ１０Ａにおいても、半導体チップ１２，１４はそれぞれ、モールド樹脂２１よりもヤング率の小さい低応力樹脂１３Ａ，１５Ａによって覆われるので、半導体チップ１２，１４に加わる応力が小さくなり、半導体チップ１２，１４に対する応力保護の効果が高くなる。よって、半導体チップ１２，１４の特性変動を抑えることが出来る。

また、半導体チップ１２，１４がそれぞれ低応力樹脂１３Ａ，１５Ａで覆われるため、半導体チップ１２，１４と低応力樹脂１３Ａ，１５Ａとの間に隙間が存在しないため、半導体パッケージ１０は、同様に応力の影響を受け難い構造を目的とした中空パッケージに比べて信頼性が高くなる。

さらに、図４では、図１および図２に示したものと同様に、リードフレーム１１Ａの各凹部３１ａ，３１ｂの凹深さは、各半導体チップ１２，１４の厚みよりも深くなるように形成されている。そして、半導体チップ１２，１４の各上面１２Ａ，１４Ａは、リードフレーム１１の各凹部３１ａ，３１ｂにそれぞれ落とし込まれて配置されるようになっている。これにより、半導体チップ１２，１４の全体を低応力樹脂で埋めることが可能になると共に、半導体パッケージ１０Ａ自体の体積増加を伴わないため、半導体パッケージ１０Ａの小型化が維持できる。

またさらに、図４では、図１および図２に示したものと同様に、半導体チップ１２，１４の各裏面１２Ｂ，１４Ｂには、例えばシリコン樹脂などで構成される低応力樹脂１６が形成されている。これにより、半導体チップ１２，１４の各裏面１２Ｂ，１４Ｂがポリイミドテープ１７から加えられる応力は低応力樹脂１６で吸収され、半導体チップ１２，１４の各裏面１２Ｂ，１４Ｂに加わる応力が小さくなる。

なお、図４においても、半導体チップ１２が、ワイヤ（金属線）２０を介して、半導体チップ１４と接続されている。

[半導体パッケージ１０Ａの製造方法]
次に、半導体パッケージ１０Ａを製造する方法について図５を参照して説明する。図５は、半導体パッケージ１０Ａの製造方法の一例を説明するための図である。

図５（Ａ）〜（Ｆ）において、上段はリードフレーム１１Ａを上方からみた図、下段はリードフレーム１１Ａを側面からみた図を示している。

先ず、図５（Ａ）において、リードフレーム１１Ａをパンチング加工して、貫通部３１１を形成する。そして、図５（Ｂ）では、リードフレーム１１の下面、すなわち貫通部３１１の底面にポリイミドテープ１７を貼り、さらに、恒温槽でポリイミドテープ１７を加熱し、ポリイミドテープ１７を接着硬化させる。

なお、リードフレーム１１Ａの貫通部３１１およびポリイミドテープ１７によって、リードフレーム１１Ａの凹部３１ａが形成される。

図５（Ｃ）では、ポリイミドテープ１７の上に低応力材料シート１６が形成され、さらに、低応力材料シート１６の上に半導体チップ１２が配置して固定される。低応力材料シート１６の形成によって、半導体チップ１２の下面に作用する応力を小さくすることができる。

図５（Ｄ）では、ワイヤボンディングによりリード端子と半導体チップ１２とをワイヤ１９で接続する。

図５（Ｅ）では、リードフレームの凹部３１ａを低応力樹脂１３Ａで充填して、半導体チップ１２を低応力樹脂１３Ａで覆う。

図５（Ｆ）では、半導体チップ１２、低応力樹脂１３Ａ、および、リード端子の一部をモールド樹脂２１で封止し、さらに、リード端子をカットして素子として形成する。これにより、半導体パッケージ１０Ａが完成する。

[変形例]
上述した各実施形態に係る半導体パッケージ１０，１０Ａは例示に過ぎず、以下に示すような変更を行うことが可能である。

各実施形態の半導体パッケージ１０，１０Ａでは、２つの半導体チップ１２，１４を適用した場合について説明したが、例えば１つまたは３つ以上の半導体チップを有するようにしてもよい。

各実施形態の半導体パッケージ１０，１０Ａでは、半導体チップ１２，１４の裏面１２Ｂ，１４Ｂにヤング率の小さいシリコン樹脂などからなる低応力材料シート１６を形成する場合を例にとって説明したが、例えば、半導体チップを実装する位置にそれぞれ、ヤング率の小さいシリコンなどからなる低応力樹脂を塗布するようにしてもよい。

各実施形態の半導体パッケージ１０，１０Ａでは、リードフレーム１１，１１Ａは、分離した２つの凹部を有する場合について説明したが、例えば、１つの凹部を形成して各半導体チップを配置するようにしてもよい。

各実施形態の半導体パッケージ１０，１０Ａにおける各半導体チップ１２，１４を接続する構造は、変更するようにしてもよい。

なお、例えば、図２では、リードフレームの内の、半導体チップを配置する支持部に、半導体パッケージ１０の感磁面とは逆方向（図２において下方向）に凹部が形成されている。ここで、支持部とは、半導体チップを配置する、いわゆるタブやアイランドである。

１０，１０Ａ半導体パッケージ
１１リードフレーム
１２，１４半導体チップ
１３，１５低応力樹脂
１６低応力材料シート
１７ポリイミドテープ
１９，２０ワイヤ
３１１貫通部

Claims

半導体パッケージであって、
凹部を有するリードフレームと、
前記リードフレームの前記凹部に配置される少なくとも１つの半導体チップと、
前記半導体チップの少なくとも表面及び裏面に形成され、かつ、モールド樹脂よりもヤング率の小さい低応力樹脂と、
前記半導体チップ、および、前記低応力樹脂を封止する前記モールド樹脂と
を備えることを特徴とする半導体パッケージ。
前記低応力樹脂が、前記半導体チップを覆うように形成された請求項１に記載の半導体パッケージ。
前記リードフレームの前記凹部は、当該リードフレームがハーフエッチングにより段差加工されて形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
前記リードフレームの前記凹部には、当該リードフレームがパンチングの半抜き加工またはコイニング加工により段差が形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
前記リードフレームの前記凹部は、当該リードフレームがパンチング加工により形成された貫通部と、前記貫通部の底面を塞ぐシート状の部材とからなることを特徴とする請求項１又は２に記載の半導体パッケージ。
前記リードフレームの前記凹部は、凹深さが前記半導体チップの厚みよりも深くなるように形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の半導体パッケージ。
前記半導体チップの上面は、前記リードフレームの前記凹部に落とし込まれて配置されていることを特徴とする請求項１ないし６のいずれか１項に記載の半導体パッケージ。
前記半導体チップの裏面に形成され、かつ、前記モールド樹脂よりもヤング率の小さい低応力材料シートをさらに備えることを特徴とする請求項１ないし７のいずれか１項に記載の半導体パッケージ。
前記低応力樹脂は、前記半導体チップの裏面と接する位置に塗布されていることを特徴とする請求項１ないし８のいずれか１項に記載の半導体パッケージ。
前記半導体チップは、磁電変換素子、または、信号処理ＩＣのいずれかを含むことを特徴とする請求項１ないし９のいずれか１項に記載の半導体パッケージ。
前記磁電変換素子は、ホール素子、または、磁気抵抗素子であることを特徴とする請求項１０に記載の半導体パッケージ。
リードフレームに凹部を形成する工程と、
モールド樹脂よりヤング率が低い低応力材料シート又は低応力樹脂を前記リードフレームの凹部に配置し、その上に半導体チップを配置して固定する工程と、
前記半導体チップにワイヤボンディングする工程と、
前記リードフレームの凹部を、モールド樹脂よりヤング率が低い低応力樹脂で充填して前記半導体チップの表面に前記低応力樹脂を形成する工程と、
前記半導体チップと前記低応力樹脂とをモールド樹脂で封止する工程と、
を含むことを特徴とする半導体パッケージの製造方法。
リードフレームに凹部を形成する工程と、
モールド樹脂よりヤング率が低い低応力材料シートを半導体チップの裏面に形成して、前記低応力材料シートを前記リードフレームの凹部に配置して固定する工程と、
前記半導体チップにワイヤボンディングする工程と、
前記リードフレームの凹部を、前記モールド樹脂よりヤング率が低い低応力樹脂で充填して前記半導体チップの表面に前記低応力樹脂を形成する工程と、
前記半導体チップと前記低応力樹脂を前記モールド樹脂で封止する工程と、
を含むことを特徴とする半導体パッケージの製造方法。
前記リードフレームの凹部は、ハーフエッチング、パンチングの半抜き加工、又は、コイニング加工による段差加工で形成されることを特徴とする請求項１２又は１３の半導体パッケージの製造方法。
前記リードフレームの凹部は、パンチング加工により貫通部を形成し、前記貫通部の底面を塞ぐシート状の部材により形成されることを特徴とする請求項１２又は１３の半導体パッケージの製造方法。