JP2011187742A - 半導体素子搭載用基板及びその製造方法 - Google Patents

半導体素子搭載用基板及びその製造方法 Download PDF

Info

Publication number
JP2011187742A
JP2011187742A JP2010052273A JP2010052273A JP2011187742A JP 2011187742 A JP2011187742 A JP 2011187742A JP 2010052273 A JP2010052273 A JP 2010052273A JP 2010052273 A JP2010052273 A JP 2010052273A JP 2011187742 A JP2011187742 A JP 2011187742A
Authority
JP
Japan
Prior art keywords
semiconductor element
plating layer
metal plate
plating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010052273A
Other languages
English (en)
Other versions
JP5578704B2 (ja
Inventor
Hirotaka Nakayama
博貴 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2010052273A priority Critical patent/JP5578704B2/ja
Priority to KR1020110019018A priority patent/KR101307030B1/ko
Priority to CN201110054138.6A priority patent/CN102194763B/zh
Priority to TW100107258A priority patent/TWI500122B/zh
Publication of JP2011187742A publication Critical patent/JP2011187742A/ja
Application granted granted Critical
Publication of JP5578704B2 publication Critical patent/JP5578704B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】本発明は、半導体素子搭載用基板として出荷を行う場合においても、その後の半導体装置の組立工程において、搬送等によるめっき層の損傷を防止することができる半導体素子搭載用基板及びその製造方法を提供することを目的とする。
【解決手段】金属板１０の両面に、所定形状のめっき層２０、２１が形成された半導体素子搭載用基板５０であって、
前記めっき層は、前記金属基板の表面に形成された凹部１２内に、該凹部の深さよりも薄い厚さで形成された保護めっき層２０を含むことを特徴とする。
【選択図】図１

Description

本発明は、半導体素子搭載用基板及びその製造方法に関し、特に、金属板を用いた半導体素子搭載用基板及びその製造方法に関する。
従来から、金属板から成るリードフレーム材の両面にめっき層を形成し、裏面側に耐エッチングレジスト膜を形成した後、表面側ではめっき層をマスクとしてハーフエッチングを行い、半導体素子を搭載してワイヤボンディング、樹脂封止を行う半導体装置の製造方法が知られている（例えば、特許文献１参照）。かかる半導体装置の製造方法においては、樹脂封止後、リードフレーム材の裏面側の耐エッチングレジスト膜を除去してエッチング加工を行い、外部接続端子部を突出及び独立させ、半導体装置を製造する。
また、類似した半導体装置として、外部接続端子部が樹脂突起となった構造の半導体装置では、まず、金属板の所定位置に形成された凹部にめっきで金属膜を形成したリードフレーム材を用い、金属膜を形成した側に半導体素子を搭載した後、その半導体素子の電極とリードフレーム材の凹部に形成した金属膜（めっき）とをワイヤボンディングし、半導体素子及びワイヤを樹脂で封止する。そして、最後にリードフレーム材の金属板をエッチングして全て除去することで、金属膜で被覆された樹脂突起が外部接続端子部となった半導体装置が形成される（特許文献２参照）。この半導体装置に用いるリードフレーム材は、外部接続端子部に金属板が残らず、リードフレーム材に形成した金属膜（めっき）が外部接続端子部に残っている。
特開２００１−２４１３５号公報 特開平１０−２４７７１５号公報
ところで、特許文献１の図１に記載の構成では、リードフレーム材の裏面側に耐エッチングレジスト膜を形成して裏面側をレジスト膜で覆った状態で、リードフレーム材の表面側の加工（所定深さのエッチング加工）から、半導体装置の樹脂封止までを行う。
かかる方法では、リードフレーム材の加工から半導体装置の製造までを一括して１つの業者で行う場合には問題無いが、加工されたリードフレーム材のみを半導体素子搭載用基板として出荷し、別の業者で半導体装置を製造する場合には、耐エッチングレジスト膜を除去した状態で出荷する必要があるため、そのような事業形態には対応できないという問題があった。つまり、半導体装置の製造業者側では、半導体素子搭載用基板の裏面に形成された耐エッチングレジスト膜を除去する工程が付加され、製造コストの増加に繋がるため、余分な耐エッチングレジスト膜は除去した状態で納品することを要求するのが一般的である。
一方で、特許文献１に記載の構成で、裏面側の耐エッチングレジストを除去した状態で半導体素子搭載用基板を納品すると、裏面側に形成されためっき層は、金属板の平面から凸状になって形成されているため、その後の半導体装置の製造工程において、多数の工程を順次搬送されて加工される際に、裏面側のめっき層に損傷を負い易いという問題があった。特に、エッチング加工の際には、生じた損傷部分からエッチング液が浸透し、金属板から成るリードフレーム材をエッチング加工してしまうという問題があった。
そこで、本発明は、半導体素子搭載用基板として出荷を行う場合においても、その後の半導体装置の組立工程において、搬送等によるめっき層の損傷を防止することができる半導体素子搭載用基板及びその製造方法を提供することを目的とする。
上記目的を達成するため、第１の発明に係る半導体素子搭載用基板は、金属板の両面に、所定形状のめっき層が形成された半導体素子搭載用基板であって、
前記めっき層は、前記金属基板の表面に形成された凹部内に、該凹部の深さよりも薄い厚さで形成された保護めっき層を含むことを特徴とする。
これにより、搬送時にも、金属板の平坦部が搬送部材と接触し、めっき層と搬送部材との接触を防ぐことができるので、めっき層を保護し、損傷を防ぐことができる。
第２の発明は、第１の発明に係る半導体素子搭載用基板において、
前記保護めっき層は、前記金属板の一方の面に形成され、
他方の面は、前記金属板の加工が施されていない部分に前記めっき層が形成されたことを特徴とする。
これにより、めっき層の保護が必要な面にのみ凹部及び凹部内のめっき層が形成され、必要最小限の加工でめっき層の保護を行うことができる。
第３の発明は、第２の発明に係る半導体素子用基板において、
前記他方の面は、半導体素子が搭載される面であり、
前記一方の面は、裏面であることを特徴とする。
これにより、搬送や処理において、レールやステージ等の支持部材との接触が多い半導体素子搭載用基板の裏面のめっき層を保護することができ、半導体装置製造プロセスの実情に即した半導体素子搭載用基板とすることができる。
第４の発明に係る半導体素子搭載用基板の製造方法は、金属板の両面に、所定形状のめっき層が形成された半導体素子搭載用基板の製造方法であって、
前記金属板の両面に、所定形状のめっき層を形成するためのレジストマスクを形成するレジストマスク形成工程と、
前記金属板の一方の面に、エッチング加工により、該金属板の該レジストマスクから露出している部分に凹部を形成するエッチング工程と、
該凹部内に、該凹部の深さよりも薄い厚さでめっき層を形成する第１めっき工程と、
前記金属板の他方の面に、めっき層を形成する第２めっき工程と、を含むことを特徴とする。
これにより、凹部内のめっき層が、金属板の表面よりも低く形成されるので、凹部内のめっき層を保護できる構成の半導体素子用基板を製造することができる。
第５の発明は、第４の発明に係る半導体素子搭載用基板の製造方法において、
前記レジストマスクは、前記エッチング工程及び前記めっき工程の双方に用いることを特徴とする。
これにより、１回のレジストマスクの形成で、エッチング工程とめっき工程の双方の加工を行うことができ、実質的な工程数を殆ど増加させずに、めっき層保護の効果を有する半導体素子搭載用基板を製造することができる。
第６の発明は、第５の発明に係る半導体素子搭載用基板の製造方法において、
前記エッチング工程は、半導体素子が搭載されない裏面に対して行われることを特徴とする。
これにより、搬送や処理時に支持部材との接触の機会が多い裏面のめっき層を保護することができ、めっき層の損傷を製造プロセスに即して効果的に防止することができる。
第７の発明は、第６の発明に係る半導体素子搭載用基板の製造方法において、
前記第１めっき工程及び前記第２めっき工程は、同時に行われることを特徴とする。
これにより、両面を同時に加工することができ、表面側と裏面側で大きく異なる工程を行うことなく、低コストかつ短時間に半導体素子搭載用基板の製造を行うことができる。
第８の発明は、第７の発明に係る半導体素子搭載用基板の製造方法において、
前記第１めっき工程及び前記第２めっき工程の後、前記レジストマスクを除去するレジストマスク除去工程と、
半導体素子が搭載される表面側のめっき層を覆うレジストマスクと、前記裏面全体を覆うレジストマスクを形成する第２のレジストマスク形成工程と、
前記表面側をハーフエッチング加工するハーフエッチング工程と、を更に有することを特徴とする。

これにより、表面側には、半導体素子が搭載され易く、ワイヤボンディングの行い易い段差を形成することができ、半導体素子搭載機能は従来通りの水準を維持することができる。
第９の発明は、第８の発明に係る半導体装置搭載用基板の製造方法において、
前記表面側のめっき層を覆う前記レジストマスクは、前記めっき層よりも広い領域を覆うように形成することを特徴とする。
これにより、ハーフエッチング時においても、めっき層がひさしの状態となり、バリや脱落等の不良の原因となるのを防ぐことができる。
本発明によれば、半導体装置の組立工程において、めっき層の損傷を防ぐことができる。
本実施形態に係る半導体素子搭載用基板３０を用いた半導体装置の構成の一例を示す断面図である。 本実施形態に係る半導体素子搭載用基板３０の製造方法の一連の工程例を示した図である。図２（Ａ）は、レジストマスク形成工程の一例を示した図である。図２（Ｂ）は、エッチング工程の一例を示した図である。図２（Ｃ）は、めっき工程の一例を示した図である。図２（Ｄ）は、レジストマスク除去工程の一例を示した図である。図２（Ｅ）は、第２のレジストマスク形成工程の一例を示した図である。図２（Ｆ）は、ハーフエッチング工程の一例を示した図である。図２（Ｇ）は、第２のレジストマスク除去工程の一例を示した図である。 本実施形態に係る半導体素子搭載用基板３０を用いて完成した半導体装置の一例を示した図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
図１は、本発明の実施形態に係る半導体素子搭載用基板３０を用いて製造した半導体装置の構成の一例を示す断面図である。図１において、本実施形態に係る半導体素子搭載用基板３０は、金属板１０と、めっき層２０、２１とを有する。また、本実施形態に係る半導体素子搭載用基板３０を用いて製造した半導体装置は、半導体素子搭載用基板３０の他、半導体素子５０と、ワイヤ６０と、封止樹脂７０とを備える。
本実施形態に係る半導体素子用搭載基板３０において、金属板１０は、銅、鉄等を含む金属材料で構成された基板である。金属板１０は、導電性と適切な機械的強度を有する金属材料で構成されていれば、種々の金属基板を用いることができる。
金属板１０は、裏面側には、平坦部１１ａと、凹部１２とを有する。また、表面側には、端子領域１３ａと、半導体素子搭載領域１４とを有する。なお、金属板１０の厚さは、例えば、１００μｍ〜数１００μｍ程度の厚さであってもよい。また、半導体素子搭載領域１４における厚さは、例えば、金属板１０の全体の厚さ（最下部から最上部までの厚さ）の１／３程度の厚さであってもよい。
ここで、表面側とは、半導体装置製造プロセスの後工程において半導体素子５０が搭載される側を意味し、その反対側の半導体素子５０が搭載されず、外部接続端子として用いられる側を、裏面側と呼ぶ。
裏面側の平坦部１１ａは、金属板１０の面がそのまま利用される面である。つまり、何らエッチング等の加工が施されない平坦面である。一方、凹部１２は、エッチングにより、平坦部１１ａが腐食して除去されて形成された窪み部分である。凹部１２の内部、つまり凹部１２の底面部には、めっき層２０が形成されている。めっき層２０は、凹部１２の深さよりも薄い厚さで、凹部１２の底面全体を覆うように形成されている。よって、半導体素子搭載用基板３０を搬送手段や処理装置の支持部材、例えばレールやステージの上に載置した場合には、平坦部１１ａが支持部材の面と接触し、めっき層２０は支持部材の面と接触しない状態となる。よって、めっき層２０が、支持部材との摩擦により削られて損傷するのを防ぐことができる。このように、めっき層２０は、凹部１２により保護された形状を有するので、保護めっき層２０と呼んでもよい。
なお、めっき層２０は、種々の金属材料により構成することができるが、ニッケル、パラジウム、金等の実装に適した材料から構成されてもよい。これらの材料は、単独で用いられてもよいし、複数用いられてもよい。複数の金属材料が用いられる場合には、各種類の金属層が積層されてめっき層２０が構成されてもよい。
一方、表面側については、端子領域１３ａが、金属板１０の面がそのまま利用される面となっており、半導体素子搭載領域１４が、エッチングにより金属板１０が除去された領域になっている。但し、端子領域１３ａは、めっき前処理として、微少のエッチング加工が施される場合もある。
半導体素子５０は、所定の電子回路が形成されたいわゆるＩＣ（Integrated Circuit、集積回路）である。半導体素子５０には、電子回路への電気信号及び電力の入出力を行うための電極５１が形成されている。半導体素子５０は、一般的に、電極５１が形成されていない下面５２が下側となり、電極５１が形成された電極形成面５３が上となってダイボンディング材を介して半導体素子搭載用基板３０上に搭載される。そして、半導体素子５０の電極５１が、半導体素子搭載用基板３０の端子領域１３ａに形成されためっき層２１に、ワイヤ６０を用いてワイヤボンディングにより接続されることにより、半導体素子５０の電子回路と端子領域１３ａとの電気的接続が行われる。よって、電極５１と、めっき層２１とを接続するワイヤ６０は、長いよりは短い方が好ましいので、電極５１と、めっき層２１との高さを接近させるべく、半導体素子搭載領域１４は、金属板１０の表面側をエッチングした窪み面として構成している。
また、端子領域１３ａは、ワイヤ６０が接続される面であるので、接続を確実に行うために、なるべく平坦な面であることが好ましい。よって、金属板１０の表面の、加工が施されていない平坦面の部分を端子領域１３ａとしている。但し、端子領域１３ａは、めっき前処理として、酸化膜を除去するために極微少のエッチング処理が施される場合もある。
この端子領域１３ａの表面には、ワイヤボンディングを容易にするために、めっき層２１が形成されている。めっき層２１は、めっき層２０と同様に、種々の金属材料を用いることができる。例えば、ニッケル、パラジウム、金等の実装に適した金属材料が、用途に応じて用いられてもよい。
このように、本実施形態に係る半導体素子搭載用基板３０は、半導体素子５０を実装して半導体装置を製造する工程において、半導体素子搭載用基板３０の裏面側のめっき層２０の損傷を防止しつつ、表面側においては、めっき層２１上に確実なワイヤボンディングが可能なように構成されている。
次に、図２を用いて、本実施形態に係る半導体素子搭載用基板３０の製造方法について説明する。図２は、本実施形態に係る半導体素子搭載用基板３０の製造方法の一連の工程の例を示した図である。なお、図１で説明した構成要素と同様の構成要素については、図１と同様の参照符号を付し、その説明を省略するものとする。
図２（Ａ）は、レジストマスク形成工程の一例を示した図である。レジストマスク形成工程においては、金属板１０の両面に、レジストによりマスク４０、４１を形成する。レジストは、マスク４０、４１としての機能を果たすことができれば、塗布型を含む種々のレジストを用いることができるが、例えば、ドライフィルムレジストを用いてもよい。ドライフィルムレジストを金属板１０の表面１１、１３に貼り付け（ラミネートし）、ガラスマスクを用いて露光を行い、露光後に現像を行って所定のパターンを形成することにより、レジストマスク４０、４１を形成することができる。レジストパターンは、金属板１０の裏面側の表面１１については、凹部１２を形成する部分を露出させ、金属板１０の表面側の表面１３については、めっき層を形成する部分を露出させるように形成する。
ここで、図１において説明したように、表面側は半導体素子５０が半導体装置製造プロセスの工程において搭載される面であり、裏面側は半導体素子５０が搭載されない面である。
なお、レジストは、エッチング加工及びめっき加工の双方に使用可能なレジストを用いるようにしてもよい。本実施形態に係る半導体素子搭載用基板の製造方法では、裏面側においては、エッチング加工を行った後に、エッチング加工を行った箇所に引き続きめっき加工を行うが、その際、同じレジストを用いることができる。
また、表面側においても、裏面側と同じレジストを用いることができるので、表面側と裏面側のレジストマスク形成工程を、全く同じ工程で行うことができるので、レジストマスク形成工程全体を簡素化することができる。
なお、エッチング加工及びめっき加工の双方に使用可能なレジストであれば、レジストは、ドライフィルムレジスト、塗布型のレジスト等、種々のレジストを用いることができる。
図２（Ｂ）は、エッチング工程の一例を示した図である。エッチング工程においては、金属板１０の裏面側について、エッチング加工が行われ、レジストマスク４０に覆われていない金属板１０の露出面に凹部１２が形成される。なお、凹部１２は、後のめっき工程において形成されるめっき層２０の厚さよりも深く形成される。これにより、凹部１２の底部表面にめっき層２０が形成されても、めっき層２０は搬送時にレールや装置に接触せず、金属板１０の表面１１が接触することになり、めっき層２０を保護することができる。
凹部１２の深さは、めっき層２０の厚さとの関係により、相対的に決定されてよい。一般的に、めっき工程においては、めっき層２０の厚さを何μｍにするかは、予め定められている。そして、所定のめっき層２０の厚さとなるように、電流密度、時間、めっき液濃度等のパラメータを用いて制御される。よって、めっき層２０の厚さを何μｍとするかは、予め工程により定まっているので、所定のめっき層２０の厚さよりも深くなるように、凹部１２の深さは決定される。なお、めっき層２０の厚さも、用途と目的に応じて適宜定められてよいが、例えば、２〜５μｍ程度の厚さのめっき層２０として形成されてもよい。
また、凹部１２を、めっき層２０の厚さよりも、どの程度深くするかについても、用途と目的に応じて種々定めることができる。しかしながら、めっき層２０の厚さよりも大幅に深くすると、エッチング加工の時間を必要以上に長く要するので、めっき層２０の厚さよりも、少し深くなるように凹部１２を形成するようにしてもよい。例えば、めっき層２０の厚さよりも、２μｍ程度深い凹部１２を形成するようにしてもよい。
エッチング加工は、種々のエッチング方法により行うことができるが、例えば、湿式のシャワー式のエッチング加工を行うようにしてもよい。その他、費用的には高くなるが、ドライエッチングでエッチング加工を行うことも可能である。
図２（Ｃ）は、めっき工程の一例を示した図である。めっき工程においては、レジストマスク４０、４１の露出部分に、めっきによりめっき層２０、２１が形成される。金属板１０の表面側においては、何ら加工されていない平坦面１３にめっき層２１が形成され、裏面側においては、凹部１２の底面の表面にめっき層２０が形成される。
形成するめっき層２０、２１が、表面側と裏面側で同じめっき層２０、２１である場合には、表裏面を同時にめっき処理することができる。めっき処理は、例えば、湿式の電気めっきにより行ってもよい。電気めっきの場合には、上述のように、電流密度、めっき時間、めっき液の濃度等により、形成するめっき層２０、２１の厚さを制御することができる。
また、裏面側と表面側で、めっき層２０、２１を異なる構成とすることも可能である。例えば、裏面側をマスキングして、表面側にワイヤボンデシィングに適しためっき層２１を形成することも可能である。また逆に、表面側をマスキングして、裏面側に半田接続に適しためっき層２０を形成することも可能である。このように、表面側又は裏面側に特別な顧客要求がある場合にも、要求のある面について個別のめっき処理を行うことにより、きめ細かく対応することができる。
図２（Ｄ）は、レジストマスク除去工程の一例を示した図である。レジストマスク除去工程においては、裏面側、表面側の双方とも、レジストマスク４０、４１が除去される。なお、レジストマスク４０、４１の除去は、例えばレジストがドライフィルムレジストであれば、レジストを剥離して行ってよく、レジストが塗布型レジストであれば、溶解除去により行ってよい。
図２（Ｅ）は、第２のレジストマスク形成工程の一例を示した図である。第２のレジストマスク形成工程においては、金属板１０の裏面側の総てと、表面側のめっき層２１を覆うように、レジストマスク４２、４３が形成される。裏面側においては、めっき層２０が形成されている凹部１２も、金属板１０の表面そのものである端子領域１１ａも含めて、総てレジストマスク４２で覆われる。
一方、表面側においては、めっき層２１が形成されている領域を覆うように、レジストマスク４３が形成される。その際、レジストマスク４３は、めっき層２１よりも大きい領域を覆うようにして形成してもよい。表面側にめっき層２１の領域よりも大きい領域を覆うレジストマスク４３を形成する目的は、次のエッチング加工によって、めっき層２１の下の金属板１０がエッチング加工されないようにするためである。めっき層２１の下の金属板１０がエッチングされた場合、めっき層２１が「ひさし」の状態となり、その部分がバリや脱落等の不良の原因となることから、これを防止すべく、めっき層２１のエリアよりも大きい（広い）エリアで金属板１０が残るようにしてもよい。また、めっき層２１の領域と同等の領域で金属板１０を残すことも考えられるが、加工が難しく、めっき層２１よりもやや大きい領域で金属板１０を残す方が容易である。
なお、第２のレジストマスク形成工程においても、レジストは、ドライフィルムレジストをラミネートするようにしてもよいし、その他のレジストを用いるようにしてもよい。
本工程により、半導体素子搭載面については、端子領域１１ａについては、金属板１０の加工が施されていない部分を確実に残し、ワイヤボンディングに適した平坦面を利用することができる。
図２（Ｆ）は、ハーフエッチング工程の一例を示した図である。ハーフエッチング工程においては、金属板１０の表面側から、ハーフエッチング加工を行う。ハーフエッチング工程により、金属板１０の表面側から、めっき層２１が形成されていない表面１３について、必要な深さがエッチングされる。ハーフエッチング工程では、エッチング加工が途中で止まるため、端子部は個々に分離独立せず、すべて連結した状態の半導体素子搭載用基板３０となる。ハーフエッチング工程により、ハーフエッチング加工された部分が半導体素子搭載領域１４となり、ハーフエッチング加工されずに残った部分が、端子領域１３ａとなる。
ハーフエッチング加工の深さは、例えば、金属板１０の２／３前後の深さであってもよい。例えば、金属板１０が１００〜２００μｍの場合、６０〜１４０μｍ程度の深さにエッチングしてもよい。
なお、ハーフエッチング工程は、裏面側が総て第２のレジストマスク４２で覆われているため、シャワー式の湿式エッチングの他、浸漬式の湿式エッチングも可能である。また、必要に応じてドライエッチングを用いてもよいことは、図２（Ｂ）で説明したエッチング工程と同様である。
図２（Ｇ）は、第２のレジストマスク除去工程の一例を示した図である。第２のレジストマスク除去工程においては、金属板１０の裏面側及び表面側の第２のレジストマスク４２、４３が総て除去される。そして、金属板１０の表面１１、１２、１３、１４には一切レジストマスク４２、４３が形成されていない、このまま出荷できる形態の半導体素子搭載用基板３０が完成する。
かかる製造方法により製造された半導体素子搭載用基板３０は、図２（Ｇ）に示すように、裏面側のめっき層２０が、金属板１０の凹部１２の中に形成されているため、後工程において、金属板１０の平坦部が搬送時にレール等に接触し、めっき層２０が接触するのを防ぐことができる。
なお、図２（Ｇ）に示した半導体素子搭載用基板３０は、出荷後は、半導体装置製造業者に用いられ、図１で示したように、半導体素子５０が半導体素子搭載領域１４に搭載され、ワイヤ６０を用いてワイヤボンディングが行われ、封止樹脂７０で樹脂封止が行われる。
図３は、本実施形態に係る半導体素子搭載用基板３０を用いて、半導体製造プロセスの後工程において完成した半導体装置の一例を示した図である。
本実施形態に係る半導体素子搭載用基板３０を用いた半導体装置は、半導体素子搭載部１６と、端子部１５とが分離されている点で、図１に示す半導体装置とは異なっている。図３は、後工程における、図１の次の工程と考えてよい。図１に示す状態となった後は、裏面側のめっき層２０をマスクとして、金属板１０の裏面のエッチング加工が行われる。これにより、端子部１５と、半導体素子部１６とが分離し、半導体パッケージの集合体として半導体装置が完成する。この後は、個々の半導体パッケージに切断して分割することにより、個々の半導体装置が完成する。
図２に示した半導体装置の製造方法を実施し、本実施形態に係る半導体装置を製造した実施例について説明する。なお、今までの説明に対応する構成要素には、同一の参照符号を付し、その説明を省略する。
金属板１０として、板厚０．１２５ｍｍの銅材を用意した。まず、レジストマスク形成工程においては、金属板１０の両面に、厚さ２０μｍのドライフィルムレジストをラミネートした。ドライフィルムレジストは、めっき加工及びエッチング加工の双方に使用可能な、一般に市販されている商品を用いた。
その後は、表面側用及び裏面側用に準備した、所定のパターンが形成されたガラスマスクを用いて露光・現像を行い、図２（Ａ）に示したように、金属板１０の両面に、レジストマスク４０、４１を形成した。
エッチング工程においては、図２（Ｂ）に示したように、裏面側のみにエッチング加工を行うことで、金属板１０に凹部１２を形成した。エッチング加工は、銅材を溶解するエッチング液を裏面側に噴射して処理を行った。また、凹部１２の深さは、次に形成するめっき層２０の厚さより約２μｍ程度大きい値となるように設定した。
めっき工程においては、図２（Ｃ）に示したように、金属板１０の裏面側及び表面側に、ニッケルめっきとパラジウムめっきと金めっきとを順次施し、積層金属層となるめっき層２０、２１を、２．１５μｍの総厚さで形成した。この段階で、裏面側のめっき層２０は、金属板１０の凹部１２の内部に、凹部１２の底面を覆うように形成されたことになる。
レジストマスク除去工程においては、図２（Ｄ）に示したように、ドライフィルムレジストのレジストマスク４０、４１を剥離除去した。
第２のレジストマスク形成工程においては、まず、金属板１０の両面に、ドライフィルムレジストを再度ラミネートした。そして、表面側については、ガラスマスクを用いて露光を行い、現像を経て、図２（Ｅ）に示したように、めっき層２１の領域よりもやや大きい、めっき層２１を包含するレジストマスク４３を形成した。裏面側については、全面を覆うレジストマスク４２を形成した。
ハーフエッチング工程においては、図２（Ｆ）に示したように、ハーフエッチング加工を行い、金属板１０の表面側の表面１３から、深さ約８５μｍの深掘り窪みを形成した。ハーフエッチングされた部分は、半導体素子搭載領域１４となる。
第２のレジストマスク除去工程においては、図２（Ｇ）に示したように、裏面側及び表面側のレジスト４２、４３が剥離除去された。本工程において、本実施例に係る半導体素子搭載用基板１０が完成した。
このようにして得られた半導体素子搭載用基板３０に、従来と同じ工程で半導体素子５０を搭載し、ワイヤ６０によるボンディングを行って、半導体素子５０の電極５１と、端子領域１３ａ上に形成されためっき層２１とを接続する。その後、封止樹脂７０を用いて樹脂封止を行うことで製造工程を終了させ、図１に示した状態にした。そして、金属板１０の裏面側のめっき層２０に傷が生じていたかを観察すると、傷は全く発生していなかった。
このように、本実施例に係る半導体素子搭載用基板３０及びその製造方法によれば、後工程で半導体装置とした場合にも、金属板１０の裏面側に形成されためっき層２０に損傷が発生せず、めっき層２０を保護できる構成であることが確かめられた。
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
本発明は、半導体パッケージ等の半導体装置に用いられる、リードフレーム等の半導体素子搭載用基板に利用することができる。
１０ 金属板
１１、１３ 表面
１１ａ 平坦部
１２ 凹部
１３ａ 端子領域
１４ 半導体素子搭載領域
１５ 端子部
１６ 半導体素子搭載部
２０ めっき層（保護めっき層）
２１ めっき層
３０ 半導体素子搭載用基板
４０、４１、４２、４３ レジストマスク
５０ 半導体素子
５１ 半導体素子の電極
５２ 半導体素子の下面
５３ 半導体素子の電極形成面
６０ ワイヤ
７０ 封止樹脂

Claims (9)

  1. 金属板の両面に、所定形状のめっき層が形成された半導体素子搭載用基板であって、
    前記めっき層は、前記金属基板の表面に形成された凹部内に、該凹部の深さよりも薄い厚さで形成された保護めっき層を含むことを特徴とする半導体素子搭載用基板。
  2. 前記保護めっき層は、前記金属板の一方の面に形成され、
    他方の面は、前記金属板の加工が施されていない部分に前記めっき層が形成されたことを特徴とする請求項１に記載の半導体素子搭載用基板。
  3. 前記他方の面は、半導体素子が搭載される面であり、
    前記一方の面は、裏面であることを特徴とする請求項２に記載の半導体素子用基板。
  4. 金属板の両面に、所定形状のめっき層が形成された半導体素子搭載用基板の製造方法であって、
    前記金属板の両面に、所定形状のめっき層を形成するためのレジストマスクを形成するレジストマスク形成工程と、
    前記金属板の一方の面に、エッチング加工により、該金属板の該レジストマスクから露出している部分に凹部を形成するエッチング工程と、
    該凹部内に、該凹部の深さよりも薄い厚さでめっき層を形成する第１めっき工程と、
    前記金属板の他方の面に、めっき層を形成する第２めっき工程と、を含むことを特徴とする半導体素子搭載用基板の製造方法。
  5. 前記レジストマスクは、前記エッチング工程及び前記めっき工程の双方に用いることを特徴とする請求項４に記載の半導体素子搭載用基板の製造方法。
  6. 前記エッチング工程は、半導体素子が搭載されない裏面に対して行われることを特徴とする請求項５に記載の半導体素子搭載用基板の製造方法。
  7. 前記第１めっき工程及び前記第２めっき工程は、同時に行われることを特徴とする請求項６に記載の半導体素子搭載用基板の製造方法。
  8. 前記第１めっき工程及び前記第２めっき工程の後、前記レジストマスクを除去するレジストマスク除去工程と、
    半導体素子が搭載される表面側のめっき層を覆うレジストマスクと、前記裏面全体を覆うレジストマスクを形成する第２のレジストマスク形成工程と、
    前記表面側をハーフエッチング加工するハーフエッチング工程と、を更に有することを特徴とする請求項７に記載の半導体素子搭載用基板の製造方法。
  9. 前記表面側のめっき層を覆う前記レジストマスクは、前記めっき層よりも広い領域を覆うように形成することを特徴とする請求項８に記載の半導体装置搭載用基板の製造方法。
JP2010052273A 2010-03-09 2010-03-09 半導体素子搭載用基板及びその製造方法 Active JP5578704B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010052273A JP5578704B2 (ja) 2010-03-09 2010-03-09 半導体素子搭載用基板及びその製造方法
KR1020110019018A KR101307030B1 (ko) 2010-03-09 2011-03-03 반도체 소자 탑재용 기판 및 그 제조 방법
CN201110054138.6A CN102194763B (zh) 2010-03-09 2011-03-04 半导体元件搭载用基板的制造方法
TW100107258A TWI500122B (zh) 2010-03-09 2011-03-04 半導體元件搭載用基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010052273A JP5578704B2 (ja) 2010-03-09 2010-03-09 半導体素子搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011187742A true JP2011187742A (ja) 2011-09-22
JP5578704B2 JP5578704B2 (ja) 2014-08-27

Family

ID=44602584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010052273A Active JP5578704B2 (ja) 2010-03-09 2010-03-09 半導体素子搭載用基板及びその製造方法

Country Status (4)

Country Link
JP (1) JP5578704B2 (ja)
KR (1) KR101307030B1 (ja)
CN (1) CN102194763B (ja)
TW (1) TWI500122B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027266A (ja) * 2012-06-20 2014-02-06 Asahi Kasei Electronics Co Ltd 半導体パッケージおよびその製造方法
JPWO2013114985A1 (ja) * 2012-02-01 2015-05-11 株式会社パイオラックスメディカルデバイス ガイドワイヤ
JP2017112141A (ja) * 2015-12-14 2017-06-22 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP7408886B2 (ja) 2020-03-31 2024-01-09 長華科技股▲ふん▼有限公司 半導体素子搭載用基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427839B (zh) * 2010-12-03 2014-02-21 Ind Tech Res Inst 薄膜圖案的沉積裝置與方法
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP6792106B2 (ja) * 2017-03-30 2020-11-25 スピードファム株式会社 ワークキャリア及びワークキャリアの製造方法
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242367A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd 半導体装置およびその製造方法
JP2000100843A (ja) * 1998-09-17 2000-04-07 Mitsubishi Electric Corp 半導体パッケージおよびその製造方法
JP2000260897A (ja) * 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP2001358254A (ja) * 2000-06-15 2001-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286260A (ja) * 1986-06-04 1987-12-12 Oki Electric Ind Co Ltd 半導体装置の基板接続構造
KR101095527B1 (ko) * 2009-11-04 2011-12-19 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242367A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd 半導体装置およびその製造方法
JP2000100843A (ja) * 1998-09-17 2000-04-07 Mitsubishi Electric Corp 半導体パッケージおよびその製造方法
JP2000260897A (ja) * 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP2001358254A (ja) * 2000-06-15 2001-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013114985A1 (ja) * 2012-02-01 2015-05-11 株式会社パイオラックスメディカルデバイス ガイドワイヤ
JP2014027266A (ja) * 2012-06-20 2014-02-06 Asahi Kasei Electronics Co Ltd 半導体パッケージおよびその製造方法
JP2017112141A (ja) * 2015-12-14 2017-06-22 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP7408886B2 (ja) 2020-03-31 2024-01-09 長華科技股▲ふん▼有限公司 半導体素子搭載用基板

Also Published As

Publication number Publication date
JP5578704B2 (ja) 2014-08-27
CN102194763B (zh) 2015-09-23
TW201145476A (en) 2011-12-16
CN102194763A (zh) 2011-09-21
KR20110102181A (ko) 2011-09-16
KR101307030B1 (ko) 2013-09-11
TWI500122B (zh) 2015-09-11

Similar Documents

Publication Publication Date Title
JP5578704B2 (ja) 半導体素子搭載用基板及びその製造方法
CN102265394B (zh) 多行引线框架的结构及其半导体封装及制造方法
US9455159B2 (en) Fabrication method of packaging substrate
JP5075890B2 (ja) 半導体装置及び半導体装置の製造方法
JP5945563B2 (ja) パッケージキャリアおよびその製造方法
JP5626785B2 (ja) 半導体素子搭載用リードフレームおよびその製造方法
TW441062B (en) Carrier substrate for producing semiconductor device
JP2011014644A (ja) 配線基板およびその製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP2018166182A (ja) 半導体装置用リードフレームとその製造方法
US20160240464A1 (en) Hybrid circuit board and method for making the same, and semiconductor package structure
JP2016066790A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2013069955A (ja) 半導体装置、半導体装置の製造方法およびリードフレーム
TWI625799B (zh) 導線架結構的製作方法
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
KR20100011818A (ko) 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
JP6481895B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
KR20170034157A (ko) 패키지 기판 및 그 제조방법
JP2009272352A (ja) 電子デバイスの製造方法
JP5610450B2 (ja) リードフレームの製造方法
JP2021163854A (ja) 半導体素子搭載用基板
JP2016213261A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
KR101994720B1 (ko) 반도체 내장기판 및 그 제조 방법
KR101795054B1 (ko) 칩 패키지 부재 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140514

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R150 Certificate of patent or registration of utility model

Ref document number: 5578704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350