CN102194763B - 半导体元件搭载用基板的制造方法 - Google Patents

半导体元件搭载用基板的制造方法 Download PDF

Info

Publication number
CN102194763B
CN102194763B CN201110054138.6A CN201110054138A CN102194763B CN 102194763 B CN102194763 B CN 102194763B CN 201110054138 A CN201110054138 A CN 201110054138A CN 102194763 B CN102194763 B CN 102194763B
Authority
CN
China
Prior art keywords
coating
substrate
metallic plate
semiconductor components
protection mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110054138.6A
Other languages
English (en)
Other versions
CN102194763A (zh
Inventor
中山博贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Da Kun Electric Co., Ltd.
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN102194763A publication Critical patent/CN102194763A/zh
Application granted granted Critical
Publication of CN102194763B publication Critical patent/CN102194763B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明的目的在于提供一种半导体元件搭载用基板及其制造方法，即使在作为半导体元件搭载用基板进行发货时，在其后的半导体装置的组装工序中，也可以防止由搬送等所导致的镀层的损伤。所述半导体元件搭载用基板是一种在金属板(10)两面形成了预定形状的镀层(20、21)的半导体元件搭载用基板(50)，其特征在于：所述镀层包含保护镀层(20)，该保护镀层是在所述金属板表面所形成的凹部(12)内以比该凹部的深度还薄的厚度所形成的。

Description

半导体元件搭载用基板的制造方法
技术领域
本发明涉及一种半导体元件搭载用基板及其制造方法，特别地，涉及一种使用了金属板的半导体元件搭载用基板及其制造方法。
背景技术
现有技术中存在一种熟知的半导体装置制造方法，其包括在由金属构成的引线框(lead frame)材的两面形成镀层的步骤，在背面侧形成耐蚀刻保护膜后，在表面侧以镀层为掩膜实施半蚀刻的步骤，以及搭载半导体元件然后实施导线连接(wire bonding)、树脂密封的步骤(例如，参照下述专利文献1)。在上述半导体装置制造方法中，实施树脂密封后，除去引线框材背面侧的耐蚀刻保护膜，然后实施蚀刻处理，使外部连接端子部突出并独立，制造半导体装置。
另外，在外部连接端子部为树脂突起结构的类似的半导体装置中，首先，使用在金属板的预定位置所形成的凹部以镀层法形成了金属膜的引线框材，在形成金属膜的一侧搭载半导体元件后，对该半导体元件的电极和引线框材凹部所形成的金属膜(镀层)进行导线连接，然后使用树脂对半导体元件以及导线进行密封。之后，通过最后对引线框材的金属板进行蚀刻以将其全部除去的方式，形成被金属膜所覆盖的树脂突起变成了外部连接端子部的半导体装置(参照下述专利文献2)。在该半导体装置所使用的引线框材的外部连接端子部中没有残留金属板，引线框材中形成的金属膜(镀层)残留在外部连接端子部中。
专利文献1：(日本)特开2001-24135号公报
专利文献2：(日本)特开平10-247715号公报
发明内容
本发明想要解决的课题如下：
但是，在上述专利文献1的附图1所记载的结构中，是在引线框材背面侧形成耐蚀刻保护膜并以保护膜覆盖背面侧的状态下，实施从引线框材表面侧的处理(预定深度的蚀刻处理)至半导体装置的树脂密封为止的工序。
在上述方法中，如果由一个厂家一次性地实施从引线框材的处理至半导体装置的制造为止的工序，则没有问题；但是，如果仅将处理后的引线框材作为半导体元件搭载用基板进行发货，然后由其他厂家制造半导体装置，则因为需要在除去耐蚀刻保护膜的状态下发货，所以，存在难以应对那样的事业形态的问题。也就是说，在半导体装置的制造厂家一侧，因为附加除去半导体元件搭载用基板背面所形成的耐蚀刻保护膜的工序会导致制造成本的增加，所以，一般来说，会要求在除去多余的耐蚀刻保护膜的状态下交货。
另一方面，对上述专利文献1记载的结构来说，如果在除去了背面侧的耐蚀刻保护膜的状态下对半导体元件搭载用基板进行交货，则因为背面侧所形成的镀层是从金属板的平面被形成为凸状，所以，在其后的半导体装置的制造工序中，当在多数工序中被依次搬送并处理时，存在背面侧的镀层容易被损伤的问题。尤其是在进行蚀刻处理时，存在蚀刻液从产生的损伤部分发生渗透，进而对由金属板构成的引线框材实施了蚀刻处理的问题。
因此，本发明的目的在于提供一种半导体元件搭载用基板及其制造方法，即使在作为半导体元件搭载用基板进行发货时，在其后的半导体装置的组装工序中，也可以防止由搬送等所导致的镀层的损伤。
用于解决上述课题的手段如下：
为了实现上述目的，第1发明的半导体元件搭载用基板是一种在金属板的两面形成了预定形状的镀层的半导体元件搭载用基板，其特征在于，所述镀层包含在所述金属基板表面所形成的凹部内、以比该凹部的深度还薄的厚度所形成的保护镀层。
另外，本发明的半导体元件搭载用基板是一种在金属板的两面形成了预定形状的镀层的半导体元件搭载用基板，其特征在于，从所述金属板的表面侧对所述金属板的未形成有所述镀层的表面实施了半蚀刻处理，所述半导体元件搭载用基板包含保护镀层，该保护镀层是在所述金属板的背面侧所形成的凹部内、以比该凹部的深度还薄的厚度所形成的。
这样，即使在搬送时，因为金属板的平坦部与搬送部件接触，可以防止镀层和搬送部件的接触，所以，也可以保护镀层，防止损伤。
第2发明是根据第1发明的半导体元件搭载用基板，其特征在于，所述保护镀层被形成在金属板的一面，另一面的没有实施所述金属板的处理的部分上形成了所述镀层。
这样，因为仅在需要保护镀层的面上形成了凹部以及该凹部内的镀层，所以，能够以最小限度的处理实现镀层的保护。
第3发明是根据第2发明的半导体元件搭载用基板，其特征在于，所述另一面是搭载半导体元件的面，所述一面是背面。
这样，因为可以保护在搬送或处理中与导轨或操作台等支撑部件接触较多的半导体元件搭载用基板背面的镀层，所以，可以作为适应半导体装置制造工序的实际情况的半导体元件搭载用基板。
第4发明的半导体元件搭载用基板的制造方法是一种在金属板两面形成了预定形状的镀层的半导体元件搭载用基板的制造方法，其特征在于，包含：保护掩膜形成步骤，在所述金属板两面形成用于形成预定形状的镀层的保护掩膜；蚀刻步骤，在所述金属板的背面，使用蚀刻处理，在从所述金属板的所述保护掩膜露出的部分上形成凹部；第1镀层步骤，在所述凹部内，以比所述凹部的深度还薄的厚度形成镀层；以及，第2镀层步骤，在所述金属板的表面形成镀层。
另外，第4发明的半导体元件搭载用基板的制造方法是一种在金属板两面形成了预定形状的镀层的半导体元件搭载用基板的制造方法，其特征在于，包含：保护掩膜形成步骤，在所述金属板两面形成用于形成所述预定形状的镀层的保护掩膜；蚀刻步骤，在所述金属板的背面，使用蚀刻处理，在从所述金属板的所述保护掩膜露出的部分形成凹部；第1镀层步骤，在所述凹部内，以使该镀层覆盖上述凹部的底面的方式，以比所述凹部的深度还薄的厚度形成镀层；以及，第2镀层步骤，在所述金属板的表面形成镀层。
这样，因为在凹部内形成了比金属板表面还低的镀层，所以，可以制造具有保护凹部内的镀层的结构的半导体元件用基板。
第5发明是根据第4发明的半导体元件搭载用基板的制造方法，其特征在于，所述保护掩膜在所述蚀刻步骤和所述两个镀层步骤中被使用。
这样，因为只形成一次保护掩膜，就可以实施所述蚀刻步骤和所述两个镀层步骤的处理，所以，可以在基本上不增加工序数的前提下，制造具有镀层保护效果的半导体元件搭载用基板。
第6发明是根据第5发明的半导体元件搭载用基板的制造方法，其特征在于，对不搭载半导体元件的背面实施所述蚀刻步骤。
这样，因为可以保护搬送或处理时与支撑部件接触较多的背面的镀层，所以，可以适应制造工序，有效地防止镀层的损伤。
第7发明是根据第6发明的半导体元件搭载用基板的制造方法，其特征在于，同时实施所述第1镀层步骤和所述第2镀层步骤。
这样，因为可以同时对两面进行处理，所以，在表面侧和背面侧所实施的工序基本上没有差别，可以低成本并且短时间地制造半导体元件搭载用基板。
第8发明是根据第7发明的半导体元件搭载用基板的制造方法，其特征在于，还包括：保护掩膜除去步骤，在实施所述第1镀层步骤以及所述第2镀层步骤之后，除去所述保护掩膜；第2保护掩膜形成步骤，形成覆盖搭载半导体元件的表面侧的镀层的保护掩膜、以及、覆盖整个所述背面的保护掩膜；以及，半蚀刻步骤，对所述表面侧实施半蚀刻处理。
这样，因为可以在表面侧形成容易搭载半导体元件并容易实施导线连接的高低面(段差)，所以，半导体元件的搭载功能可以维持现有的水准。
第9发明是根据第8发明的半导体元件搭载用基板的制造方法，其特征在于，覆盖所述表面侧的镀层的所述保护掩膜被形成为覆盖比所述镀层还大的区域。
这样，因为即使在半蚀刻处理时镀层也不会变为“探出去”的状态，所以，可以防止出现毛边或脱落等不良现象的产生。
本发明的效果如下：
根据本发明，在半导体装置的组装工序中，可以防止镀层的损伤。
附图说明
图1是使用了本实施方式的半导体元件搭载用基板30的半导体装置的结构的一个例子的截面图。
图2是本实施方式的半导体元件搭载用基板30的制造方法的一系列工序的例子的示意图。其中，图2(A)是保护掩膜形成工序的一个例子的示意图。图2(B)是蚀刻工序的一个例子的示意图。图2(C)是镀层工序的一个例子的示意图。图2(D)是保护掩膜除去工序的一个例子的示意图。图2(E)是第2保护掩膜形成工序的一个例子的示意图。图2(F)是半蚀刻工序的一个例子的示意图。图2(G)是第2保护掩膜除去工序的一个例子的示意图。
图3是使用本实施方式的半导体元件搭载用基板30所完成的半导体装置的一个例子的示意图。
主要符号说明：
10：金属板；
11、13：表面；
11a：平坦部；
12：凹部；
13a：端子区域；
14：半导体元件搭载区域；
15：端子部；
16：半导体元件搭载部；
20：镀层(保护镀层)；
21：镀层；
30：半导体元件搭载用基板；
40、41、42、43：保护掩膜；
50：半导体元件；
51：半导体元件的电极；
52：半导体元件的下面；
53：半导体元件的电极形成面；
60：导线；
70：密封树脂。
具体实施方式
以下参照附图对本发明的实施方式进行说明。
图1是使用本发明的实施方式的半导体元件搭载用基板30所制造的半导体装置的结构的一个例子的截面图。在图1中，本实施方式的半导体元件搭载用基板30具有金属板10以及镀层20、21。另外，使用本实施方式的半导体元件搭载用基板30所制造的半导体装置除了半导体元件搭载用基板30之外，具有半导体元件50、导线60、以及、密封树脂70。
在本实施方式的半导体元件搭载用基板30中，金属板10是由包含铜、铁等金属材料所构成的基板。金属板10也可以使用具有导电性和适当的机械强度的金属材料所构成的各种各样的金属基板。
金属板10的背面侧具有平坦部11a以及凹部12。另外，表面侧具有端子区域13a以及半导体元件搭载用区域14。这里，需要说明的是，金属板10的厚度可为例如一百μm～数百μm左右。另外，半导体元件搭载区域14的厚度可为例如金属板10的整个厚度(最下部至最上部的厚度)的1/3左右。
这里，表面侧是指在半导体装置制造工序中用于搭载半导体元件50的一侧，其相反侧的、不搭载半导体元件50的、被用作为外部连接端子的一侧称为背面侧。
背面侧的平坦部11a是使用金属板10原来的面。也就是说，是没有被实施任何蚀刻等的处理的平坦面。另外，凹部12是通过蚀刻使平坦部11a腐蚀以将其除去而形成的窒陷部分。在凹部12的内部，也就是在凹部12的底面部上形成了镀层20。镀层20是通过以比凹部12的深度还薄的厚度覆盖凹部12的整个底面而形成的。所以，将半导体元件搭载用基板30放置在搬送单元或处理装置的支撑部件例如导轨或操作台上时，就会成为一种平坦部11a与支撑部件的面相接触而镀层20不与支撑部件的面相接触的状态。因此，可以防止镀层20由于与支撑部件的摩擦而导致的脱落和损伤等。这样，镀层20因为具有可被凹部12所保护的形状，因此，也可以被称为保护镀层20。
这里，需要说明的是，镀层20可以由各种各样的金属材料构成，但是，也可以由适于镍、钯、金等的实装的材料构成。可以单独使用这些材料，也可以使用其中的多种材料。当使用其中的多种材料时，也可以通过层叠各种金属层以构成镀层20。
另外，关于表面侧，端子区域13a是使用金属板10原来的面，半导体元件搭载区域14则是由蚀刻除去了金属板10之后的区域。但是，对于端子区域13a，作为镀层前处理，也可以对其实施微少的蚀刻处理。
半导体元件50是形成了预定的电子电路的所谓的IC(Integrated Circuit：集成电路)。在半导体元件50中形成了用于向电子电路进行电信号以及电力的输入和输出的电极51。在半导体元件50中，一般来说，不形成电极51的下面52为下侧，形成了电极51的电极形成面53为上侧，并介由芯片连接(die bonding)材被搭载在半导体元件搭载用基板30上。然后，使用导线60采用导线连接(wire bonding)的方式，将半导体元件50的电极51连接至半导体元件搭载用基板30的端子区域13处所形成的镀层21，这样，半导体元件50的电子电路就被电连接至端子区域13a。因为用于连接电极51和镀层21的导线60越短越好，所以，为了使电极51和镀层21的高度接近，将半导体元件搭载区域41构成为对金属板10的表面侧进行了蚀刻的洼面。
另外，因为端子区域13a是连接导线60的面，所以，为了进行可靠的连接，最好是尽可能平坦的面。所以，将金属板10的表面的、没有被实施处理的平坦的部分作为端子区域。但是，对于端子区域13a，作为镀层前处理，也可以对其实施微少的蚀刻处理。
在端子区域13a的表面，为了容易地进行导线连接，形成了镀层21。与镀层20同样，镀层21也可以使用各种各样的金属材料。例如，根据实际用途，可以使用适于镍、钯、金等的实装的金属材料。
这样，在通过实装半导体元件50以制造半导体装置的工序中，本实施方式的半导体元件搭载用基板30被构成为可以防止半导体元件搭载用基板30背面侧的镀层20的损伤，同时，在表面侧，镀层21上还可以进行可靠的导线连接。
下面，参照图2对本实施方式的半导体元件搭载用基板30的制造方法进行说明。图2是本实施方式的半导体元件搭载用基板30的制造方法的一系列工序的例子的示意图。这里，需要说明的是，在图2中，与图1中所说明的构成要素相同的构成要素被赋予了与图1相同的符号，并省略对其进行说明。
图2(A)是保护掩膜形成工序的一个例子的示意图。在保护掩膜形成工序中，在金属板10的两面，由保护膜(resist)形成掩膜40、41。关于保护膜，只要可以实现作为掩膜40、41的功能，可以使用包含涂敷型的各种各样的保护膜，例如，可以使用干膜(DRY FILM RESIST)。此时，可将干膜贴敷(层压)在金属板10的表面11、13上，使用玻璃掩膜进行曝光，然后进行曝光后的显影以形成预定的图案(pattem)，通过这样的方式，就可以形成保护掩膜40、41。保护膜图案被形成为，对于金属板10背面侧的表面11来说，使形成凹部12的部分暴露，而对于金属板10表面侧的表面13来说，使形成镀层的部分暴露。
这里，如在图1中所说明的那样，表面侧是指在半导体装置制造工序中用于搭载半导体元件50的面，背面侧是指不搭载半导体元件50的面。
这里，需要说明的是，关于保护膜，也可以使其为在蚀刻处理和镀层处理这两个处理中均可被使用的保护膜。在本实施方式的半导体元件搭载用基板的制造方法中，在背面侧，实施蚀刻处理后，对实施了蚀刻处理的部分继续进行镀层处理，此时，可以使用相同的保护膜。
另外，在表面侧，因为可以使用与背面侧相同的保护膜，所以，能够以完全相同的工序进行表面侧和背面侧的保护掩膜的形成，因此，可以简化用于形成整个保护掩膜的工序。
这里，需要说明的是，如果是在蚀刻处理和镀层处理这两个处理中均可被使用的保护膜，则该保护膜可以使用干膜、涂敷型保护膜等各种各样的保护膜。
图2(B)是蚀刻工序的一个例子的示意图。在蚀刻工序中，对金属板10的背面侧实施蚀刻处理，在没有被保护掩膜40所覆盖的金属板10的暴露面上形成凹部12。这里，需要说明的是，凹部12被形成为比之后的镀层工序中所形成的镀层20的厚度还深的深度。这样，即使在凹部12的底部表面上形成镀层20，镀层20在搬送时也不会与导轨或装置等接触，也就是说，只是金属板10的表面11与其发生接触，因此，可以保护镀层20。
凹部12的深度与镀层20的厚度之间的关系可相对地进行确定。一般来说，在镀层工序中，镀层20的厚度具体被镀成多少μm，可以预先设定。之后，通过使用电流密度、时间、镀液浓度等参数进行控制，就可以使镀层20的厚度变为预定的厚度。这样，因为镀层20的厚度具体被镀成多少μm是由预先的工序所确定的，所以，可以确定凹部12的深度以使其比预定的镀层20的厚度还深。这里，需要说明的是，镀层20的厚度也可以根据实际用途和目的进行确定，例如，可以形成厚度大约为2～5μm的镀层20。
另外，关于将凹部12设定为比镀层20的厚度深多少的事项，也可以根据实际用途和目的进行各种各样的设定。但是，如果设定为比镀层20的厚度深很多，则需要很长的多余蚀刻处理时间，所以，可以仅使凹部12的深度比镀层20的厚度深一点。例如，可以使凹部12的深度比镀层20的厚度深2μm左右。
关于蚀刻处理，可以使用各种各样的蚀刻方法，例如，可以实施湿式喷蚀处理。另外，尽管成本会变高，也可以采用干式蚀刻来实施蚀刻处理。
图2(C)是镀层工序的一个例子的示意图。在镀层工序中，在保护掩膜40、41的暴露部分采用镀层法形成镀层20、21。在金属板10的表面侧，在没有实施任何处理的平坦面23上形成镀层21，而在背面侧，则在凹部12的底面的表面上形成镀层20。
如果形成的镀层20、21在表面侧和背面侧是相同的镀层20、21，则可以同时对表面侧和背面侧进行镀层处理。镀层处理例如可以通过湿式电镀来实施。在进行电镀时，如上所述，可以使用电流密度、电镀时间、镀液浓度等来控制所要形成的镀层20、21的厚度。
另外，在背面侧和表面侧，也可以形成具有不同结构的镀层20、21。例如，可以对背面侧进行掩蔽，在表面侧形成适于导线连接的镀层21。另外，相反地，也可以对表面层侧进行掩蔽，在背面侧形成适于焊接连接的镀层20。这样，即使在客户对表面侧和背面侧有特别要求的情况下，通过分别对所要求的面进行镀层处理，也可以精细地进行应对。
图2(D)是保护掩膜除去工序的一个例子的示意图。在保护掩膜除去工序中，背面侧和表面侧双方的保护掩膜40、41都被除去。这里，需要说明的是，关于保护掩膜40、41的除去，例如，如果保护膜是干膜，则可以实施保护膜的剥离，如果保护膜是涂敷型保护膜，则可以通过溶解来除去保护膜。
图2(E)是第2保护掩膜形成工序的一个例子的示意图。在第2保护掩膜形成工序中，形成保护掩膜42、43以覆盖金属板10的整个背面侧以及表面侧的镀层21。在背面侧，包括形成了镀层20的凹部12以及金属板10表面本身的端子区域11，都被保护掩膜42所覆盖。
另外，在表面侧，形成保护掩膜43以覆盖形成了镀层21的区域。此时，保护掩膜43可被形成为覆盖比镀层21还大的区域。在表面侧形成覆盖比镀层21的区域还大的区域的保护掩膜43的目的在于，在之后的蚀刻处理中，镀层21下面的金属板10不会被实施蚀刻处理。镀层21下面的金属板10如果被蚀刻，则镀层21就会变为“探出去”的状态，该部分可能会导致产生毛边、脱落等不良现象，所以，为了防止该不良现象的发生，可以使金属板10残留在比镀层21的区域还大的区域内。另外，尽管也可以考虑使金属板10残留在与镀层21相同的区域内，但是，这样的处理较难，也就是说，使金属板10残留在比镀层21的区域稍大的区域内的处理比较容易实施。
这里，需要说明的是，在第2保护掩膜形成工序中，关于保护膜，可以层压干膜，也可以使用其他的保护膜。
根据该工序，不论是半导体元件搭载面还是端子区域11a，都能够可靠地使金属板10的没有被处理的部分残留下来，这样，就可以使用适于导线连接的平坦面。
图2(F)是半蚀刻工序的一个例子的示意图。在半蚀刻工序中，从金属板10的表面侧开始进行半蚀刻处理。通过实施半蚀刻工序，从金属板10的表面侧开始，对于没有形成镀层21的表面13，将其蚀刻至预定的深度。在半蚀刻工序中，因为蚀刻处理在中途停止，所以端子部不会彼此分离和独立，这样，就可以形成端子部为全部连接在一起的状态的导体元件搭载用基板30。通过实施半蚀刻工序，被实施了半蚀刻处理的部分成为半导体搭载区域14，而未被实施半蚀刻处理的部分则成为端子区域13a。
半蚀刻处理的深度例如可为金属板10的2/3左右。例如，如果金属板10为100～200μm，则可将其蚀刻至60～140μm左右的深度。
这里，需要说明的是，因为整个背面侧都被保护掩膜42所覆盖，所以，除了湿式喷蚀之外，还可以采用其他的浸渍式湿式蚀刻。另外，根据实际需要也可以使用干式蚀刻，这与图2(B)所述的蚀刻工序相同。
图2(G)是第2保护掩膜除去工序的一个例子的示意图。在第2保护掩膜除去工序中，金属板10的背面侧和表面侧的第2保护掩膜42、43都被除去。之后，在金属板10的表面11、12、13、14上不形成任何保护掩膜42、43，这样，就形成了能够以此状态进行发货的半导体元件搭载用基板30。
如图2(G)所示，在由上述制造方法所制造的半导体元件搭载用基板30中，因为背面侧的镀层20被形成在金属板10的凹部12中，所以，在后续的工序中，金属板10的平坦部在搬送时与导轨等接触，这样，就可以防止镀层20与其发生接触。
这里，需要说明的是，图2(G)所示的半导体元件搭载用基板30发货后被半导体装置制造厂家使用时，如图1所示，在半导体元件搭载区域14上搭载半导体元件50，然后，使用导线进行导线连接，之后，使用密封树脂70进行树脂密封。
图3是使用本实施方式的半导体元件搭载用基板30在半导体制造工序的后续工序中所完成的半导体装置的一个例子的示意图。
使用了本实施方式的半导体元件搭载用基板30的半导体装置在半导体元件搭载部16与端子部15分离这点上与图1所示的半导体装置不同。图3可被认为是后续工序中的图1之后的工序。在变为图1所示的状态之后，将背面侧的镀层20作为掩膜，实施金属板10的背面的蚀刻处理。这样，端子部15与半导体元件部16分离，形成一作为半导体封装体(package)的集合体的半导体装置。之后，通过对每个半导体封装体进行切断和分割，形成一个一个的半导体装置。
[实施例]
对通过实施图2所示的半导体制造方法而制造的本实施方式的半导体装置进行说明。这里，需要说明的是，与至此的说明相对应的构成要素被赋予相同的参照符号，并省略对其进行说明。
作为金属板10，准备一板厚为0.125mm的铜材。首先，在保护掩膜形成工序中，在金属板10的两面层压厚度为20μm的干膜。关于干膜，使用了在镀层处理和蚀刻处理这两个处理中均可被使用的、市场上所出售的一般的商品。
之后，使用为表面侧和背面侧所准备的、形成了预定图案的玻璃掩膜进行曝光.显影，如图2(A)所示，在金属板10的两面形成保护掩膜40、41。
在蚀刻工序中，如图2(B)所示，通过仅在背面侧实施蚀刻处理，在金属板10上形成凹部12。关于蚀刻处理，是通过在背面侧喷射可溶解铜材的蚀刻液来实施的。另外，凹部的深度被设定为比之后所形成的镀层20的厚度大2μm左右的值。
在镀层工序中，如图(C)所示，在金属板10的背面侧和表面侧依次实施镀镍、镀钯、以及、镀金处理，形成总厚度为2.15μm的层叠金属镀层20、21。在此阶段，背面侧的镀层21被形成为在金属板10的凹部12的内部覆盖凹部12的底面。
在保护掩膜除去工序中，如图2(D)所示，对干膜的保护掩膜40、41进行剥离去除。
在第2保护掩膜形成工序中，首先，在金属板10的两面再次层压干膜。之后，对于表面侧，使用玻璃掩膜进行曝光，经过显影后，如图2(E)所示，形成比镀层21的区域稍大的、包含了镀层21的保护掩膜43。对于背面侧，则形成覆盖其整面的保护掩膜42。
在半蚀刻工序中，如图2(F)所示，实施半蚀刻处理，形成自金属板表面侧的表面13的、深度约为85μm的深挖的洼部。被实施了半蚀刻的部分成为半导体元件搭载用区域。
在第2保护掩膜除去工序中，如图2(G)所示，背面侧和表面侧的保护膜42、43被剥离去除。在本工序中，形成了本实施方式的半导体搭载用基板30。
在这样所得到的半导体元件搭载用基板30上，采用与现有技术相同的工序搭载半导体元件50，并实施基于导线60的连接，将半导体元件50的电极51连接至端子区域13a上所形成的镀层21。然后，通过使用树脂70进行树脂密封，结束制造工序，得到图1所示的状态。之后，通过观察金属板10背面侧的镀层20是否发生损伤可知，其没有发生任何损伤。
因此，根据本实施方式的半导体元件搭载用基板30及其制造方法可知，即使在后续的被制成半导体装置的工序中，金属板10的背面侧所形成的镀层20也不发生损伤，也就是说，本实施方式的半导体元件搭载用基板30具有可以保护镀层20的结构。
以上对本发明的具体实施例进行了说明，但是，本发明并不局限于上述具体实施例，只要不脱离权利要求书的范围，亦可采用其他变化形式代替，但那些变化形式仍属于本发明所涉及的范围。
本申请主张2010年3月9日申请的日本专利申请2010-052273号的优先权，并在本文中引用了该专利申请的全部内容。
工业实用性
本发明可以在半导体封装体等半导体装置中所使用的引线框等的半导体元件搭载用基板中使用。

Claims (6)

1.一种在金属板两面形成了预定形状的镀层的半导体元件搭载用基板的制造方法，其特征在于，包含：
保护掩膜形成步骤，在所述金属板两面形成用于形成所述预定形状的镀层的保护掩膜；
蚀刻步骤，在所述金属板的背面，使用蚀刻处理，在从所述金属板的所述保护掩膜露出的部分形成凹部；
第1镀层步骤，在所述凹部内，以使该镀层覆盖上述凹部的底面的方式，以比所述凹部的深度还薄的厚度形成镀层；以及，
第2镀层步骤，在所述金属板的表面形成镀层。
2.根据权利要求1所述的半导体元件搭载用基板的制造方法，其特征在于：
所述保护掩膜在所述蚀刻步骤和所述两个镀层步骤中被使用。
3.根据权利要求2所述的半导体元件搭载用基板的制造方法，其特征在于：
对不搭载半导体元件的所述背面实施所述蚀刻步骤。
4.根据权利要求3所述的半导体元件搭载用基板的制造方法，其特征在于：
同时实施所述第1镀层步骤和所述第2镀层步骤。
5.根据权利要求4所述的半导体元件搭载用基板的制造方法，其特征在于，还包括：
保护掩膜除去步骤，在实施所述第1镀层步骤以及所述第2镀层步骤之后，除去所述保护掩膜；
第2保护掩膜形成步骤，形成覆盖搭载半导体元件表面侧的镀层的保护掩膜、以及、覆盖整个所述背面的保护掩膜；以及，
半蚀刻步骤，对所述表面侧实施半蚀刻处理。
6.根据权利要求5所述的半导体元件搭载用基板的制造方法，其特征在于：
覆盖所述表面侧的镀层的所述保护掩膜被形成为覆盖比所述镀层的区域还大的区域。
CN201110054138.6A 2010-03-09 2011-03-04 半导体元件搭载用基板的制造方法 Expired - Fee Related CN102194763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010052273A JP5578704B2 (ja) 2010-03-09 2010-03-09 半導体素子搭載用基板及びその製造方法
JP2010-052273 2010-03-09

Publications (2)

Publication Number Publication Date
CN102194763A CN102194763A (zh) 2011-09-21
CN102194763B true CN102194763B (zh) 2015-09-23

Family

ID=44602584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110054138.6A Expired - Fee Related CN102194763B (zh) 2010-03-09 2011-03-04 半导体元件搭载用基板的制造方法

Country Status (4)

Country Link
JP (1) JP5578704B2 (zh)
KR (1) KR101307030B1 (zh)
CN (1) CN102194763B (zh)
TW (1) TWI500122B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427839B (zh) * 2010-12-03 2014-02-21 Ind Tech Res Inst 薄膜圖案的沉積裝置與方法
WO2013114985A1 (ja) * 2012-02-01 2013-08-08 株式会社パイオラックスメディカルデバイス ガイドワイヤ
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP2014027266A (ja) * 2012-06-20 2014-02-06 Asahi Kasei Electronics Co Ltd 半導体パッケージおよびその製造方法
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP6539928B2 (ja) * 2015-12-14 2019-07-10 大口マテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6792106B2 (ja) * 2017-03-30 2020-11-25 スピードファム株式会社 ワークキャリア及びワークキャリアの製造方法
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP7408886B2 (ja) 2020-03-31 2024-01-09 長華科技股▲ふん▼有限公司 半導体素子搭載用基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286260A (ja) * 1986-06-04 1987-12-12 Oki Electric Ind Co Ltd 半導体装置の基板接続構造
JPH10242367A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd 半導体装置およびその製造方法
JP4030200B2 (ja) * 1998-09-17 2008-01-09 株式会社ルネサステクノロジ 半導体パッケージおよびその製造方法
JP3569642B2 (ja) * 1999-03-10 2004-09-22 新光電気工業株式会社 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP3621869B2 (ja) * 2000-06-15 2005-02-16 新光電気工業株式会社 半導体装置及びその製造方法
KR101095527B1 (ko) * 2009-11-04 2011-12-19 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법

Also Published As

Publication number Publication date
TWI500122B (zh) 2015-09-11
KR101307030B1 (ko) 2013-09-11
CN102194763A (zh) 2011-09-21
JP5578704B2 (ja) 2014-08-27
TW201145476A (en) 2011-12-16
KR20110102181A (ko) 2011-09-16
JP2011187742A (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
CN102194763B (zh) 半导体元件搭载用基板的制造方法
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
JPS6231819B2 (zh)
CN100514616C (zh) 内埋式芯片封装制程及具有内埋芯片的电路基板
US9236364B2 (en) Package carrier and manufacturing method thereof
US20120126423A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2019176034A (ja) 半導体装置および半導体装置の製造方法
US20050218491A1 (en) Circuit component module and method of manufacturing the same
US9123553B2 (en) Method and system for bonding 3D semiconductor device
KR20040107359A (ko) 반도체 장치의 제조 방법
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
JP2005317901A (ja) 回路部品モジュールおよびその製造方法
CN101990791B (zh) 印刷电路板及其制造方法
CN213150760U (zh) 一种电路板及封装体
KR101098994B1 (ko) 무기판 반도체 칩 패키지 제조 방법 및 이를 이용하여 제조된 무기판 반도체 칩 패키지
CN109950017B (zh) 电子部件以及电子部件的制造方法
KR100192845B1 (ko) 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지
TW200529383A (en) Electrode package for semiconductor device
JPH06232317A (ja) 多端子電子部品とその製造方法
JP2017117995A (ja) 電子装置
JP2017022267A (ja) リードフレームの製造方法
JP2017050395A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2884021B2 (ja) 電子部品搭載用基板の製造方法
JP2819321B2 (ja) 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法
CN114883200A (zh) 封装基板的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: YOULI MATERIAL CO., LTD.

Free format text: FORMER OWNER: SUMITOMO METAL MINING CO., LTD.

Effective date: 20131129

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20131129

Address after: Tokyo, Japan

Applicant after: SUMITOMO METAL MINING CO.

Address before: Tokyo, Japan

Applicant before: Sumitomo Metal Mining Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180712

Address after: Japan Kagoshima

Patentee after: Da Kun Electric Co., Ltd.

Address before: Tokyo, Japan

Patentee before: SUMITOMO METAL MINING CO.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150923

Termination date: 20180304