JP2819321B2 - 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 - Google Patents
電子部品搭載用基板及びこの電子部品搭載用基板の製造方法Info
- Publication number
- JP2819321B2 JP2819321B2 JP1283666A JP28366689A JP2819321B2 JP 2819321 B2 JP2819321 B2 JP 2819321B2 JP 1283666 A JP1283666 A JP 1283666A JP 28366689 A JP28366689 A JP 28366689A JP 2819321 B2 JP2819321 B2 JP 2819321B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component mounting
- mounting portion
- connection terminal
- soluble film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
続することができ、電子部品を搭載して電子部品搭載装
置とした場合に全体の厚みを薄くすることができる電子
部品搭載用基板に関し、また請求項2及び請求項3記載
の発明は、このような電子部品搭載用基板を容易に提供
するための製造方法に関する。
ードフレームの両面に設けられた基材層と、この基材層
の表面或いは内部に形成され、前記リードフレームと電
気的に接続された導体回路とからなる電子部品搭載用基
板としては、第7図及び第8図に示すような構造のもの
が一般的に知られている。そして、このような電子部品
搭載用基板(100)は、次のような工程を経て製造され
ている。
属板にエッチングを施すことによって所望形状のリード
フレーム(110)を形成する。
(110)の外部接続端子となる部分の両面に引き剥しシ
ート(119)を貼着した後、リードフレーム(110)の両
面にプリプレグからなる基材層(111)を形成し、この
基材層(111)の両面に銅箔(120)を貼着する。
びリードフレーム(110)を貫通する貫通孔を形成した
後、銅箔(120)をエッチングすることによって導体回
路となる各パターンを形成し、メッキ(116)を施すこ
とによって電子部品搭載部(113)及び電子部品接続端
子(114)を含めた導体回路(112)、及びスルーホール
(121)を形成する。
で示すように基材層(111)に切り込みを入れ、引き剥
しシート(119)とともにリードフレーム(110)の外部
接続端子となる部分を覆っている基材層(111)を剥離
除去することにより、第9図(d)に示すような電子部
品搭載用基板(100)が得られる。
に電子部品を搭載する場合には、第7図及び第8図に示
すように、電子部品搭載部(113)に電子部品(A)を
ダイボンディングし、電子部品(A)の接続端子と電子
部品搭載用基板(100)の電子部品接続端子(114)とを
ワイヤーボンディングするようになっている。
板(100)には、以下に示すような課題があった。
い多機能の電子部品(A)が搭載されるようになってき
ているが、ワイヤーボンディングによって電子部品
(A)が電気的に接続される従来の電子部品搭載用基板
(100)にあっては、接続端子が増加することによって
ワイヤーボンディング工程に多大なる時間が必要とな
り、電子部品(A)の多ピン化に対応することが困難で
あった。
板(100)が内蔵される各種電子機器にあっては、ます
ます軽薄短小化の傾向にあり、当然内蔵される電子部品
搭載用基板(100)においてもより一層の軽薄短小化
(特に薄型化)が望まれているが、従来の電子部品搭載
用基板(100)にあっては電子部品(A)が電子部品搭
載用基板(100)上に突出した状態で搭載されるように
なっており、薄型化が困難であった。
されたものであり、その目的は、電子部品の多ピン化に
容易に対応することができ、薄型化が容易な電子部品搭
載用基板を簡単な構成により提供することにある。
記載の発明に係る電子部品搭載用基板を容易に製造する
ことができる製造方法を提供することにある。
発明の採った手段は、第1図〜第6図に示すように、 『外部接続端子となるリードフレーム(10)と、この
リードフレーム(10)の両面に設けられた基材層(11)
と、この基材層(11)の表面或いは内部に形成され、前
記リードフレーム(10)と電気的に接続された導体回路
(12)とからなる電子部品搭載用基板であって、 前記基材層(11)に凹状の電子部品搭載部(13)を形
成するとともに、この電子部品搭載部(13)に、電子部
品(A)の接続端子が一括接続される電子部品接続端子
(14)を形成したことを特徴とする電子部品搭載用基板
(1)』 である。
るために請求項2記載の発明の採った手段は、第3図に
示すように、 『基材層(11)に凹状の電子部品搭載部(13)が形成
されるとともに、この電子部品搭載部(13)に、電子部
品(A)の接続端子が一括接続される電子部品接続端子
(14)が形成される電子部品搭載用基板(1)の製造方
法であって、次の各工程を含むことを特徴とする電子部
品搭載用基板(1)の製造方法。
5)を形成する工程、 (b)可溶性フィルム層(15)の表面に導体回路(12)
を形成する工程、 (c)基材層(11)の可溶性フィルム層(15)が形成さ
れていないもう一方の面に底部が可溶性フィルム層(1
5)に達する凹状の電子部品搭載部(13)を形成する工
程、 (d)電子部品搭載部(13)の底部の可溶性フィルム層
(15)を溶解除去し、導体回路(12)の一部を露出させ
る工程、 (e)電子部品搭載部(13)の底部に露出する導体回路
(12)にメッキ(16)を施し、電子部品接続端子(14)
を形成する工程。』 である。
するために請求項3記載の発明の採った手段は、第6図
に示すように、 『基材層(11)に凹状の電子部品搭載部(13)が形成
されるとともに、この電子部品搭載部(13)に、電子部
品(A)の接続端子が一括接続される電子部品接続端子
(14)が形成される電子部品搭載用基板(1)の製造方
法であって、次の各工程を含むことを特徴とする電子部
品搭載用基板(1)の製造方法。
4)が電気的に接続される部分を含む導体回路(12)を
形成する工程、 (b)基材層(11)のもう一方の面に凹状の電子部品搭
載部(13)を形成する工程、 (c)電子部品搭載部(13)の底部に導体回路(12)に
達する接続穴(17)を形成する工程、 (d)接続穴(17)にハンダ(18)を充填するととも
に、このハンダ(18)を電子部品搭載部(13)の底部に
突出させ、電子部品接続端子(14)を形成する工程。』 である。
より、以下に示すような作用がある。
子部品(A)の接続作業が単純化されるようになってい
る。また、電子部品搭載部(13)が凹状に形成されてい
るため、搭載した電子部品(A)が電子部品搭載用基板
(1)から突出しないようになっている。
な手段を採ることにより、以下に示すような作用があ
る。
の底部にインナーリード状の電子部品接続端子(14)が
形成されるようになっており、また請求項3記載の発明
にあっては電子部品搭載部(13)の底部にバンプ状の電
子部品接続端子(14)が形成されるようになっている。
特に請求項3記載の発明にあっては、電子部品接続端子
(14)が片持ち張り状とならないため、電子部品(A)
の接続がより確実になされる電子部品搭載用基板(1)
を提供することができるようになっている。
属板にエッチングを施すことによって所望形状のリード
フレーム(10)を形成した。
(10)の外部接続端子となる部分の両面に引き剥しシー
ト(19)を貼着した後、リードフレーム(10)の両面に
プリプレグからなる基材層(11)を形成し、この基材層
(11)の一方の面に可溶性フィルム層(15)を形成し
た。また、この可溶性フィルム層(15)の裏面及び可溶
性フィルム層(15)が形成されなかった基材層(11)の
もう一方の面に銅箔(20)を貼着した。
(15)、基材層(11)及び銅箔(20)を貫通する貫通孔
を形成した後、銅箔(20)をエッチングすることによっ
て導体回路となる各パターンを形成し、メッキ(16)を
施すことによって導体回路(12)及びスルーホール(2
1)を形成した。なお、この工程において、電子部品接
続端子(14)となる導体回路(12)には特にメッキを施
す必要はない。
溶性フィルム層(15)が形成されなかったもう一方の面
に、底部が可溶性フィルム層(15)に達する凹状の電子
部品搭載部(13)をザグリ加工によって形成した。
(13)の底部に露出している可溶性フィルム層(15)を
溶解除去し、導体回路(12)の一部を電子部品搭載部
(13)の底部に露出させた。
(13)の底部に露出した導体回路(12)にメッキ(16)
を施すことにより、インナーリード状の電子部品接続端
子(14)を形成した。
で示すように可溶性フィルム層(15)及び基材層(11)
に切り込みを入れ、引き剥しシート(19)とともにリー
ドフレーム(10)の外部接続端子となる部分を覆ってい
る可溶性フィルム層(15)及び基材層(11)を剥離除去
することにより、第3図(g)に示すような電子部品搭
載用基板(1)が得られた。
て、請求項1記載の発明に係る電子部品搭載用基板
(1)が得られた。
第1図及び第2図に示すように電子部品(A)を搭載す
る場合には、電子部品搭載用基板(1)の電子部品接続
端子(14)と電子部品(A)の接続端子(ハンダバンプ
(B)とを一対一で接合させた状態で、ハンダバンプ
(B)を溶解させるだけの簡単な作業で、電子部品搭載
用基板(1)の電子部品接続端子(14)と電子部品
(A)の接続端子を容易に一括接続することができるよ
うになっている。なお、ハンダバンプ(B)を有しない
電子部品(A)を搭載する場合には、電子部品接続端子
(14)にハンダバンプを設けておくようにしてもよい。
した場合、電子部品(A)は電子部品搭載用基板(1)
の凹状の電子部品搭載部(13)に収納されて電子部品搭
載用基板(1)より突出することがなく、電子部品搭載
装置の厚みを薄くすることができるようになっている。
属板にエッチングを施すことによって所望形状のリード
フレーム(10)を形成した。
(10)の外部接続端子となる部分の両面に引き剥しシー
ト(19)を貼着した後、リードフレーム(10)の両面に
プリプレグからなる基材層(11)を形成し、この基材層
(11)の一方の面に可溶性フィルム層(15)を形成し
た。また、この可溶性フィルム層(15)の裏面及び可溶
性フィルム層(15)が形成されなかった基材層(11)の
もう一方の面に銅箔(20)を貼着した。
(15)、基材層(11)及び銅箔(20)を貫通する貫通孔
を形成した後、銅箔(20)をエッチングすることによっ
て導体回路となる各パターンを形成し、メッキ(16)を
施すことによって導体回路(12)及びスルーホール(2
1)を形成した。なお、この工程において、電子部品接
続端子(14)となる導体回路(12)には特にメッキを施
す必要はない。
溶性フィルム層(15)が形成されなかったもう一方の面
に、底部が可溶性フィルム層(15)に達する凹状の電子
部品搭載部(13)をザグリ加工によって形成した。ま
た、電子部品搭載部(13)の底部に露出している可溶性
フィルム層(15)に導体回路(12)に達する接続穴(1
7)を可溶性フィルム層(15)を溶解することによっ
て、或いはドリル加工によって形成した。なお、接続穴
(17)をドリル加工によって形成する場合には、可溶性
フィルム層(15)は特に必要とされない。
ンダ(18)を充填するとともに、このハンダ(18)を電
子部品搭載部(13)の底部に突出させ、バンプ状の電子
部品接続端子(14)を形成した。
で示すように可溶性フィルム層(15)及び基材層(11)
に切り込みを入れ、引き剥しシート(19)とともにリー
ドフレーム(10)の外部接続端子となる部分を覆ってい
る可溶性フィルム層(15)及び基材層(11)を剥離除去
することにより、第6図(f)に示すような電子部品搭
載用基板(1)が得られた。
て、請求項1記載の発明に係る電子部品搭載用基板
(1)が得られた。
第4図及び第5図に示すように電子部品(A)を搭載す
る場合には、電子部品搭載用基板(1)のハンダ(18)
からなるバンプ状の電子部品接続端子(14)と電子部品
(A)の接続端子とを一対一で接合させた状態で、ハン
ダ(18)を溶解させるだけの簡単な作業で、電子部品搭
載用基板(1)の電子部品接続端子(14)と電子部品
(A)の接続端子を容易に一括接続することができるよ
うになっている。特に、この製造方法によれば、従来の
フィンガーリードタイプのTABと異なり、電子部品接続
端子(14)が片持ち張り状とならないため、電子部品
(A)を搭載する際に電子部品接続端子(14)が変形し
たりすることがなく、より確実に電子部品(A)の電気
的接続を行なうことができる。
した場合、電子部品(A)は電子部品搭載用基板(1)
の凹状の電子部品搭載部(13)に収納されて電子部品搭
載用基板(1)より突出することがなく、電子部品搭載
装置の厚みを薄くすることができるようになっている。
用基板にあっては、電子部品接続端子と電子部品の接続
端子が一括接続されるようになっているため、電子部品
接続端子と電子部品の接続端子との間にボンディングワ
イヤーを1本1本架け渡すことによって電子部品を接続
する従来の電子部品搭載用基板に比し、電子部品の接続
作業を単純化することができる。すなわち、電子部品の
接続端子が増えても電子部品の接続作業がさほど面倒に
ならず、電子部品の多ピン化に容易に対応することがで
きる。また、電子部品搭載部が凹状に形成されているた
め、電子部品が電子部品搭載用基板から突出することが
なく、効率良く電子部品搭載基板の薄型化を図ることが
できる。
品搭載用基板の製造方法にあっては、凹状の電子部品搭
載部の底部にインナーリード状或いはバンプ状の電子部
品接続端子を形成することにより、請求項1記載の発明
に係る電子部品搭載用基板を容易に製造することができ
る。特に請求項3記載の発明に係る製造方法にあって
は、できあがる電子部品搭載用基板の電子部品接続端子
が片持ち張り状とならないため、電子部品の接続がより
確実になされる電子部品搭載用基板を提供することがで
きる。
を示す断面図、第2図は第1図の電子部品搭載用基板を
示す平面図、第3図(a)〜(g)は請求項2記載の発
明に係る電子部品搭載用基板の製造方法を順を追って示
す断面図、第4図は請求項1記載の発明に係る別の電子
部品搭載用基板を示す断面図、第5図は第4図の電子部
品搭載用基板を示す平面図、第6図(a)〜(f)は請
求項3記載の発明に係る電子部品搭載用基板の製造方法
を順を追って示す断面図、第7図は従来の電子部品搭載
用基板を示す断面図、第8図は第7図の電子部品搭載用
基板を示す平面図、第9図(a)〜(d)は第7図の電
子部品搭載用基板の製造方法を順を追って示す断面図で
ある。 符号の説明 1……電子部品搭載用基板、10……リードフレーム、11
……基材層、12……導体回路、13……電子部品搭載部、
14……電子部品接続端子、15……可溶性フィルム層、16
……メッキ、17……接続穴、18……ハンダ、19……引き
剥しシート、20……銅箔、21……スルーホール。
Claims (3)
- 【請求項1】外部接続端子となるリードフレームと、こ
のリードフレームの両面に設けられた基材層と、この基
材層の表面或いは内部に形成され、前記リードフレーム
と電気的に接続された導体回路とからなる電子部品搭載
用基板であって、 前記基材層に凹状の電子部品搭載部を形成するととも
に、この電子部品搭載部に、電子部品の接続端子が一括
接続される電子部品接続端子を形成したことを特徴とす
る電子部品搭載用基板。 - 【請求項2】基材層に凹状の電子部品搭載部が形成され
るとともに、この電子部品搭載部に、電子部品の接続端
子が一括接続される電子部品接続端子が形成される電子
部品搭載用基板の製造方法であって、次の各工程を含む
ことを特徴とする電子部品搭載用基板の製造方法。 (a)基材層の一方の面に、可溶性フィルム層を形成す
る工程、 (b)可溶性フィルム層の表面に、導体回路を形成する
工程、 (c)基材層の可溶性フィルム層が形成されていないも
う一方の面に、底部が可溶性フィルム層に達する凹状の
電子部品搭載部を形成する工程、 (d)電子部品搭載部の底部の可溶性フィルム層を溶解
除去し、導体回路の一部を露出させる工程、 (e)電子部品搭載部の底部に露出する導体回路にメッ
キを施し、電子部品接続端子を形成する工程。 - 【請求項3】基材層に凹状の電子部品搭載部が形成され
るとともに、この電子部品搭載部に、電子部品の接続端
子が一括接続される電子部品接続端子が形成される電子
部品搭載用基板の製造方法であって、次の各工程を含む
ことを特徴とする電子部品搭載用基板の製造方法。 (a)基材層の一方の面に、電子部品接続端子が電気的
に接続される部分を含む導体回路を形成する工程、 (b)基材層のもう一方の面に、凹状の電子部品搭載部
を形成する工程、 (c)電子部品搭載部の底部に導体回路に達する接続穴
を形成する工程、 (d)接続穴にハンダを充填するとともに、このハンダ
を電子部品搭載部の底部に突出させ、電子部品接続端子
を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1283666A JP2819321B2 (ja) | 1989-10-30 | 1989-10-30 | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1283666A JP2819321B2 (ja) | 1989-10-30 | 1989-10-30 | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03145147A JPH03145147A (ja) | 1991-06-20 |
JP2819321B2 true JP2819321B2 (ja) | 1998-10-30 |
Family
ID=17668487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1283666A Expired - Lifetime JP2819321B2 (ja) | 1989-10-30 | 1989-10-30 | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2819321B2 (ja) |
-
1989
- 1989-10-30 JP JP1283666A patent/JP2819321B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03145147A (ja) | 1991-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7670962B2 (en) | Substrate having stiffener fabrication method | |
US7923367B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
JP3007833B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
EP0536418A1 (en) | Semiconductor device and manufacturing method therefor | |
JP2000138313A (ja) | 半導体装置及びその製造方法 | |
US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
JP2007201175A (ja) | 半導体装置およびそれを備えた電子機器、およびそれに用いる半導体装置用基板の製造方法 | |
JP2005244033A (ja) | 電極パッケージ及び半導体装置 | |
JPH0697237A (ja) | 半導体装置及びその製造方法 | |
JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
JP4549692B2 (ja) | 配線基板の製造方法 | |
JP2784248B2 (ja) | 半導体装置の製造方法 | |
JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
JPS59124794A (ja) | 電子回路基板の製造方法 | |
JP2002050715A (ja) | 半導体パッケージの製造方法 | |
JP3497774B2 (ja) | 配線基板とその製造方法 | |
JP2718146B2 (ja) | 電子部品の製造方法 | |
JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
JP3251810B2 (ja) | 集積回路装置の実装方法 | |
JP2001291800A (ja) | 電子部品用パッケージ | |
JPS58134450A (ja) | 半導体装置およびその製造方法 | |
JP2872531B2 (ja) | 半導体モジュール基板,及びそれを用いた半導体装置 | |
JPH02252251A (ja) | フィルムキャリヤーテープ | |
JPH02252248A (ja) | 半導体装置の製造方法 | |
JP2000294905A (ja) | パッケージ用配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |