CN213150760U - 一种电路板及封装体 - Google Patents
一种电路板及封装体 Download PDFInfo
- Publication number
- CN213150760U CN213150760U CN202021518087.9U CN202021518087U CN213150760U CN 213150760 U CN213150760 U CN 213150760U CN 202021518087 U CN202021518087 U CN 202021518087U CN 213150760 U CN213150760 U CN 213150760U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- solder mask
- mask layer
- circuit
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本实用新型公开了一种电路板及封装体,其电路板主要由端点及防焊层组成,其中,与塑料接合的电路板表面,除了端点表面外,其余区域由防焊层组成,并藉防焊层具有平整的表面,以及接合质量及成本均优于绝缘层的特征,使封装体的质量更好及成本更低,同时,当电路板刚性不足需与载板接合时,可依据电路板曲翘的程度设计载板的结构,使载板在符合提升刚性的要求下,达到用料少成本低的功效。
Description
技术领域
本实用新型涉及电路板及半导体封装技术领域,特别是一种用于半导体的封装体及电路板。
背景技术
如图8A及图8B所示,是习用电路板及封装体的剖视图。
封装体10包含电路板60、芯片20、导电件28及塑料45。
该电路板60具有:端点30、线路70、连接件78、保护层77、防焊层90、绝缘层40及绝缘层4A。
其中,该端点(terminal)30是铜并供对外电连通,其具上表面31、下表面32及侧边33。
该绝缘层40具上表面41及下表面42,该绝缘层由三菱瓦斯公司的GHPL830NS或其他的BT(Bismaleimide Triazinesin)树脂制成。
绝缘层40包覆端点30下表面32及侧边33,并令端点30上表面31裸露绝缘层40外。
该线路70与绝缘层40下表面42接合,并藉容设于绝缘层40内的连接件78与端点30电连通。
该防焊层90由太阳油墨公司的AUS308或其他的防焊油墨(soldermask)制成,并具有上表面91、下表面92及侧边93,防焊层90与绝缘层40上表面41接合,且端点30上表面31需设置保护层77用以防止端点30被氧化。
该保护层77为有机保焊剂(organic solderability preservatives),该绝缘层4A,绝缘层4A 与绝缘层40下表面42接合,并包覆线路70。
另外,当电路板60厚度T6设计值为110±30微米(μm)时,因刚性不足在使用时易造成挤压的损坏。因此,需增设载板80提升电路板60刚性用以避免挤压的损坏,载板80于完成封装体10制作过程前会被移除,其具有上表面81及下表面82,且上表面81与电路板60下表面62接合,载板80结构是经由设计而得,是由五层的金属组件8C、8E,以及三层的绝缘组件8D搭配堆栈组成,使载板80厚度T的设计值为260±40微米。同时,与电路板60接合的组件8C,该组件8C与组件8E接合的结构具有可分拆的功效。在载板80被移除的过程中,是先将组件8E移除,并使组件8C仍与电路板60接合,接着才移除组件8C使电路板 60下表面62裸露于大气中。
该芯片20具有上表面21、下表面22及连接垫24,并设置在电路板60上表面61。
该导电件28实施为铜凸块(copper pillar bump),其由实施为铜柱(copperpillar)的组件2P,及实施为锡的组件2S接合组成。其中,组件2P的一端与芯片20连接垫24接合,而组件2S 与电路板60端点30电连通,使芯片20与电路板60电连通。
该塑料45是绝缘体,其与电路板60上表面61接合,并包覆芯片20及导电件28。
上述的封装体10有下列的缺点待改良:
1)质量不好,当封装体10需使用电路板60时,保护层77表面需涂布助焊剂(flux),再经一加热及清洗工序将保护层77清除掉,且导电件28要与端点30上表面31接合时,需再次使用助焊剂用以提升导电件28与端点30的接合质量,并需使用水或清洁剂,将残留在电路板60上表面61的助焊剂或灰尘等污染物M清除掉,但是,因防焊层90上表面91通常凸出绝缘层40上表面41有20微米,使污染物M会积累在防焊层90侧边93而不易被清除,并使塑料45与电路板60间会因污染物M而造成剥离的损坏。
2)质量不好,由于材料特质的影响,塑料45与防焊层90的接合质量,是优于绝缘层40接合质量,因此,塑料45最好不要与绝缘层40有接合处,但电路板60受导电件28高度及成本的限制,至少在芯片20上表面21相对应的区域,绝缘层40会裸露于大气中,据此,塑料45与绝缘层40上表面41就有剥离损坏的风险。
3)成本高,虽载板80可提升电路板60刚性,但厚度为110微米的电路板60搭配厚度为260微米的载板80,使370微米的总厚度有过度强调刚性的现象,因为,通常电路板60 厚度T6只要大于136微米,就可满足电路板60对刚性的要求,因此,造成载板80过度用料而不环保,以及过大的厚度T使生产效率降低,进而使电路板60的成本增加而形成浪费。
实用新型内容
本实用新型目的是:
提供一种电路板,主要由端点及防焊层组成,其中,端点具有上表面、下表面及侧边;防焊层具有上表面及下表面,防焊层至少与端点的侧边接合,并令电路板与封装体塑料接合的表面,除了端点表面外,其余的区域均为防焊层,使电路板与塑料接合的质量更好;或依需求,电路板可与载板接合用以提升电路板刚性,或调整曲翘(warpage)程度,或减少设置保护层,使电路板更具实用性。
提供一种电路板及载板,电路板包含端点、绝缘层、线路、导电、防焊层、保护层及载板。该端点供对外电连通用,端点具有上表面、下表面及侧边。该绝缘层具上表面及下表面,绝缘层包覆端点下表面及侧边,并令端点上表面裸露且不凸出于绝缘层上表面。该线路与绝缘层下表面接合,并藉容设于绝缘层内的导电件与端点电连通;该防焊层具有上表面及下表面,防焊层包覆线路并与绝缘层下表面接合,且线路下表面的一部分裸露于大气中。该保护层实施为导体,并设置在线路裸露于大气中的表面上。同时,绝缘层及端点的上表面实施为电路板的上表面。载板具有上表面及下表面,且载板至少是由第一金属组件组成,且载板与电路板上表面接合。
提供一种封装体,封装体至少包括电路板、芯片、导电件及塑料。电路板至少由防焊层及端点组成,电路板包括上表面及下表面。其中,电路板上表面由端点上表面及防焊层上表面组成;该端点包括其上表面、其下表面及其侧边;该防焊层包括其上表面及其下表面,其中,防焊层上表面是平整的,且防焊层至少与端点侧边接合,并令端点上表面裸露于防焊层上表面;塑料与电路板上表面接合,塑料包覆芯片及导电件,芯片连接垫及电路板端点分别与导电件的一端接合使芯片与电路板电连通。
附图说明
下面结合附图及实施例对本实用新型作进一步描述:
图1A~图1B及图2A~图2B为:电路板及封装体剖视图;
图3~图6为:电路板剖视图;
图7A~图7E为:载板剖视图;
图8A~图8B为:现有技术中电路板及封装体剖视图。
其中附图中各标记为:
10、1A、1B......封装体;18、28..........导电件;
20、24.....芯片及连接垫;21、31、41、61、71、81、91.上表面;
2P、2S、8C、8D、8E...组件;22、32、42、62、72、82、92.下表面;
30、3A、3B、3C.....端点;33、93...........侧边;
40、4A........绝缘层;44、94...........开孔;
44H、94H......预留开孔;60、6A、6B、6C.....电路板;
70、75.........线路;77............保护层;
78..........连接件;80、8A...........载板;
88...........凹部;90、9A..........防焊层;
M..........污染物;T、T6...........厚度。
具体实施方式
如图1A及图1B所示,是电路板及封装体的剖视图,封装体1A包含电路板6A、芯片20、导电件28及塑料45,该电路板6A具有:端点3A、防焊层9A、线路70、连接件78、绝缘层40及绝缘层4A,该端点3A是铜或镍或锡等导体并供对外电连通用,其具上表面31、下表面32及侧边33,该防焊层9A是绝缘体,通常是由太阳油墨公司的AUS308或其他的防焊油墨制成,并具有上表面91及下表面92,其中,上表面91是平整的,使100微米平方的面积内,上表面91的高低落差可小于10微米,或不大于5微米,甚至是不大于1微米,防焊层9A与端点3A侧边33接合,并令端点3A的上表面31及下表面32,分别裸露于防焊层 9A的上表面91及下表面92,同时,由于端点3A是以电镀工艺制成,使端点3A自上表面 31开始逐渐的增厚,使端点3A下表面32可凹设或平齐或凸出于防焊层9A下表面92,并令端点3A不与防焊层9A上表面91接合,该绝缘层40是绝缘体,通常由三菱瓦斯公司的 GHPL830NS或其他的BT树脂,或ABF(Ajinomoto build-up film)树脂制成,其具上表面41 及下表面42,绝缘层40与端点3A及防焊层9A下表面32、92接合,该线路70与绝缘层40 下表面42接合,并藉容设于绝缘层40内的连接件78与端点3A电连通,该绝缘层4A是绝缘体,可实施为防焊油墨或BT树脂或ABF树脂,绝缘层4A与绝缘层40下表面42接合并包覆线路70;该载板8A是由金属组件8C制成,其具有上表面81及下表面82,在导电件28 组件2S与端点3A上表面31接合前,需将载板8A移除,使端点3A上表面31裸露于大气中,或可依需求在电路板6A下表面62,设置如图7A~图7E所示的任一载板8A;该芯片20 具有上表面21、下表面22及连接垫24,并设置在电路板6A上表面61;该导电件28实施为铜凸块,其由实施为铜柱的组件2P,及实施为锡的组件2S接合组成,其中,组件2P与芯片 20连接垫24接合,而组件2S与电路板6A端点3A接合,使芯片20与电路板6A电连通;该塑料45是绝缘体,其与电路板6A上表面61接合,并包覆芯片20及导电件28;上述封装体1A相比于图8B的封装体10,具有多处优点说明如下:1)质量更好,藉由载板8A与电路板6A端点3A接合的特征,可防止端点3A上表面31被氧化,据此,不需设置实施为有机保焊剂的保护层,且不需以助焊剂移除保护层,使电路板6A上表面61不会残留助焊剂,可避免塑料45与电路板6A间造成剥离的损坏;2)质量更好,电路板6A上表面61除了端点3A上表面31外,其余区域是由平整的防焊层9A组成,藉由平整的电路板6A上表面61,除了不会积累助焊剂等污染物(M),更因电路板6A上表面61与芯片20相对应的区域也具有防焊层9A,据此,使电路板6A上表面61不易积累污染物,及绝缘层40不与塑料45接合的特征,使塑料45与电路板6A有更好的接合质量,因材料的特性,塑料45与防焊层9A的接合质量可符合封装体1A的要求,而实施为BT树脂或ABF树脂的绝缘层40易产生剥离的损坏;3)成本低的载板,当电路板6A厚度小于110微米时,电路板6A下表面62可接合一载板用以提升刚性,且该载板可实施为图7A~图7E的载板8A,使载板具有用料更少,及厚度更薄,以及成本更低的功效。
如图2A及图2B所示,是电路板及封装体实施例的剖视图,封装体1B包含电路板6B、芯片20、导电件18及塑料45,该电路板6B是以图1A电路板6A为基础发展而得,电路板 6B除了端点3A上表面31凹设于防焊层9A上表面91,及端点3A具有保护层77接合外,其余的特征及符号与图1A电路板6A相同请参阅图1A说明,其中,保护层77可由银,或由镍及金,或由镍、钯及金等导体组成,用以提升与导电件18的接合质量,当电路板6B下表面62由第二绝缘层4A组成时,绝缘层4A至少与线路70下表面72的一部分及侧边(未标示)接合,其可实施为防焊层,或令绝缘层4A具有开孔44使线路70下表面72可对外电连通,或具有预留开孔44H使线路70不能对外电连通;该塑料45是绝缘体,其与电路板6B上表面61接合,并包覆芯片20及导电件18,当绝缘层4A具有预留开孔44H时,在塑料45与电路板6B接合后,预留开孔44H需转换成开孔44使线路70可对外电连通;该芯片20具有上表面21、下表面22及连接垫24,并设置在电路板6A上表面61;该导电件18实施为导电线,芯片20连接垫24及电路板6B端点3A分别与导电件18接合,使芯片20与电路板6B 电连通;上述图2A的电路板6B可藉增设保护层77,或改变绝缘层4A使其具有开孔44或预留开孔44H,或在绝缘层4A下表面41增设另一绝缘层40及连接件78,令电路板6B具有多层的线路,或增设另一线路75,该线路75具有传输电性或调整曲翘程度的功效,并令线路75与防焊层9A下表面92接合,而线路75侧边及下表面(均未标示)与绝缘层40接合,据此,不需增加一压平的工序就可维持防焊层9A上表面91是平整的,或增设一连接件(78)使线路70与线路75电连通,使封装体1B更具实用性。
如图3及图4所示,是电路板及载板实施例的剖视图,是以图1A电路板6A及载板8A为基础发展而得,电路板6B包含端点3B及防焊层9A,该端点3B具有上表面31、下表面 32、侧边33及保护层77,且保护层77实施为端点3B上表面31供导电件接合用,其中,图 4载板80具有凹部88用以容置端点3B,使端点3B上表面31凸出于防焊层9A上表面91,且端点3B不与防焊层9A上表面91接合,藉此端点3A的宽度(未标示)可被更好的控制并可实施得更小,使电路板6B得以提升端点3B的数量或密度,该防焊层9A是绝缘体,其具有上表面91及下表面92,且端点3B侧边33的至少一部分与防焊层9A接合,使端点3B下表面32可凹设或平齐或凸出于防焊层9A下表面92,当下表面32凸出于防焊层9A下表面92 时,使侧边33的一部分裸露于大气中,进而增加端点3B露于大气中的面积,用以提升端点 3B与锡或其他材料的接合强度及质量;该载板8A与电路板6B上表面61接合,并具有防止端点3B上表面31被氧化的功效,而载板8A依需求可具有凹部88用以容置端点3B,或供调整电路板6B的区翘程度,另外,依要求载板8A可置换成图7A~图7E所示的任一载板8A。
如图5所示,是电路板及载板实施例的剖视图,是以图3电路板6B及载板8A为基础发展而得,电路板6A包含端点3A、防焊层9A及线路70,其中,该端点3A具有上表面31、下表面32及侧边33并供对外电连通用,该线路70具有上表面71、下表面72及侧边73并供电性传输用;线路70与端点3A相邻设置并与端点3A电连通,或线路70仅与端点3A相邻设置与端点3A无电连通;该防焊层9A具有上表面91及下表面92并包覆端点3A及线路 70,其中,端点3A及线路70的上表面31、71裸露于防焊层9A上表面91,而防焊层9A下表面92凸出于端点3A及线路70的下表面32、72,同时,防焊层9A可具有开孔94或预留开孔94H,当具有开孔94时,端点3A或线路70下表面32、72可对外电连通,当具有预留开孔94H时,预留开孔94H未转换成开孔94前,端点3A或线路70下表面32、72无法对外电连通,不论防焊层9A是否具有开孔94或预留开孔94H,均令使防焊层9A的至少一部分是与端点3A及线路70的下表面32、72接合;该载板8A与电路板6A上表面61接合,其特征与图3的载板8A相同;另外,在防焊层9A下表面92可增设一线路增加密度,或在上表面91设置一防焊层用以包覆线路70上表面71。
如图6所示,是电路板及载板实施例的剖视图,电路板6C由端点3C、绝缘层40、线路70、导电件78、防焊层9A及保护层77等组件制成,本例电路板6C厚度T6的设计值是110 ±30微米,该端点3C具有上表面31、下表面32及侧边33并供对外电连通用,该绝缘层40 由三菱瓦斯公司的GHPL830NS或其他的BT树脂制成,其具上表面41及下表面42,绝缘层 40包覆端点3C下表面32及侧边33,并令端点3C上表面31裸露于绝缘层40上表面41,该线路70与绝缘层40下表面42接合,并藉容设于绝缘层40的导电件78与端点3C电连通,该防焊层9A由太阳油墨公司的AUS308或其他的防焊油墨制成,并具有上表面91及下表面 92,防焊层9A包覆线路70并与绝缘层40下表面42接合,并令线路70下表面72的一部分裸露于大气中,该保护层77与裸露于大气中的线路70下表面72接合;该载板8A下表面82 与电路板6C上表面61接合,并具增加刚性及调整曲翘的功效,使电路板6C在使用的过程中,不会因刚性不足或曲翘过大而造成挤压的损坏,本例载板8A结构是依电路板6C曲翘的程度设计而得,电路板6C的曲翘程度是由各组件的热膨胀系数及线路布置(layout)特征而产生,载板8A的绝缘组件8D分别与金属组件8C及金属组件8E接合,且组件8E更是与另一组件8C接合,该组件8C与组件8E接合的结构具有可分拆的功效,在载板8A被移除的过程中,是先将组件8E移除,接着才以蚀刻的方法将组件8C移除,使电路板6C上表面61裸露于大气中,该载板8A厚度T的设计值为100±50微米,也就是载板8A厚度T可介于50~150 微米之间,并使厚度为110微米的电路板6C搭载厚度为100微米的载板8A其总厚度为210 微米,因电路板6C厚度T6及载板8A厚度T差异不大,使曲翘程度可满足生产时的要求,且载板8A厚度T比习用载板80厚度T少150微米,使载板8A具有用料少,以及更薄的厚度使生产效率更佳的优点,进而使载板8A的成本得以降低,使经设计后的载板8A更具被使用性,同时,可依据电路板的厚度及特征,调整载板8A的组件8C或组件8D的厚度,令载板8A可如图7A~图7E所示的载板结构;由上述说明得知,与端点侧边接合的绝缘体可用防焊层或绝缘层,而载板也可以与电路板的上表面或下表面接合,使电路板及载板更弹性的被使用。
如图7A~图7E所示,是载板实施例的剖视图,电路板在使用的过程中,当刚性不足或曲翘过大有造成挤压损坏的风险,尤指电路板厚度小于110微米时,可于电路板的下表面或/及上表面,结合载板用以避免上述的损坏,但因载板8A是辅助材料,在电路板与塑料45结合前或结合后会被移除;该载板8A是由导电组件8C、8E及/或绝缘组件8D组成,并具有上表面81及下表面82,其可仅由一组件8C组成,在组件8C表面可再叠加一组件8D,或在组件8D表面可再叠加一组件8C组成,或由组件8C、组件8E及组件8D三组件叠加组成,其中,组件8D裸露于大气中,或在裸露于大气中的组件8D表面再叠加一组件8C组成;当组件8C 实施为载板8A上表面81或下表面82时,其可供制作端点3A时电镀工序中的导电路径用,当载板8A具有凹部(88_图4)时,可使端点3A凸出于防焊层9A上表面91;图7A~图7E仅供实施例说明用,可依需求增加或减少组件8C、8D的数量。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型的所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。
Claims (13)
1.一种电路板,电路板包含端点、防焊层、绝缘层、第二绝缘层、连接件及线路,电路板裸露于大气中的表面分别实施为上表面及下表面,其中,电路板上表面与封装体的塑料接合,其特征在于:
所述端点,包括其上表面、下表面及侧边;
所述防焊层,包括其上表面及下表面;其中,防焊层的上表面是平整的,防焊层至少与端点侧边接合,并使端点的上表面裸露于防焊层的上表面,并令端点不与防焊层上表面接合,而防焊层及端点的上表面实施为电路板的上表面;及
所述绝缘层、第二绝缘层、连接件及线路,该绝缘层上表面与防焊层下表面接合,该线路与绝缘层下表面接合,并藉设置在绝缘层内的连接件与端点电连通,该第二绝缘层上表面与绝缘层下表面接合,并至少令线路下表面一部分可供对外电连通用。
2.根据权利要求1所述的一种电路板,其特征在于:包括载板,载板包括:上表面及下表面,载板与电路板的上表面或/及下表面接合,且载板与电路板上接合的表面实施为金属组件。
3.根据权利要求2所述的一种电路板,其特征在于:所述载板具有凹部,用以容设端点的一部分。
4.根据权利要求1所述的一种电路板,其特征在于:端点的上表面凸出于防焊层的上表面。
5.根据权利要求1所述的一种电路板,其特征在于:包括另一线路,该线路与防焊层的下表面接合,且其侧边及下表面与绝缘层接合。
6.根据权利要求1所述的一种电路板,其特征在于:其中,防焊层包覆端点下表面的一部分。
7.根据权利要求1所述的一种电路板,其特征在于:包括线路,该线路包括上表面、下表面及侧边,线路与端点相邻设置并与端点电连通,并令上表面裸露于防焊层上表面。
8.一种封装体,封装体至少包括电路板、芯片、导电件及塑料,其特征在于:
电路板,包括防焊层、端点、绝缘层、第二绝缘层、连接件及线路组成;电路板具有上表面及下表面;其中,电路板的上表面由端点的上表面及防焊层的上表面组成;该端点包括其上表面、其下表面及其侧边;该防焊层包括其上表面及其下表面,其中,防焊层的上表面是平整的,且防焊层至少与端点侧边的一部分接合,并令端点上表面裸露于防焊层的上表面,并令端点不与防焊层上表面接合,该绝缘层上表面与防焊层下表面接合,该线路与绝缘层下表面接合,并藉设置在绝缘层内的连接件与端点电连通,该第二绝缘层上表面与绝缘层下表面接合,并至少令线路下表面一部分可供对外电连通用;及
塑料、芯片及导电件;塑料与电路板的上表面接合,塑料包覆芯片及导电件;芯片连接垫及端点分别与导电件的一端接合,使芯片与电路板电连通。
9.根据权利要求8所述的一种封装体,其特征在于:所述电路板的端点包括保护层,且保护层实施为端点的上表面。
10.根据权利要求8所述的一种封装体,其特征在于:电路板的端点上表面凸出于防焊层上表面。
11.根据权利要求8所述的一种封装体,其特征在于:电路板更是包含有另一线路,该线路与防焊层下表面接合,且其侧边及下表面与绝缘层接合。
12.根据权利要求8所述的一种封装体,其特征在于:电路板的防焊层包覆端点下表面的一部分。
13.根据权利要求8所述的一种封装体,其特征在于:电路板更是具一线路,该线路具有上表面、下表面及侧边,线路与端点相邻设置并与端点电连通,并令上表面裸露于防焊层上表面。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109205123 | 2020-04-29 | ||
TW109205123U TWM600515U (zh) | 2020-04-29 | 2020-04-29 | 一種電路板及封裝體 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213150760U true CN213150760U (zh) | 2021-05-07 |
Family
ID=73003751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021518087.9U Expired - Fee Related CN213150760U (zh) | 2020-04-29 | 2020-07-28 | 一种电路板及封装体 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN213150760U (zh) |
TW (1) | TWM600515U (zh) |
-
2020
- 2020-04-29 TW TW109205123U patent/TWM600515U/zh not_active IP Right Cessation
- 2020-07-28 CN CN202021518087.9U patent/CN213150760U/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWM600515U (zh) | 2020-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6291271B1 (en) | Method of making semiconductor chip package | |
US6803651B1 (en) | Optoelectronic semiconductor package device | |
US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
US7800224B2 (en) | Power device package | |
US6576539B1 (en) | Semiconductor chip assembly with interlocked conductive trace | |
CN100527412C (zh) | 电子电路模块及其制造方法 | |
US7157292B2 (en) | Leadframe for a multi-chip package and method for manufacturing the same | |
KR100265566B1 (ko) | 칩 스택 패키지 | |
US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
US6800506B1 (en) | Method of making a bumped terminal in a laminated structure for a semiconductor chip assembly | |
US20040212054A1 (en) | System and method of reducing die attach stress and strain | |
KR100326834B1 (ko) | 와이어본딩반도체장치및반도체패키지 | |
KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
CN213150760U (zh) | 一种电路板及封装体 | |
JP2000012773A (ja) | 半導体装置及びその製造方法 | |
US20100327425A1 (en) | Flat chip package and fabrication method thereof | |
CN112164676A (zh) | 一种电路板及封装体 | |
KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
JPH11297752A (ja) | 半導体チップの実装構造、およびこの実装構造を有する半導体装置 | |
CN114073171A (zh) | 线路嵌入式基板、芯片封装结构及基板制备方法 | |
US6936495B1 (en) | Method of making an optoelectronic semiconductor package device | |
CN210745644U (zh) | 电路板及半导体封装体 | |
TWM611067U (zh) | 一種電子產品用的端點 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210507 |