JPH11297752A - 半導体チップの実装構造、およびこの実装構造を有する半導体装置 - Google Patents

半導体チップの実装構造、およびこの実装構造を有する半導体装置

Info

Publication number
JPH11297752A
JPH11297752A JP10232635A JP23263598A JPH11297752A JP H11297752 A JPH11297752 A JP H11297752A JP 10232635 A JP10232635 A JP 10232635A JP 23263598 A JP23263598 A JP 23263598A JP H11297752 A JPH11297752 A JP H11297752A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
mounting structure
insulating substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10232635A
Other languages
English (en)
Other versions
JP4086123B2 (ja
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP23263598A priority Critical patent/JP4086123B2/ja
Priority to KR10-1998-0050017A priority patent/KR100357757B1/ko
Priority to TW087119257A priority patent/TW434646B/zh
Priority to US09/196,884 priority patent/US6204564B1/en
Publication of JPH11297752A publication Critical patent/JPH11297752A/ja
Application granted granted Critical
Publication of JP4086123B2 publication Critical patent/JP4086123B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

(57)【要約】 【課題】 半導体チップと絶縁性基板などの実装対象物
との間の接合状態を良好に維持し、半導体チップを有効
に保護するようにする。 【解決手段】 所定の実装対象物２（絶縁性基板）と半
導体チップ３の間に介在する樹脂接着剤４によって、上
記実装対象物２に対して上記半導体チップ３が機械的に
接続された半導体チップ３の実装構造において、上記樹
脂接着剤４として多孔質性の樹脂を含むものを使用す
る。好ましくは、上記樹脂接着剤４の周りおよび上記半
導体チップ３の周側面３ｃを多孔質性の樹脂を含んだ保
護樹脂５によって囲み、また上記保護樹脂５を上記半導
体チップ３の上面３ｂにまで乗り上げるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、所定の実装対象
物と半導体チップの間に介在する樹脂接着剤によって、
上記実装対象物に対して上記半導体チップが機械的に接
続された半導体チップの実装構造、およびこの実装構造
を有するとともに絶縁性基板上に半導体チップが実装さ
れた半導体装置に関するものである。
【０００２】
【従来の技術】従来より、絶縁性基板上に半導体チップ
が実装された構造を有する半導体装置としては、図１０
に示したようなものがある。同図に示した半導体装置１
は、いわゆるＢＧＡ（Ball Grid Array ）と称される形
態のものである。上記半導体装置１では、上記絶縁性基
板２の表面側に複数の接続端子部２１が形成されている
とともに、上記半導体チップの主面３ａ側に複数の電極
部３０が形成されており、互いに対向配置された各接続
端子部２１と各電極部３０との間が電気的に接続されて
いる。そして、半導体チップ３と絶縁性基板２とは樹脂
接着剤４を介して機械的に接続されている。また、上記
絶縁性基板２には、図面上には明確に表れていないが各
接続端子部２１と繋がる複数の貫通孔２０が格子状に配
列形成されており、これらの貫通孔２０を介して各接続
端子部２１が絶縁性基板２の裏面側に形成された複数の
外部端子部９と導通している。これらの外部端子部９
は、ハンダによってそれぞれボール状に形成されてお
り、貫通孔２０の配置に対応して格子状に配列形成され
た恰好とされている。
【０００３】上記のように構成された半導体装置１は、
たとえば適宜の回路基板にその他の電子部品とともに実
装されて所望の用途に使用される。半導体装置１では、
絶縁性基板２の裏面側にボール状のハンダによって外部
端子部９が形成されていることから、回路基板へ上記半
導体装置１を実装する際には、回路基板上に半導体装置
１を載置した状態で外部端子部９としてのボール状のハ
ンダを再溶融させる必要がある。通常、ハンダの再溶融
は、たとえば雰囲気温度が２００℃ないし３００℃程度
にまで加熱された加熱炉内に半導体装置１が載置された
回路基板を搬入することによって行われ、上記半導体装
置１も２００℃ないし３００℃程度に加熱される。
【０００４】
【発明が解決しようとする課題】上記半導体装置１で
は、半導体チップ３と絶縁性基板２とが樹脂接着剤４に
よって機械的に接続されているが、通常、樹脂接着剤４
内には多少の水分が含まれており、また内部に気泡が形
成されていることが多い。このため、上記半導体装置１
が加熱された場合には、水分が体積膨張し、また気泡が
成長してしまい、半導体チップ３と絶縁性基板２との間
に応力として作用してしまう。このような応力は、半導
体チップ３に作用して半導体チップ３に直接的にダメー
ジを与える。そればかりか、半導体チップ３と絶縁性基
板２とを引き離す力として作用し、半導体チップ３の電
極部３０と絶縁性基板１の接続端子部２１との間が断線
してしまうことがある。
【０００５】ところで、半導体チップ３の多機能化にと
もない半導体チップ３の電極部３０の数が増加の傾向に
ある一方で、半導体チップ３それ自体は小型化の傾向に
ある。このため、絶縁性基板２に半導体チップ３が実装
された構成の半導体装置１では、小型化を達成すべく絶
縁性基板２のサイズを半導体チップ３の近づけるととも
に、絶縁性基板２の表面側に形成される配線（接続用端
子部２１）を微細化する必要がある。ところが、ＢＧＡ
として構成された半導体装置１では、外部端子部９はボ
ール状ハンダとして構成されており、ハンダが溶融した
場合においても隣接するボール状ハンダどうしが接触し
ないように、一定間隔隔ててボール状ハンダ（外部端子
９）を形成する必要がある。このため、形成すべき外部
端子部９の数が多くなれば、絶縁性基板２を小さくする
にも限界がある。また、絶縁性基板２は、半導体チップ
３が実装されたキャリアテープから基板となるべき領域
を切り離すことによって形成されることから、切断時に
半導体チップ３にダメージを与えないように絶縁性基板
２の平面視面積を半導体チップ３のそれよりも１周り大
きくなるように切断するのが通常である。
【０００６】このような事情から、図１０に示した半導
体装置１のように、平面視において絶縁性基板２の周縁
部２３が半導体チップ３からはみ出した恰好とされてい
る。このため、半導体装置１を取り扱い際などに絶縁性
基板２がはみ出した部分２３に外力が作用し、半導体チ
ップ３から絶縁性基板２が剥離されてしまうといった不
具合が生じる。また、上記半導体チップ３では、半導体
チップ３がベアチップの状態で絶縁性基板２に実装され
ていることから、半導体チップ３に直接外力が作用して
半導体チップ３が欠けてしまうことがある。
【０００７】本願発明は、このような事情のもとで考え
出されたものであって、半導体チップと絶縁性基板など
の実装対象物との間の接合状態を良好に維持し、半導体
チップを有効に保護するようにすることをその課題とし
ている。
【０００８】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【０００９】すなわち、本願発明の第１の側面によって
提供される半導体チップの実装構造は、所定の実装対象
物と半導体チップの間に介在する樹脂接着剤によって、
上記実装対象物に対して上記半導体チップが機械的に接
続された半導体チップの実装構造であって、上記樹脂接
着剤は、多孔質性の樹脂を含んでいることを特徴として
いる。
【００１０】上記樹脂接着剤には、多孔質性の樹脂が含
まれていることから、樹脂接着剤自体が多孔質性とさ
れ、通気性に優れるものとされている。このため、上記
樹脂接着剤の内部に水分や気泡が含まれた状態で樹脂接
着剤を加熱したとしても、体積膨張した水分や成長した
気泡が樹脂接着剤内に残存することなく、これらが樹脂
接着剤の外部に排出されることになる。すなわち、上記
樹脂接着剤によって接続された半導体チップと接続対象
物とを加熱した場合であっても、水分の体積膨張や気泡
の成長によって半導体チップに応力が作用したり、ある
いは半導体チップと絶縁性基板とを引き離すような応力
が作用することはない。このように、本願発明では、多
孔質性の樹脂を含む樹脂接着剤を採用することによって
熱に強い実装構造が提供される。
【００１１】なお、上記樹脂接着剤としては、多孔質性
の樹脂のみによって構成されているものの他、その他の
樹脂成分あるいは球状あるいは針状の導体成分を含むも
のなどが好適に採用される。
【００１２】好ましい実施の形態においては、上記樹脂
接着剤の周りおよび上記半導体チップの周側面は、保護
樹脂によって囲まれている。
【００１３】上記実装構造では、上記半導体チップと上
記実装対象物との接続部分（樹脂接着剤）の周りが保護
樹脂によって囲まれていることから上記接続部分（樹脂
接着剤内）に不純物が侵入してしまうことが回避されて
いる。また、半導体チップの周側面が保護樹脂によって
囲まれていることから、半導体チップの周側面が保護さ
れて半導体チップの外力に対する抵抗力が大きくなされ
ている。もちろん、上記保護樹脂として、多孔質性の樹
脂を含んだものを採用することができ、この場合には、
上記樹脂接着剤の周りを保護樹脂によって囲むことによ
って上記樹脂接着剤の通気性が損なわれることもない。
【００１４】好ましい実施の形態においてはさらに、上
記保護樹脂が上記半導体チップの上面にまで乗り上げて
いる。このようにすれば、半導体チップの上部における
角部が保護樹脂によって覆われて保護されることにな
る。これにより、ベアチップの状態で半導体チップが上
記実装対象物に実装されていたとしても、取り扱いの際
に外力が作用しても半導体チップが欠けてしまたりする
ことが回避される。
【００１５】上記保護樹脂としては、樹脂接着剤とは別
の樹脂を採用してもよい。すなわち、樹脂接着剤によっ
て半導体チップと実装対象物とを機械的に接続した後
に、保護樹脂によって半導体チップの周りを囲み、また
半導体チップの上面に乗り上げるようにしてもよい。も
ちろん、多量の樹脂接着剤を用いることにより樹脂接着
剤によって半導体チップの周りを囲み、半導体チップの
上面に乗り上げるようにしてもよく、また樹脂接着剤に
よって半導体チップと実装対象物とを機械的に接続した
後に、保護樹脂としての上記樹脂接着剤によって半導体
チップの周りを囲むようにしてもよい。
【００１６】いずれにしても、上記樹脂接着剤または上
記保護樹脂に含まされる多孔質性の樹脂としては、フェ
ノール系の熱硬化性樹脂が好適に採用される。なお、本
願発明でいうフェノール系の熱硬化性樹脂には、フェノ
ール樹脂やフェノール類を原料とするエポキシ樹脂など
が含まれる。
【００１７】好ましい実施の形態においてはさらに、上
記樹脂接着剤は、絶縁性を有する樹脂成分中に導電成分
を分散させた構造を有しており、かつ、上記実装対象物
に形成された複数の接続端子部および上記半導体チップ
に形成された複数の電極部のうちの少なくとも一方がバ
ンプ状とされており、互いに対向配置された上記各接続
端子部と上記各電極部との間に上記導電成分が介在して
上記実装対象物と上記半導体チップとが電気的に接続さ
れているとともに、上記樹脂成分によって上記実装対象
物と上記半導体チップとが機械的に接続されている。
【００１８】上記実装構造では、上記接続対象物に対す
る半導体チップの実装に、いわゆる異方性導電接着剤が
採用されている。このため、上記半導体チップと上記実
装対象物とを電気的に接続する工程と機械的に接続する
工程とを別工程とすることなく、電気的接続および機械
的接続を１つの工程において行うことができる。もちろ
ん、異方性導電接着剤の樹脂成分としては、フェノール
系の熱硬化性樹脂のような多孔質性の樹脂を含むものが
採用され、導電成分としては、球状とされたものの他に
針状とされたものを採用することができる。
【００１９】なお、上記実装対象物は、所定の配線パタ
ーンが形成され、各種の電子部品が実装される回路基板
であっても、半導体チップであってもよい。もちろん、
絶縁性基板上に半導体チップが実装された半導体装置に
おいて、本願発明の第１の側面において記載した半導体
チップの実装構造を採用することもできる。
【００２０】すなわち、本願発明の第２の側面において
は、絶縁性基板上に半導体チップが実装された半導体装
置であって、上述した第１の側面に記載したいずれかの
半導体チップの実装構造を有することを特徴とする半導
体装置が提供される。なお、上記絶縁性基板としては、
ポリイミド樹脂によってフィルム状に形成されたものが
好適に採用される。
【００２１】本側面の半導体装置においては、上述した
本願発明の第１の側面に係る半導体チップの実装構造が
採用されていることから、第１の側面において記載した
効果を享受することができる。すなわち、熱に強く、し
かも外力に対する抵抗力の強い半導体装置が提供され
る。
【００２２】好ましい実施の形態においては、上記絶縁
性基板には、上記接続端子部の数に応じた複数の貫通孔
が格子状に配列形成されており、その下面にこれらの貫
通孔を介して各接続端子部と導通するボール状の外部端
子部が複数の形成されている。すなわち、いわゆるＢＧ
Ａと称される半導体装置において、本願発明の第１の側
面において説明した半導体チップの実装構造を採用する
こともできる。
【００２３】ＢＧＡでは、ハンダ端子部を再溶融させる
ことによって回路基板などに半導体装置が実装されるた
め、この実装に際して上記樹脂接着剤も２００℃ないし
３００℃程度にまで加熱される。上記半導体装置では、
樹脂接着剤として多孔質性の樹脂を含んだものが使用さ
れていることから、樹脂接着剤内の水分が体積膨張した
り、あるいは気泡が成長したとしても、これらが樹脂接
着剤内に残存して半導体チップや実装対象物に応力が作
用することもない。このように、加熱により樹脂接着剤
内に生じる応力によって半導体チップ自体がタメージを
受け、あるいは半導体チップから絶縁性基板を剥離する
ような力が作用することもない。
【００２４】ところで、半導体チップの多機能化および
小型化にともない絶縁性基板に形成される配線が微細化
の傾向にあり、また製造上の都合からことから、特にＢ
ＧＡでは半導体チップよりも絶縁性基板の方が平面視面
積が大きくなされるのは上述の通りである。すなわち、
平面視において、半導体チップから絶縁性基板の周縁端
がはみ出してしまうため、絶縁性基板が剥離するなどの
不具合が生じる。これに対して本願発明の半導体装置で
は、上述した第１の側面に記載した半導体チップの実装
構造が採用されており、上記半導体チップと上記実装対
象物の接続部分（樹脂接着剤）の周りおよび上記半導体
チップの周側面を多孔質性の樹脂を含んだ保護樹脂によ
って囲むような構成とすることができる。この構成で
は、半導体チップから絶縁性基板の周縁端がはみ出した
領域も保護樹脂によって封止され、上記はみ出し部分が
半導体チップと保護樹脂を介して一体化されることとな
る。このため、絶縁性基板の周縁端に外力が作用しにく
くなり、これにより半導体チップから絶縁性基板が剥離
してしまうことが回避される。
【００２５】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００２６】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を添付図面を参照して説明する。図１は、本願発明
に係る半導体装置の一例を示す全体斜視図、図２は、上
記半導体装置を裏面側からみた全体斜視図、図３は、図
１のIII −III 線に沿う断面図である。なお、これらの
図において、従来例を説明するために参照した図面に表
されていた要素、部材および部分などと同等なものには
同一の符号を付してある。また、本実施形態では、いわ
ゆるＢＧＡ（ボールグリッドアレイ）として構成された
半導体装置について説明する。
【００２７】図１ないし図３に示したように、上記半導
体装置１は、半導体チップ３が絶縁性基板２上に実装さ
れ、いわゆる異方性導電接着剤４を介して上記半導体チ
ップ３と絶縁性基板２とが機械的かつ電気的に接続され
た構成とされている。そして、上記半導体チップ３の周
側面３ｃが保護樹脂５によって囲まれているとともに、
上記絶縁性基板２の裏面側から突出して複数の外部端子
部９が格子状に配列形成されている。
【００２８】上記半導体チップ３は、ＩＣチップやＬＳ
Ｉチップなどのベアチップであり、主面３ａ側に複数の
電極部３０が形成されている。これらの電極部３０は、
上記半導体チップ３に一体的に造り込まれた端子パッド
３０ａ上に金メッキを施すなどしてバンプ３０ｂが形成
され、全体として突出状とされている。
【００２９】上記絶縁性基板２は、たとえばポリイミド
樹脂製であり、図２および図３に良く表れているように
平面視矩形状とされているとともに、平面視面積が上記
半導体チップ３よりも大きくなされている。このため、
半導体チップ３を絶縁性基板２上に実装した状態では、
絶縁性基板２の周縁部が上記半導体チップ３からはみ出
した恰好とされている。また、上記絶縁性基板２には、
複数の貫通孔２０が格子状に配列形成されているととも
に、その上面にはさらに上記半導体チップ３の各電極部
３０のそれぞれと導通する複数の接続用端子部２１が形
成されている。各接続用端子部２１は、基端部が上記各
電極部３０と対向しているとともに、先端部はそれぞれ
が対応する貫通孔２０にまで延びて各貫通孔２０の上部
開口面を閉塞している。すなわち、上記絶縁性基板２の
裏面側からは、各貫通孔２０を介して各接続用端子部２
１の先端部が臨んでいる。そして、図３に良く表れてい
るように上記各貫通孔２０を埋めるようにして、かつ各
接続用端子部２１に接触するようにして上記各外部端子
部９がそれぞれボール状に形成されている。
【００３０】上記異方性導電接着剤４は、図３に良く表
れているように熱硬化性の樹脂成分４０内にボール状と
された導電成分４１が分散した構成とされている。そし
て、上記半導体チップ３と上記絶縁性基板２とは、上記
樹脂成分によって機械的に接続されているとともに、上
記導電成分４１によって電気的に接続されている。上記
樹脂成分４０は、たとえば多孔質性の樹脂としてのフェ
ノール系樹脂を含んでおり、多孔質性の樹脂のみによっ
て構成してもよく、また他の樹脂を含んでいてもよい。
なお、本願発明でいうフェノール系樹脂には、フェノー
ル樹脂の他、フェノール類を原料とするエポキシ樹脂な
どが含まれる。上記導電成分４１は、上記半導体チップ
３の各電極部３０と上記絶縁性基板２の各接続用端子部
２１の基端部との間に介在して各電極部３０と各接続用
端子部２１とを電気的に接続している。上記導電成分と
しては、たとえば樹脂ボールの表面にニッケルメッキや
金メッキを施すなどして導電性を付与したものが好適に
採用されるが、金属ボールを導電成分４１としてもよ
い。
【００３１】上記保護樹脂５は、上記絶縁性基板２の周
縁部２３の上面を封止するとともに、上記半導体チップ
３の周りを覆い、さらに上記半導体チップ３の上面３ｂ
にまで乗り上げている。すなわち、上記半導体チップ３
と上記絶縁性基板２との接続部分（異方性樹脂接着剤
４）の周り、および上記半導体チップ３の周側面３ｃを
囲んでおり、上記絶縁性基板２の周縁部２３が半導体チ
ップ３と保護樹脂５を介して一体化されている。なお、
上記保護樹脂５としては、上記異方性導電接着剤４の樹
脂成分４０と同様に、たとえば多孔質性の樹脂としての
フェノール系樹脂を含んだものが好適に採用される。
【００３２】このように、上記半導体装置１では、半導
体チップ３の周側面３ｃおよび上面３ｂにおける周縁部
が上記保護樹脂５によって直接的に保護されている。こ
のため、上記半導体装置１の取り扱い時に上記半導体チ
ップ３に外力が作用したとしても、半導体チップ３への
ダメージが小さくなるようになされている。また、上記
絶縁性基板２の周縁部２３が上記保護樹脂によって上記
半導体チップ３と一体化されていることから、絶縁性基
板２の周縁部２３に直接的に外力が作用しにくいように
なされている。これにより、絶縁性基板２の周端部２３
に外力が作用して半導体チップ３から絶縁性基板２が剥
離してしまうことが回避される。
【００３３】次に、上記半導体装置１の製造方法につい
て、図４ないし図９を参照しつつ説明するが、便宜上、
上記半導体装置１の製造に使用されるキャリアテープ２
Ａについて図４を参照しつつ先に説明する。
【００３４】上記キャリアテープ２Ａは、図４に示すよ
うに全体として長手状とされており、同図に仮想線で囲
んだ半導体チップ３が実装される矩形領域２５が長手方
向に連続して複数設けられている。このキャリアテープ
２Ａとしては、ポリイミド樹脂などお絶縁素材よって短
冊状あるいは帯状に形成されたものが好適に使用され
る。各矩形領域２５には、複数の貫通孔２０が格子状に
それぞれ配列形成されているとともに、その上面には複
数の接続用端子部２１がそれぞれ形成されている。これ
らの接続用端子部２１は、たとえば上記キャリアテープ
２Ａの表面に銅などの金属膜を形成し、あるいは金属箔
を貼着した後にエッチング処理することによって形成さ
れ、また予めパターン形成した金属箔を貼着して形成し
てもよい。上記各接続用端子部２１は、その先端部が各
貫通孔２０の上部開口面を閉塞するとともに、基端部が
半導体チップ３に形成された電極部３０に対応して形成
されている。また、上記キャリアテープ２Ａの幅方向の
両端部には、一定ピッチ毎に係止用穴２４が連続して形
成されており、これらの係止用穴２４を利用して上記キ
ャリアテープ２Ａを適宜の支持台などに載置した状態で
搬送されるようになされている。なお、各接続用端子部
２１の基端部を露出させるようにして上記各矩形領域２
５を絶縁性の保護膜（図示略）によって覆ってもよい。
【００３５】上記キャリアテープ２Ａの矩形領域２５に
は、図４および図５に良く表れているように上記矩形領
域２５の平面視面積に略対応したシート状の異方性導電
接着剤４が載置され、この異方性導電接着剤４上には、
電極部３０を上記接続用端子部２１の基端部に対向させ
るようにして半導体チップ３が載置される。なお、異方
性導電接着剤４としては、樹脂成分４０が粘液状とされ
たものを使用してもよい。
【００３６】そして、上記異方性導電接着剤４を加熱す
るとともに、半導体チップ３をキャリアテープ２Ａに圧
し付けることによって上記半導体チップ３が上記キャリ
アテープ２Ａに実装されて図６に示した状態とされる。
上記異方性導電接着剤４の樹脂成分４０は、熱硬化性樹
脂であることから、これを加熱した場合には樹脂成分４
１が軟化させられる。この状態で、半導体チップ３をキ
ャリアテープ２Ａに圧し付けた場合には、半導体チップ
３の各電極部３０とキャリアテープ２Ａの各接続用端子
部２１の間の樹脂成分４０が圧し退けられ、各電極部３
０と各接続用端子部２１の間に導電成分４１が選択的に
介在させられる。これにより、各電極部３０と各接続用
端子部２１との間が電気的に接続される。なお、上記半
導体チップ３を上記キャリアテープ２Ａに圧し付ける際
に、超音波を付与してもよい。この場合には、各電極部
３０と各接続用端子部２１との間に介在する導電成分４
１が、各電極部３０および各接続用端子部２１のそれぞ
れと合金化し、機械的に強固で良好な電気的接続状態が
得られる。さらに加熱を続ければ、一旦軟化した樹脂成
分が硬化し、これにより半導体チップ３とキャリアテー
プ２Ａとが機械的に接続される。
【００３７】続いて、図７に示したように、熱硬化性の
保護樹脂５によって半導体チップ３とキャリアテープ２
Ａの接続部分（異方性導電接着剤４）の周り、および上
記半導体チップ３の周側面３ｃを囲む。この保護樹脂５
としては、粘液状とされたものが好適に使用されるが、
上記した異方性導電接着剤４を保護樹脂として使用して
もよく、また別の樹脂を使用してもよい。もちろん、上
記異方性導電接着剤４の樹脂成分を硬化させる前に上記
保護樹脂５によって半導体チップ３の周りを囲んでもよ
い。この場合には、上記異方性導電接着剤４と同様の工
程において上記保護樹脂５が硬化させられる。
【００３８】次に、図８に示したように、上記キャリア
テープ２Ａの表裏を反転させて、上記キャリアテープ２
Ａの矩形領域２５に形成された各貫通孔２０に対応させ
てキャリアテープ２Ａの裏面側に複数の外部端子部９を
格子状に配列形成する。具体的には、ハンダボール９０
をハンダフラックス（図示略）とともに各貫通孔２０内
に挿入し、ハンダボールを加熱して溶融させた後にこれ
を冷却固化することによって図９に示したようなボール
状の外部端子部９がそれぞれ形成される。
【００３９】このようにして各処理が終了した場合に
は、上記保護樹脂５の端縁の近傍において切断して絶縁
性基板２となるべき領域を上記キャリアテープ２Ａから
切り離すことによって図１ないし図３に示したような半
導体装置１が得られる。
【００４０】上記半導体装置１は、たとえば他の電子部
品とともに所定の配線が形成された回路基板（図示略）
上に実装されて使用される。上記半導体装置１の回路基
板への実装は、上記半導体装置１の各外部端子部９を回
路基板に形成された端子部に対応させて載置した後に、
これを加熱炉に搬入するなどして外部端子部９（ボール
状ハンダ）を再溶融させることによって実装される。こ
のとき、外部端子部９が２００℃ないし３００℃程度に
まで加熱されるが、上記異方性接着剤４も同程度の温度
にまで加熱される。この際、異方性接着剤４に含まれる
水分が体積膨張し、また気泡が成長してしまって異方性
接着剤４内に応力が発生してしまうことが懸念される。
【００４１】しかしながら、本実施形態では、上記異方
性接着剤４の樹脂成分４０として多孔質性の樹脂を含む
ものが用いられており、また異方性接着剤４を囲む保護
樹脂５として多孔質性の樹脂を含むものが用いられてい
る。すなわち、異方性接着剤４および保護樹脂５として
は通気性に優れる樹脂が採用されている。このため、加
熱によって半導体装置１の異方性接着剤４内の水分が体
積膨張し、また気泡が成長しようとしても、これらが上
記異方性接着剤４の外部に排出され、さらに保護樹脂５
の外部に排出されることとなる。したがって、本実施形
態の半導体装置１では、上記半導体装置１を回路基板に
実装する際に半導体装置１（異方性導電接着剤４）を加
熱したとしても、異方性接着剤４内に応力が発生するこ
とはなく、この応力によって半導体チップ３がダメージ
を受けることもなく、また半導体チップ３から絶縁性基
板２を引き離すような力が作用することもない。
【００４２】なお、本実施形態においては、接着剤とし
て樹脂成分４０内に導電成分４１が分散された異方性導
電接着剤が採用されていたが、樹脂成分のみによって構
成された接着剤を採用することもできる。この場合に
は、半導体チップ３の電極部３０と絶縁性基板２の接続
用端子部２１の間の電気的な接続は、たとえばハンダな
どの導電ペーストによって行われる。
【００４３】また、上記半導体チップ３の周りは、上記
保護樹脂５によって囲まれていたが、保護樹脂５によっ
て半導体チップ３を囲むか否かは選択的事項である。
【００４４】その他、本実施形態において採用されてい
た半導体チップ３と絶縁性基板２の間の実装構造は、半
導体装置１に限らず、ベアチップとしての半導体チップ
を直接回路基板に実装する際の実装構造として、あるい
は半導体チップ上にさらに他の半導体チップを実装する
際に実装構造として適用することができる。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を示す全体斜
視図である。
【図２】上記半導体装置を裏面側からみた全体斜視図で
ある。
【図３】図１のIII −III 線に沿う断面図である。
【図４】上記半導体装置の製造に用いられるキャリアテ
ープの一例を表す要部斜視図である。
【図５】上記半導体装置の製造方法を説明するための断
面図である。
【図６】上記半導体装置の製造方法を説明するための断
面図である。
【図７】上記半導体装置の製造方法を説明するための断
面図である。
【図８】上記半導体装置の製造方法を説明するための要
部を拡大した断面図である。
【図９】上記半導体装置の製造方法を説明するための要
部を拡大した断面図である。
【図１０】従来の半導体装置を説明するための断面図で
ある。
【符号の説明】
１ 半導体装置 ２ 絶縁性基板 ３ 半導体チップ ３ｃ 周側面（半導体チップの） ４ 異方性導電接着剤（樹脂性接着剤としての） ５ 保護樹脂 ９ 外部端子部 ２０ 貫通孔（絶縁性基板の） ２１ 接続用端子部（絶縁性基板の） ３０ 電極部（半導体チップの） ４０ 樹脂成分（異方性導電接着剤の） ４１ 導電成分（異方性導電接着剤の）

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 所定の実装対象物と半導体チップの間に
    介在する樹脂接着剤によって、上記実装対象物に対して
    上記半導体チップが機械的に接続された半導体チップの
    実装構造であって、 上記樹脂接着剤は、多孔質性の樹脂を含んでいることを
    特徴とする、半導体チップの実装構造。
  2. 【請求項２】 上記樹脂接着剤の周りおよび上記半導体
    チップの周側面は、保護樹脂によって囲まれている、請
    求項１に記載の半導体チップの実装構造。
  3. 【請求項３】 上記保護樹脂は、多孔質性の樹脂を含ん
    でいる、請求項２に記載の半導体チップの実装構造。
  4. 【請求項４】 上記保護樹脂は、上記半導体チップの上
    面にまで乗り上げている、請求項２または３に記載の半
    導体チップの実装構造。
  5. 【請求項５】 上記保護樹脂は、上記樹脂接着剤であ
    る、請求項２ないし４のいずれかに記載の半導体チップ
    の実装構造置。
  6. 【請求項６】 上記多孔質性の樹脂は、フェノール系の
    熱硬化性樹脂である、請求項１ないし５のいずれかに記
    載の半導体チップの実装構造。
  7. 【請求項７】 上記樹脂接着剤は、絶縁性を有する樹脂
    成分中に導電成分を分散させた構造を有しており、か
    つ、上記実装対象物に形成された複数の接続端子部およ
    び上記半導体チップに形成された複数の電極部のうちの
    少なくとも一方がバンプ状とされており、 互いに対向配置された上記各接続端子部と上記各電極部
    との間に上記導電成分が介在して上記実装対象物と上記
    半導体チップとが電気的に接続されているとともに、上
    記樹脂成分によって上記実装対象物と上記半導体チップ
    とが機械的に接続されている、請求項１ないし６のいず
    れかに記載の半導体チップの実装構造。
  8. 【請求項８】 上記実装対象物は、所定の配線パターン
    が形成され、各種の電子部品が実装される回路基板であ
    る、請求項１ないし７のいずれかに記載の半導体チップ
    の実装構造。
  9. 【請求項９】 上記実装対象物は、半導体チップであ
    る、請求項１ないし７のいずれかに記載の半導体チップ
    の実装構造。
  10. 【請求項１０】 絶縁性基板上に半導体チップが実装さ
    れた半導体装置であって、請求項１ないし７のいずれか
    に記載した半導体チップの実装構造を有することを特徴
    とする、半導体装置。
  11. 【請求項１１】 上記絶縁性基板は、ポリイミド樹脂に
    よってフィルム状に形成されている、請求項１０に記載
    の半導体装置。
  12. 【請求項１２】 上記絶縁性基板には、上記接続端子部
    の数に応じた複数の貫通孔が格子状に配列形成されてお
    り、その下面に各貫通孔を介して各接続端子部とそれぞ
    れ導通するボール状の外部端子部が複数の形成されてい
    る、請求項１０または１１に記載の半導体装置。
JP23263598A 1997-11-21 1998-08-19 半導体装置 Expired - Lifetime JP4086123B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23263598A JP4086123B2 (ja) 1998-02-10 1998-08-19 半導体装置
KR10-1998-0050017A KR100357757B1 (ko) 1997-11-21 1998-11-20 반도체장치및그제조방법
TW087119257A TW434646B (en) 1997-11-21 1998-11-20 Semiconductor device and method for making the same
US09/196,884 US6204564B1 (en) 1997-11-21 1998-11-20 Semiconductor device and method for making the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-28156 1998-02-10
JP2815698 1998-02-10
JP23263598A JP4086123B2 (ja) 1998-02-10 1998-08-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH11297752A true JPH11297752A (ja) 1999-10-29
JP4086123B2 JP4086123B2 (ja) 2008-05-14

Family

ID=26366202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23263598A Expired - Lifetime JP4086123B2 (ja) 1997-11-21 1998-08-19 半導体装置

Country Status (1)

Country Link
JP (1) JP4086123B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611049B2 (en) 2000-07-12 2003-08-26 Rohm Co., Ltd. Semiconductor device with chamfered substrate and method of making the same
WO2005022626A1 (en) * 2003-09-03 2005-03-10 Infineon Technologies Ag Methods for packaging integrated circuits, and integrated circuit packages produced by the method
KR100679816B1 (ko) * 2001-01-03 2007-02-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN100356537C (zh) * 2003-09-24 2007-12-19 精工爱普生株式会社 半导体装置的制造方法
JP2008281635A (ja) * 2007-05-08 2008-11-20 Bridgestone Corp フレキシブルドライバｉｃの実装方法およびフレキシブルドライバｉｃ
JP2013539226A (ja) * 2010-09-27 2013-10-17 ザイリンクス インコーポレイテッド Ｉｃダイのためのコーナー構造
JP2016072525A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 発光装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611049B2 (en) 2000-07-12 2003-08-26 Rohm Co., Ltd. Semiconductor device with chamfered substrate and method of making the same
US6913950B2 (en) 2000-07-12 2005-07-05 Rohm Co., Ltd. Semiconductor device with chamfered substrate and method of making the same
KR100679816B1 (ko) * 2001-01-03 2007-02-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지
WO2005022626A1 (en) * 2003-09-03 2005-03-10 Infineon Technologies Ag Methods for packaging integrated circuits, and integrated circuit packages produced by the method
CN100356537C (zh) * 2003-09-24 2007-12-19 精工爱普生株式会社 半导体装置的制造方法
US7521293B2 (en) 2003-09-24 2009-04-21 Seiko Epson Corporation Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument
JP2008281635A (ja) * 2007-05-08 2008-11-20 Bridgestone Corp フレキシブルドライバｉｃの実装方法およびフレキシブルドライバｉｃ
JP2013539226A (ja) * 2010-09-27 2013-10-17 ザイリンクス インコーポレイテッド Ｉｃダイのためのコーナー構造
JP2016072525A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 発光装置およびその製造方法

Also Published As

Publication number Publication date
JP4086123B2 (ja) 2008-05-14

Similar Documents

Publication Publication Date Title
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US6028358A (en) Package for a semiconductor device and a semiconductor device
JP3526788B2 (ja) 半導体装置の製造方法
US6734557B2 (en) Semiconductor device
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JPH08186151A (ja) 半導体装置及びその製造方法
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
JPH11297752A (ja) 半導体チップの実装構造、およびこの実装構造を有する半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JP2000243875A (ja) 半導体装置
JP4737995B2 (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JP3676590B2 (ja) 半導体装置
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP2001044326A (ja) 半導体装置およびその製造方法
JPH09199631A (ja) 半導体装置の構造と製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050415

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050421

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080213

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5