JP3676590B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3676590B2 JP3676590B2 JP29500598A JP29500598A JP3676590B2 JP 3676590 B2 JP3676590 B2 JP 3676590B2 JP 29500598 A JP29500598 A JP 29500598A JP 29500598 A JP29500598 A JP 29500598A JP 3676590 B2 JP3676590 B2 JP 3676590B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- terminal portion
- bump
- terminal portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、外部端子部が形成された基板上に、外部端子部と導通するようにして半導体チップが実装された構成の半導体装置に関する。
【０００２】
【従来の技術】
従来より採用されている半導体装置の一例を図７に示す。この半導体装置１では、複数の内部端子部２１，…が一面２０側に形成された基板２の他面２２側に、貫通孔２３を介して内部端子部２１と電気的に導通する複数の外部端子部２４，…が形成されている。そして、この基板２の一面２０上には、いわゆるフェイスアップ方式で半導体チップ３が実装されており、基板２の内部端子部２１と半導体チップ３の端子部（図示略）との間がワイヤ４を介して電気的に接続されている。すなわち、各外部端子部２４とこれに対応する半導体チップ３の端子部とが、ワイヤ４および内部端子部２１と介して導通している。そして、基板２の一面２０側には、半導体チップ３やワイヤ４などを封止するようにして樹脂パッケージ５が形成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、ワイヤ４を用いて半導体チップ３の端子部と基板２の内部端子部２１との間を接続するように構成された半導体装置１では、以下のような不具合が生じる。
【０００４】
すなわち、第１に、ワイヤ４を用いて半導体チップ３の端子部と基板２の内部端子部２１との間を接続するためには、基板２における半導体チップ３の側方領域にワイヤボンディング領域を確保する必要がある。このため、ワイヤボンディング領域を確保すべく基板２の平面視面積を半導体チップ３のそれよりも一定以上大きくしなければならない。したがって、ワイヤ４を用いた半導体装置１では、基板２の平面視面積を小さくするには限界があり、半導体装置１を一定以上小型化することができない。
【０００５】
第２に、ワイヤ４が剥き出しのままではワイヤ４に外力が作用した場合に容易に断線してしまい、また半導体チップ３の端子部形成面３０には一般的に回路素子が一体的に造り込まれていることから、樹脂パッケージ５内にワイヤ４や半導体チップ３を封止するなどしてワイヤ４や回路素子を保護する必要がある。これでは、樹脂パッケージング工程が必要となり作業効率が悪く、コスト的にも不利である。
【０００６】
本願発明は、上記した事情のもとで考え出されたものであって、小型化が達成できるとともに、コスト的に有利に製造できる半導体装置を提供することをその課題としている。
【０００７】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。すなわち、本願発明により提供される半導体装置は、複数のバンプ状端子部が一面側に形成された半導体チップと、長手状とされた複数の内部端子部が一面側に形成され、かつ複数の貫通孔が形成された基板と、この基板の他面側に形成され、かつ上記貫通孔を介してそれぞれが対応する上記内部端子部と接続された外部端子部と、を備え、上記各内部端子部とこれに対応する上記バンプ状端子部とが互いに対向し、かつ電気的に接続された半導体装置であって、上記各外部端子部は、これに対応する上記内部端子部の一端部側において上記貫通孔が形成された位置で導通接続され、かつ上記半導体チップの直下領域に形成されており、上記各バンプ状端子部は、これに対応する上記内部端子部の他端部側において上記複数の貫通孔を避けた位置で導通接続されており、かつ、上記半導体チップと上記基板とは、上記半導体チップの周辺部において上記基板の周縁部がはみ出した状態で、樹脂成分内に導電成分を分散させた構造を有する異方性導電接着剤の上記樹脂成分がそれぞれの一面の間に介在するとともに上記樹脂成分が上記基板における上記半導体チップからはみ出した部分において、当該はみ出した部分の全体を覆った状態で上記半導体チップの側面の下部位置に対して選択的に接触するように存在することによって機械的に接合されているとともに、上記各バンプ状端子部とこれに対応する上記内部端子部との間に上記導電成分が介在することによって電気的に接続されていることを特徴としている。なお、上記各外部端子部は、たとえばハンダによってボール状に形成されている。
【０００８】
バンプ状端子部は、半導体チップの一面側に形成されていることから、バンプ状端子部に対向して接続される基板の内部端子部の他端部側は半導体チップの直下領域に位置することになる。したがって、本願発明では、ワイヤを用いて半導体チップと内部端子部との間を接続する構成のように、半導体チップよりも比較的に大きな平面視面積を有する基板上に半導体チップを実装し、基板における半導体チップの側方領域にワイヤボンディング領域を確保する必要がない。また、各外部端子部も半導体チップの直下領域に形成されていることから、外部端子部に接続される内部端子部の一端部側も半導体チップの直下領域に位置することになる。
【０００９】
このように、本願発明では、内部端子部および外部端子部のそれぞれが半導体チップの直下領域に位置していることから、基板の平面視面積を半導体チップのそれに限りなく近づけることができる。ワイヤを用いて半導体チップと内部端子部との間を接続する構成では、基板の平面視面積を小さくするのに限界があり、これが半導体装置の小型化を阻害する要因の１つとなっていたが、本願発明のように、基板の平面視面積を半導体チップのそれに限りなく近づけることができれば、半導体装置の小型化を実現することができる。
【００１０】
ところで、上記構成の半導体装置は、基板の一面側に内部端子部を、半導体チップの一面側にバンプ状端子部をそれぞれ予め形成しておき、これらの端子部を互いに対向させた状態で基板上に半導体チップを実装した後に、貫通孔内を充填するようにして外部端子部を形成することによって製造される。この方法では、基板上に半導体チップを実装する段階においては外部端子部が形成されておらず、貫通孔の上部開口を内部端子部が覆った状態とされている。このため、貫通孔の直上においてバンプ状端子部が内部端子部と接続される構成とすれば、裏面側の支持がない極めて不安定な状態とされた内部端子部に、バンプ状端子部を接続しなければならない。これでは、内部端子部とバンプ状端子部との間の接続性の面で問題が生じかねない。
【００１１】
これに対して本願発明では、基板の内部端子部の一端部側において貫通孔を介して外部端子部が接続され、他端部側に基板のバンプ状端子部が接続されている。すなわち、外部端子部とバンプ状端子部とは内部端子部を挟んだ状態で互いに位置ずれしており、内部端子部における貫通孔の直上領域を避けて内部端子部とバンプ状端子部とが接続されている。この構成では、上記したような接続性の問題を心配する必要はない。
【００１２】
また、本願発明では、ワイヤを用いずに半導体チップの端子部（バンプ状端子部）と基板の内部端子部との間が接続されていることから、バンプ状端子部と内部端子部との間の断線を回避するという意味において樹脂パッケージを積極的に形成する必要はない。樹脂パッケージを形成しない場合には、作用効率的に、コスト的に有利に半導体装置を製造することができるようになる。
【００１３】
上述の半導体チップと基板との間の接続構造は、たとえば各バンプ状端子部を各内部端子部に対応させた上で半導体チップと基板との間に異方性導電接着剤を介在させ、基板上に半導体チップを載置した状態で、バンプ状端子部と内部端子部との間に超音波振動を供給することによって各端子部の接続部分を合金化することによって形成することができる。
【００１５】
上記構成では、半導体チップと基板との間の機械的および電気的な接続が、異方性導電接着剤のみによって実現されている。すなわち、上記構成の半導体装置を製造する場合には、半導体チップを基板上に実装する工程（機械的な接続工程）と、半導体チップと基板との間を導通させる工程（電気的な接続工程）と、を別工程とする必要はなく、これらの工程を１工程で行うことができる。これによって作業効率の改善が図られ、コスト的に有利に半導体装置を提供することができるようになる。
【００１６】
半導体チップのバンプ状端子部が形成された一面側には、通常各バンプ状端子部と導通する回路素子が造り込まれていることから、半導体チップおよび基板のそれぞれの一面の間に異方性導電接着剤の樹脂成分が介在すれば、半導体チップの回路素子が樹脂成分によって保護されるといった利点が得られる。
【００１７】
好ましい実施の形態においてはさらに、上記複数の外部端子部は、上記基板の他面側における中央部に格子状に配列形成されている。すなわち、いわゆるＢＧＡ（ボールグリッドアレイ）と称される形態の半導体装置においても、本願発明の技術思想を適用して上述した効果を享受することができる。ＢＧＡは、半導体装置を大型化するとなく半導体チップの多ピン化および微細化に対応すべく開発されたものであるため、半導体装置の小型化を実現可能な本願発明をＢＧＡに適用することの利点は大きい。
【００１８】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１９】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。図１は、本願発明に係る半導体装置の一例を表す全体斜視図、図２は、図１の半導体装置を裏面側から見た全体斜視図、図３は、図１のIII −III 線に沿う断面図、図４は、上記半導体装置の半導体チップを裏面側から見た全体斜視図、図５は、上記半導体装置の基板の全体斜視図、図６は、図５の基板を裏面側から見た全体斜視図である。なお、これらの図において、従来の半導体装置を説明するために参照した図面に表されていた部材および要素などと同等なものには同一の符号を付してある。また、本実施形態においては、図２に良く表れているように複数の外部端子部が格子状に配列形成されたＢＧＡ（ボールグリッドアレイ）として構成された半導体装置について説明する。
【００２０】
上記半導体装置１は、図１ないし図３に示したように、基板２上に半導体チップ３が異方性導電接着剤５を介してフェイスダウン方式で実装された構成とされている。異方性導電接着剤５は、樹脂成分５０内に導電成分５１が分散された構成とされており、基板２および半導体チップ３の一面２０，３０どうしが樹脂成分５０によって機械的に接続されているとともに、基板２の一面２０側に形成された内部端子部２１と半導体装置１のバンプ状端子部３１との間が導電成分５１を介して導通接続されている。
【００２１】
半導体チップ３は、ＩＣやＬＳＩなどのベアチップであり、図４に示したようにその一面３０の周縁部に並ぶにようにして複数のバンプ状端子部３１，…が形成されている。これらのバンプ状端子部３１は、半導体チップ３の一面３０側に一体的に造り込まれた回路素子（図示略）に導通しており、たとえば回路素子と同時に一体的に造り込まれた端子パッド（図示略）上に金メッキを施すなどしてバンプ状とされている。
【００２２】
基板２は、図５および図６に示すようにポリイミド樹脂などの基材２ａに複数の貫通孔２３，…が格子状に配列形成されているとともに、これらの貫通孔２３，…と同数の内部端子部２１，…が基材２ａの一面２０側に形成されている。
【００２３】
内部端子部２１は、図５および図６に良く表れているように一端部２１ａが貫通孔２３の上部開口を塞ぐようになされ、この一端部２１ａが基板２の他面２２から貫通孔２３を介して臨んでいる。内部端子部２１の他端部２１ｂは、図５に良く表れているように半導体チップ３のバンプ状端子部３１に対応して、基板２の一面２０における周縁部に並ぶようにして設けられている。なお、内部端子部２１は、基材２ａの一面２０上に銅箔を貼着し、あるいはスパッタリングや蒸着などの適宜の手段によって銅被膜を形成した後に、これをエッチング処理することによって形成される。
【００２４】
基板２の他面２２側には、図２および図３に良く表れているように複数の外部端子部２４，…が形成されている。これらの外部端子部２４，…は、基板２の他面２２において、貫通孔２３を埋めるようにして、かつ半球状に突出するようにして格子状に配列形成されており、貫通孔２３の配置に対応して格子状に配列形成されている。内部端子部２１は、その一端部２１ａにおいて貫通孔２３の上部開口を塞ぐように形成されていることから、外部端子部２４は内部端子部２１の一端部２１ａに導通していることになる。なお、外部端子部２４は、基板２の一面２０側に半導体チップ３を実装した後に、これの表裏を反転させて貫通孔２３に対応させてボール状とされたハンダなどを載置し、ハンダを再溶融・固化させることによって形成される。ハンダを再溶融させた場合には、溶融ハンダが貫通孔２３内に充填され、その表面張力によって溶融ハンダが半球状の形態となる。
【００２５】
図３に良く表れているように、バンプ状端子部３１は、半導体チップ３の一面３０側に形成されていることから、バンプ状端子部３１に対向して接続される基板２の内部端子部２１の他端部２１ｂは半導体チップ３の直下領域に位置している。したがって、本実施形態では、ワイヤを用いて半導体チップ３と内部端子部２１との間を接続する構成のように、半導体チップ３よりも比較的に大きな平面視面積を有する基板２に半導体チップ３を実装し、基板２における半導体チップ３の側方領域にワイヤボンディング領域を確保する必要がない。また、各外部端子部２４も半導体チップ３の直下領域に位置していることから、外部端子部２４に接続される内部端子部２１の一端部２１ａも半導体チップの直下領域に形成されていることになる。
【００２６】
このように、本実施形態では、内部端子部２１および外部端子部２４のそれぞれが半導体チップ３の直下領域に形成されていることから、基板２の平面視面積を半導体チップ３のそれに限りなく近づけることができる。ワイヤを用いて半導体チップ３と内部端子部２１との間を接続する構成では、基板２の平面視面積の小さくするのに限界があり、これが半導体装置１の小型化を阻害する要因の１つとなっていたが、本実施形態のように、基板２の平面視面積を半導体チップ３のそれに限りなく近づけることができれば、半導体装置１の小型化を実現することができる。
【００２７】
異方性導電接着剤５は、既述の通り樹脂成分５０内に導電成分５１を分散させた構造を有している（図３参照）。樹脂成分５０としては、たとえばエポキシ樹脂などの熱硬化性樹脂が好適に採用され、熱硬化させる前の段階においては粘液状あるいは固体状のいずれの形態であってもよい。導電成分５１としては、図面に表されたようなボール状であっても、また図示しないが繊維状ないし針状であってもよい。導電成分５１をボール状に構成する場合には、金属ボールを導電成分５１としてもよいし、樹脂ボールにニッケルメッキや金メッキなどを施したものを導電成分５１としてもよい。
【００２８】
このような異方性導電接着剤５を用いた半導体チップ３と基板２との機械的および電気的な接続は、次のようにして行われる。すなわち、まずヒータなどが組み込まれて予め加熱された支持台の上に基板２を載置し、基板２における内部端子部２１が形成された領域に、粘液状とされた異方性導電接着剤５を塗布し、あるいは固体状とされた異方性導電接着剤５を載置する。そして、各バンプ状端子部３１をこれに対応する内部端子部２１にそれぞれ対向させるようして異方性導電接着剤５上に半導体チップ３を押圧する。
【００２９】
このとき、基板２が加熱されていることから、異方性導電接着剤５の樹脂成分５０も加熱されるが、この段階では異方性導電接着剤５の樹脂成分５０が十分に熱硬化しておらず、樹脂成分５０が粘液状の場合には粘液状態が維持され、樹脂成分５０が固体状の場合には加熱により軟化させられている。このため、異方性導電接着剤５上に半導体チップ３を押圧した場合には、互いに対向するバンプ状端子部３１および内部端子部２１の間に介在する樹脂成分５０が圧し退けられる。すなわち、バンプ状端子部３１および内部端子部２１の間には導電成分５１が選択的に介在させられて、これらの端子部２１，３１の間が電気的に接続される。一方、互いに対向する端子部２１，３１以外の領域は、樹脂成分５０内に導電成分５１が分散したままであるので絶縁性が維持される。そして、異方性導電接着剤５の樹脂成分５０が引き続き加熱されることによって熱硬化し、このとき熱収縮力によって基板２および半導体チップ３の一面２０，３０どうしが機械的に接続される。
【００３０】
このように、異方性導電接着剤５を用いれば、基板２と半導体チップ３との間の機械的および電気的な接続が同時に実現される。すなわち、上記構成の半導体装置１を製造する場合には、半導体チップ３を基板２上に実装する工程（機械的な接続工程）と、半導体チップ３と基板２との間を導通させる工程（電気的な接続工程）と、を別工程とする必要はなく、これらの工程を１工程で行うことができる。これによって作業効率の改善が図られ、コスト的に有利に半導体装置１を提供することができるようになる。
【００３１】
また、半導体チップ３のバンプ状端子部３１が形成された一面３０側には、通常各バンプ状端子部３１と導通する回路素子が造り込まれるのは上記した通りであるが、基板２および半導体チップ３のそれぞれの一面２０，３０の間に異方性導電接着剤５の樹脂成分５０が介在すれば、半導体チップ３の回路素子が樹脂成分５０によって保護されるといった利点が得られる。
【００３２】
さらに、本実施形態では、ワイヤを用いずに半導体チップ３の端子部（バンプ状端子部３１）と基板２の内部端子部２１との間が接続されていることから、バンプ状端子部３１と内部端子部２１との間の断線を回避するという意味において樹脂パッケージを積極的に形成する必要はない。樹脂パッケージを形成しない場合には、作用効率的に、コスト的に有利に半導体装置１を製造することができるようになる。
【００３３】
ところで、基板２上に半導体チップ３を実装する段階においては外部端子部２４が形成されておらず、貫通孔２３の上部開口を内部端子部２１が覆った状態とされている。このため、貫通孔２３の直上においてバンプ状端子部３１が接続される構成とすれば、裏面側の支持がない極めて不安定な状態とされた内部端子部２１に、バンプ状端子部３１を接続しなければならない。これでは、内部端子部２１とバンプ状端子部３１との間の接続性の面で問題が生じかねない。
【００３４】
これに対して本実施形態では、基板２の内部端子部２１の一端部２１ａに貫通孔２３を介して外部端子部２４が接続され、他端部２１ｂに基板２のバンプ状端子部３１が接続されている。すなわち、図３に良く表れているように外部端子部２４とバンプ状端子部３１とは内部端子部２１を挟んだ状態で互いに位置ずれしており、内部端子部２１における貫通孔２３の直上領域を避けて内部端子部２１とバンプ状端子部３１とが接続されている。この構成では、上記したような接続性の問題を心配する必要はない。
【００３５】
なお、半導体チップ３のバンプ状端子部３１と基板２の内部端子部２１との間の接続は、たとえばバンプ状端子部３１を内部端子部２１に対応させて基板２上に半導体チップ３を載置した状態で、バンプ状端子部３１と内部端子部２１との間に超音波振動を供給することによって各端子部２１，３１の接続部分を合金化することによって行ってもよい。
【００３６】
また、基板２の内部端子部２１や外部端子部２４の数は、半導体チップ３のバンプ状端子部３１の数に規定されるものであり、バンプ状端子部３１の数が比較的に少ない場合には、必ずしも外部端子部２４を格子状に配列形成してＢＧＡとして構成する必要はないし、またＢＧＡ以外の半導体装置１においても本願発明の技術思想を適用できるのはいうまでもない。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を表す全体斜視図である。
【図２】図１の半導体装置を裏面側から見た全体斜視図である。
【図３】図１のIII −III 線に沿う断面図である。
【図４】半導体チップを裏面側から見た全体斜視図である。
【図５】基板の全体斜視図である。
【図６】図５の基板を裏面側から見た全体斜視図である。
【図７】従来の半導体装置の一例を表す断面図である。
【符号の説明】
１ 半導体装置
２ 基板
３ 半導体チップ
５ 異方性導電接着剤
２０ 一面（基板の）
２１ 内部端子部
２１ａ 一端部（内部端子部の）
２１ｂ 他端部（内部端子部の）
２２ 他面（基板の）
２３ 貫通孔
２４ 外部端子部
３０ 一面（半導体チップの）
５０ 樹脂成分
５１ 導電成分
【発明の属する技術分野】
本願発明は、外部端子部が形成された基板上に、外部端子部と導通するようにして半導体チップが実装された構成の半導体装置に関する。
【０００２】
【従来の技術】
従来より採用されている半導体装置の一例を図７に示す。この半導体装置１では、複数の内部端子部２１，…が一面２０側に形成された基板２の他面２２側に、貫通孔２３を介して内部端子部２１と電気的に導通する複数の外部端子部２４，…が形成されている。そして、この基板２の一面２０上には、いわゆるフェイスアップ方式で半導体チップ３が実装されており、基板２の内部端子部２１と半導体チップ３の端子部（図示略）との間がワイヤ４を介して電気的に接続されている。すなわち、各外部端子部２４とこれに対応する半導体チップ３の端子部とが、ワイヤ４および内部端子部２１と介して導通している。そして、基板２の一面２０側には、半導体チップ３やワイヤ４などを封止するようにして樹脂パッケージ５が形成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、ワイヤ４を用いて半導体チップ３の端子部と基板２の内部端子部２１との間を接続するように構成された半導体装置１では、以下のような不具合が生じる。
【０００４】
すなわち、第１に、ワイヤ４を用いて半導体チップ３の端子部と基板２の内部端子部２１との間を接続するためには、基板２における半導体チップ３の側方領域にワイヤボンディング領域を確保する必要がある。このため、ワイヤボンディング領域を確保すべく基板２の平面視面積を半導体チップ３のそれよりも一定以上大きくしなければならない。したがって、ワイヤ４を用いた半導体装置１では、基板２の平面視面積を小さくするには限界があり、半導体装置１を一定以上小型化することができない。
【０００５】
第２に、ワイヤ４が剥き出しのままではワイヤ４に外力が作用した場合に容易に断線してしまい、また半導体チップ３の端子部形成面３０には一般的に回路素子が一体的に造り込まれていることから、樹脂パッケージ５内にワイヤ４や半導体チップ３を封止するなどしてワイヤ４や回路素子を保護する必要がある。これでは、樹脂パッケージング工程が必要となり作業効率が悪く、コスト的にも不利である。
【０００６】
本願発明は、上記した事情のもとで考え出されたものであって、小型化が達成できるとともに、コスト的に有利に製造できる半導体装置を提供することをその課題としている。
【０００７】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。すなわち、本願発明により提供される半導体装置は、複数のバンプ状端子部が一面側に形成された半導体チップと、長手状とされた複数の内部端子部が一面側に形成され、かつ複数の貫通孔が形成された基板と、この基板の他面側に形成され、かつ上記貫通孔を介してそれぞれが対応する上記内部端子部と接続された外部端子部と、を備え、上記各内部端子部とこれに対応する上記バンプ状端子部とが互いに対向し、かつ電気的に接続された半導体装置であって、上記各外部端子部は、これに対応する上記内部端子部の一端部側において上記貫通孔が形成された位置で導通接続され、かつ上記半導体チップの直下領域に形成されており、上記各バンプ状端子部は、これに対応する上記内部端子部の他端部側において上記複数の貫通孔を避けた位置で導通接続されており、かつ、上記半導体チップと上記基板とは、上記半導体チップの周辺部において上記基板の周縁部がはみ出した状態で、樹脂成分内に導電成分を分散させた構造を有する異方性導電接着剤の上記樹脂成分がそれぞれの一面の間に介在するとともに上記樹脂成分が上記基板における上記半導体チップからはみ出した部分において、当該はみ出した部分の全体を覆った状態で上記半導体チップの側面の下部位置に対して選択的に接触するように存在することによって機械的に接合されているとともに、上記各バンプ状端子部とこれに対応する上記内部端子部との間に上記導電成分が介在することによって電気的に接続されていることを特徴としている。なお、上記各外部端子部は、たとえばハンダによってボール状に形成されている。
【０００８】
バンプ状端子部は、半導体チップの一面側に形成されていることから、バンプ状端子部に対向して接続される基板の内部端子部の他端部側は半導体チップの直下領域に位置することになる。したがって、本願発明では、ワイヤを用いて半導体チップと内部端子部との間を接続する構成のように、半導体チップよりも比較的に大きな平面視面積を有する基板上に半導体チップを実装し、基板における半導体チップの側方領域にワイヤボンディング領域を確保する必要がない。また、各外部端子部も半導体チップの直下領域に形成されていることから、外部端子部に接続される内部端子部の一端部側も半導体チップの直下領域に位置することになる。
【０００９】
このように、本願発明では、内部端子部および外部端子部のそれぞれが半導体チップの直下領域に位置していることから、基板の平面視面積を半導体チップのそれに限りなく近づけることができる。ワイヤを用いて半導体チップと内部端子部との間を接続する構成では、基板の平面視面積を小さくするのに限界があり、これが半導体装置の小型化を阻害する要因の１つとなっていたが、本願発明のように、基板の平面視面積を半導体チップのそれに限りなく近づけることができれば、半導体装置の小型化を実現することができる。
【００１０】
ところで、上記構成の半導体装置は、基板の一面側に内部端子部を、半導体チップの一面側にバンプ状端子部をそれぞれ予め形成しておき、これらの端子部を互いに対向させた状態で基板上に半導体チップを実装した後に、貫通孔内を充填するようにして外部端子部を形成することによって製造される。この方法では、基板上に半導体チップを実装する段階においては外部端子部が形成されておらず、貫通孔の上部開口を内部端子部が覆った状態とされている。このため、貫通孔の直上においてバンプ状端子部が内部端子部と接続される構成とすれば、裏面側の支持がない極めて不安定な状態とされた内部端子部に、バンプ状端子部を接続しなければならない。これでは、内部端子部とバンプ状端子部との間の接続性の面で問題が生じかねない。
【００１１】
これに対して本願発明では、基板の内部端子部の一端部側において貫通孔を介して外部端子部が接続され、他端部側に基板のバンプ状端子部が接続されている。すなわち、外部端子部とバンプ状端子部とは内部端子部を挟んだ状態で互いに位置ずれしており、内部端子部における貫通孔の直上領域を避けて内部端子部とバンプ状端子部とが接続されている。この構成では、上記したような接続性の問題を心配する必要はない。
【００１２】
また、本願発明では、ワイヤを用いずに半導体チップの端子部（バンプ状端子部）と基板の内部端子部との間が接続されていることから、バンプ状端子部と内部端子部との間の断線を回避するという意味において樹脂パッケージを積極的に形成する必要はない。樹脂パッケージを形成しない場合には、作用効率的に、コスト的に有利に半導体装置を製造することができるようになる。
【００１３】
上述の半導体チップと基板との間の接続構造は、たとえば各バンプ状端子部を各内部端子部に対応させた上で半導体チップと基板との間に異方性導電接着剤を介在させ、基板上に半導体チップを載置した状態で、バンプ状端子部と内部端子部との間に超音波振動を供給することによって各端子部の接続部分を合金化することによって形成することができる。
【００１５】
上記構成では、半導体チップと基板との間の機械的および電気的な接続が、異方性導電接着剤のみによって実現されている。すなわち、上記構成の半導体装置を製造する場合には、半導体チップを基板上に実装する工程（機械的な接続工程）と、半導体チップと基板との間を導通させる工程（電気的な接続工程）と、を別工程とする必要はなく、これらの工程を１工程で行うことができる。これによって作業効率の改善が図られ、コスト的に有利に半導体装置を提供することができるようになる。
【００１６】
半導体チップのバンプ状端子部が形成された一面側には、通常各バンプ状端子部と導通する回路素子が造り込まれていることから、半導体チップおよび基板のそれぞれの一面の間に異方性導電接着剤の樹脂成分が介在すれば、半導体チップの回路素子が樹脂成分によって保護されるといった利点が得られる。
【００１７】
好ましい実施の形態においてはさらに、上記複数の外部端子部は、上記基板の他面側における中央部に格子状に配列形成されている。すなわち、いわゆるＢＧＡ（ボールグリッドアレイ）と称される形態の半導体装置においても、本願発明の技術思想を適用して上述した効果を享受することができる。ＢＧＡは、半導体装置を大型化するとなく半導体チップの多ピン化および微細化に対応すべく開発されたものであるため、半導体装置の小型化を実現可能な本願発明をＢＧＡに適用することの利点は大きい。
【００１８】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１９】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。図１は、本願発明に係る半導体装置の一例を表す全体斜視図、図２は、図１の半導体装置を裏面側から見た全体斜視図、図３は、図１のIII −III 線に沿う断面図、図４は、上記半導体装置の半導体チップを裏面側から見た全体斜視図、図５は、上記半導体装置の基板の全体斜視図、図６は、図５の基板を裏面側から見た全体斜視図である。なお、これらの図において、従来の半導体装置を説明するために参照した図面に表されていた部材および要素などと同等なものには同一の符号を付してある。また、本実施形態においては、図２に良く表れているように複数の外部端子部が格子状に配列形成されたＢＧＡ（ボールグリッドアレイ）として構成された半導体装置について説明する。
【００２０】
上記半導体装置１は、図１ないし図３に示したように、基板２上に半導体チップ３が異方性導電接着剤５を介してフェイスダウン方式で実装された構成とされている。異方性導電接着剤５は、樹脂成分５０内に導電成分５１が分散された構成とされており、基板２および半導体チップ３の一面２０，３０どうしが樹脂成分５０によって機械的に接続されているとともに、基板２の一面２０側に形成された内部端子部２１と半導体装置１のバンプ状端子部３１との間が導電成分５１を介して導通接続されている。
【００２１】
半導体チップ３は、ＩＣやＬＳＩなどのベアチップであり、図４に示したようにその一面３０の周縁部に並ぶにようにして複数のバンプ状端子部３１，…が形成されている。これらのバンプ状端子部３１は、半導体チップ３の一面３０側に一体的に造り込まれた回路素子（図示略）に導通しており、たとえば回路素子と同時に一体的に造り込まれた端子パッド（図示略）上に金メッキを施すなどしてバンプ状とされている。
【００２２】
基板２は、図５および図６に示すようにポリイミド樹脂などの基材２ａに複数の貫通孔２３，…が格子状に配列形成されているとともに、これらの貫通孔２３，…と同数の内部端子部２１，…が基材２ａの一面２０側に形成されている。
【００２３】
内部端子部２１は、図５および図６に良く表れているように一端部２１ａが貫通孔２３の上部開口を塞ぐようになされ、この一端部２１ａが基板２の他面２２から貫通孔２３を介して臨んでいる。内部端子部２１の他端部２１ｂは、図５に良く表れているように半導体チップ３のバンプ状端子部３１に対応して、基板２の一面２０における周縁部に並ぶようにして設けられている。なお、内部端子部２１は、基材２ａの一面２０上に銅箔を貼着し、あるいはスパッタリングや蒸着などの適宜の手段によって銅被膜を形成した後に、これをエッチング処理することによって形成される。
【００２４】
基板２の他面２２側には、図２および図３に良く表れているように複数の外部端子部２４，…が形成されている。これらの外部端子部２４，…は、基板２の他面２２において、貫通孔２３を埋めるようにして、かつ半球状に突出するようにして格子状に配列形成されており、貫通孔２３の配置に対応して格子状に配列形成されている。内部端子部２１は、その一端部２１ａにおいて貫通孔２３の上部開口を塞ぐように形成されていることから、外部端子部２４は内部端子部２１の一端部２１ａに導通していることになる。なお、外部端子部２４は、基板２の一面２０側に半導体チップ３を実装した後に、これの表裏を反転させて貫通孔２３に対応させてボール状とされたハンダなどを載置し、ハンダを再溶融・固化させることによって形成される。ハンダを再溶融させた場合には、溶融ハンダが貫通孔２３内に充填され、その表面張力によって溶融ハンダが半球状の形態となる。
【００２５】
図３に良く表れているように、バンプ状端子部３１は、半導体チップ３の一面３０側に形成されていることから、バンプ状端子部３１に対向して接続される基板２の内部端子部２１の他端部２１ｂは半導体チップ３の直下領域に位置している。したがって、本実施形態では、ワイヤを用いて半導体チップ３と内部端子部２１との間を接続する構成のように、半導体チップ３よりも比較的に大きな平面視面積を有する基板２に半導体チップ３を実装し、基板２における半導体チップ３の側方領域にワイヤボンディング領域を確保する必要がない。また、各外部端子部２４も半導体チップ３の直下領域に位置していることから、外部端子部２４に接続される内部端子部２１の一端部２１ａも半導体チップの直下領域に形成されていることになる。
【００２６】
このように、本実施形態では、内部端子部２１および外部端子部２４のそれぞれが半導体チップ３の直下領域に形成されていることから、基板２の平面視面積を半導体チップ３のそれに限りなく近づけることができる。ワイヤを用いて半導体チップ３と内部端子部２１との間を接続する構成では、基板２の平面視面積の小さくするのに限界があり、これが半導体装置１の小型化を阻害する要因の１つとなっていたが、本実施形態のように、基板２の平面視面積を半導体チップ３のそれに限りなく近づけることができれば、半導体装置１の小型化を実現することができる。
【００２７】
異方性導電接着剤５は、既述の通り樹脂成分５０内に導電成分５１を分散させた構造を有している（図３参照）。樹脂成分５０としては、たとえばエポキシ樹脂などの熱硬化性樹脂が好適に採用され、熱硬化させる前の段階においては粘液状あるいは固体状のいずれの形態であってもよい。導電成分５１としては、図面に表されたようなボール状であっても、また図示しないが繊維状ないし針状であってもよい。導電成分５１をボール状に構成する場合には、金属ボールを導電成分５１としてもよいし、樹脂ボールにニッケルメッキや金メッキなどを施したものを導電成分５１としてもよい。
【００２８】
このような異方性導電接着剤５を用いた半導体チップ３と基板２との機械的および電気的な接続は、次のようにして行われる。すなわち、まずヒータなどが組み込まれて予め加熱された支持台の上に基板２を載置し、基板２における内部端子部２１が形成された領域に、粘液状とされた異方性導電接着剤５を塗布し、あるいは固体状とされた異方性導電接着剤５を載置する。そして、各バンプ状端子部３１をこれに対応する内部端子部２１にそれぞれ対向させるようして異方性導電接着剤５上に半導体チップ３を押圧する。
【００２９】
このとき、基板２が加熱されていることから、異方性導電接着剤５の樹脂成分５０も加熱されるが、この段階では異方性導電接着剤５の樹脂成分５０が十分に熱硬化しておらず、樹脂成分５０が粘液状の場合には粘液状態が維持され、樹脂成分５０が固体状の場合には加熱により軟化させられている。このため、異方性導電接着剤５上に半導体チップ３を押圧した場合には、互いに対向するバンプ状端子部３１および内部端子部２１の間に介在する樹脂成分５０が圧し退けられる。すなわち、バンプ状端子部３１および内部端子部２１の間には導電成分５１が選択的に介在させられて、これらの端子部２１，３１の間が電気的に接続される。一方、互いに対向する端子部２１，３１以外の領域は、樹脂成分５０内に導電成分５１が分散したままであるので絶縁性が維持される。そして、異方性導電接着剤５の樹脂成分５０が引き続き加熱されることによって熱硬化し、このとき熱収縮力によって基板２および半導体チップ３の一面２０，３０どうしが機械的に接続される。
【００３０】
このように、異方性導電接着剤５を用いれば、基板２と半導体チップ３との間の機械的および電気的な接続が同時に実現される。すなわち、上記構成の半導体装置１を製造する場合には、半導体チップ３を基板２上に実装する工程（機械的な接続工程）と、半導体チップ３と基板２との間を導通させる工程（電気的な接続工程）と、を別工程とする必要はなく、これらの工程を１工程で行うことができる。これによって作業効率の改善が図られ、コスト的に有利に半導体装置１を提供することができるようになる。
【００３１】
また、半導体チップ３のバンプ状端子部３１が形成された一面３０側には、通常各バンプ状端子部３１と導通する回路素子が造り込まれるのは上記した通りであるが、基板２および半導体チップ３のそれぞれの一面２０，３０の間に異方性導電接着剤５の樹脂成分５０が介在すれば、半導体チップ３の回路素子が樹脂成分５０によって保護されるといった利点が得られる。
【００３２】
さらに、本実施形態では、ワイヤを用いずに半導体チップ３の端子部（バンプ状端子部３１）と基板２の内部端子部２１との間が接続されていることから、バンプ状端子部３１と内部端子部２１との間の断線を回避するという意味において樹脂パッケージを積極的に形成する必要はない。樹脂パッケージを形成しない場合には、作用効率的に、コスト的に有利に半導体装置１を製造することができるようになる。
【００３３】
ところで、基板２上に半導体チップ３を実装する段階においては外部端子部２４が形成されておらず、貫通孔２３の上部開口を内部端子部２１が覆った状態とされている。このため、貫通孔２３の直上においてバンプ状端子部３１が接続される構成とすれば、裏面側の支持がない極めて不安定な状態とされた内部端子部２１に、バンプ状端子部３１を接続しなければならない。これでは、内部端子部２１とバンプ状端子部３１との間の接続性の面で問題が生じかねない。
【００３４】
これに対して本実施形態では、基板２の内部端子部２１の一端部２１ａに貫通孔２３を介して外部端子部２４が接続され、他端部２１ｂに基板２のバンプ状端子部３１が接続されている。すなわち、図３に良く表れているように外部端子部２４とバンプ状端子部３１とは内部端子部２１を挟んだ状態で互いに位置ずれしており、内部端子部２１における貫通孔２３の直上領域を避けて内部端子部２１とバンプ状端子部３１とが接続されている。この構成では、上記したような接続性の問題を心配する必要はない。
【００３５】
なお、半導体チップ３のバンプ状端子部３１と基板２の内部端子部２１との間の接続は、たとえばバンプ状端子部３１を内部端子部２１に対応させて基板２上に半導体チップ３を載置した状態で、バンプ状端子部３１と内部端子部２１との間に超音波振動を供給することによって各端子部２１，３１の接続部分を合金化することによって行ってもよい。
【００３６】
また、基板２の内部端子部２１や外部端子部２４の数は、半導体チップ３のバンプ状端子部３１の数に規定されるものであり、バンプ状端子部３１の数が比較的に少ない場合には、必ずしも外部端子部２４を格子状に配列形成してＢＧＡとして構成する必要はないし、またＢＧＡ以外の半導体装置１においても本願発明の技術思想を適用できるのはいうまでもない。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を表す全体斜視図である。
【図２】図１の半導体装置を裏面側から見た全体斜視図である。
【図３】図１のIII −III 線に沿う断面図である。
【図４】半導体チップを裏面側から見た全体斜視図である。
【図５】基板の全体斜視図である。
【図６】図５の基板を裏面側から見た全体斜視図である。
【図７】従来の半導体装置の一例を表す断面図である。
【符号の説明】
１ 半導体装置
２ 基板
３ 半導体チップ
５ 異方性導電接着剤
２０ 一面（基板の）
２１ 内部端子部
２１ａ 一端部（内部端子部の）
２１ｂ 他端部（内部端子部の）
２２ 他面（基板の）
２３ 貫通孔
２４ 外部端子部
３０ 一面（半導体チップの）
５０ 樹脂成分
５１ 導電成分
Claims (3)
- 複数のバンプ状端子部が一面側に形成された半導体チップと、長手状とされた複数の内部端子部が一面側に形成され、かつ複数の貫通孔が形成された基板と、この基板の他面側に形成され、かつ上記貫通孔を介してそれぞれが対応する上記内部端子部と接続された外部端子部と、を備え、上記各内部端子部とこれに対応する上記バンプ状端子部とが互いに対向し、かつ電気的に接続された半導体装置であって、
上記各外部端子部は、これに対応する上記内部端子部の一端部側において上記貫通孔が形成された位置で導通接続され、かつ上記半導体チップの直下領域に形成されており、上記各バンプ状端子部は、これに対応する上記内部端子部の他端部側において上記複数の貫通孔を避けた位置で導通接続されており、かつ、
上記半導体チップと上記基板とは、上記半導体チップの周辺部において上記基板の周縁部がはみ出した状態で、樹脂成分内に導電成分を分散させた構造を有する異方性導電接着剤の上記樹脂成分がそれぞれの一面の間に介在するとともに上記樹脂成分が上記基板における上記半導体チップからはみ出した部分において、当該はみ出した部分の全体を覆った状態で上記半導体チップの側面の下部位置に対して選択的に接触するように存在することによって機械的に接合されているとともに、上記各バンプ状端子部とこれに対応する上記内部端子部との間に上記導電成分が介在することによって電気的に接続されていることを特徴とする、半導体装置。 - 上記複数の外部端子部は、上記基板の他面側における中央部に格子状に配列形成されている、請求項１に記載の半導体装置。
- 上記各外部端子部は、ハンダによってボール状に形成されている、請求項１または２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29500598A JP3676590B2 (ja) | 1998-10-16 | 1998-10-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29500598A JP3676590B2 (ja) | 1998-10-16 | 1998-10-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124256A JP2000124256A (ja) | 2000-04-28 |
| JP3676590B2 true JP3676590B2 (ja) | 2005-07-27 |
Family
ID=17815114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29500598A Expired - Fee Related JP3676590B2 (ja) | 1998-10-16 | 1998-10-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3676590B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261190A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP4977937B2 (ja) * | 2001-09-25 | 2012-07-18 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
-
1998
- 1998-10-16 JP JP29500598A patent/JP3676590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124256A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
| KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3679199B2 (ja) | 半導体パッケージ装置 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3593833B2 (ja) | 半導体装置 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP3676590B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP3058266B2 (ja) | 半導体集積回路装置及びその半導体ベアチップ実装方法 | |
| US6426554B1 (en) | Semiconductor device | |
| TWI387067B (zh) | 無基板晶片封裝及其製造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| JPH11297752A (ja) | 半導体チップの実装構造、およびこの実装構造を有する半導体装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP3676591B2 (ja) | 半導体装置 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JP2000133743A (ja) | 半導体チップの実装構造、およびこれを備えた半導体装置 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2551243B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |