TWI387067B - 無基板晶片封裝及其製造方法 - Google Patents

無基板晶片封裝及其製造方法 Download PDF

Info

Publication number
TWI387067B
TWI387067B TW098108543A TW98108543A TWI387067B TW I387067 B TWI387067 B TW I387067B TW 098108543 A TW098108543 A TW 098108543A TW 98108543 A TW98108543 A TW 98108543A TW I387067 B TWI387067 B TW I387067B
Authority
TW
Taiwan
Prior art keywords
contacts
metal plate
substrateless
pads
wafer
Prior art date
Application number
TW098108543A
Other languages
English (en)
Other versions
TW201036113A (en
Inventor
Shih Wen Chou
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW098108543A priority Critical patent/TWI387067B/zh
Publication of TW201036113A publication Critical patent/TW201036113A/zh
Application granted granted Critical
Publication of TWI387067B publication Critical patent/TWI387067B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

無基板晶片封裝及其製造方法
本發明係關於一種無基板晶片封裝及其製造方法,特別係關於一種移除基板之晶片封裝及其製造方法。
基板係習知封裝技術中用來承載晶粒之載體,並且電性連接至晶粒之焊墊(bonding pad)。除了基板之厚度會使得封裝件之整體厚度增加,另外電氣特性(electrical characteristics)也會受到基板之電路層佈置的影響。亦即傳遞電氣訊號之路徑會太長而電阻增加。
此外,基板之絕緣層多為導熱不佳之高分子材料,例如:環氧樹脂及聚亞醯胺(polyimide),因此會影響封裝件之散熱。
此外,基板之膨脹係數均和封裝膠體不同或不匹配。因此當受到溫昇後,例如:加熱固化或迴焊(reflow),會在二者之結合界面間產生殘留應力,甚至因應力產生裂縫之破壞。
近來電子封裝領域之發展趨勢,多要求電子封裝件能夠輕、薄、短、小。為滿足此一需求,或可採取晶圓級封裝技術將外部電路及I/O接點直接形成在晶片上,但相對製造成本就會增高很多。為此本發明提出一種封裝結構,不但能符合電子封裝領域之發展趨勢,而且也是採成本較低之製程製造。
本發明之一範例係提供一種無基板晶片封裝及其製造方法,藉由一般電路板之製程就能完成無基板之晶片封裝,因此製造成本低廉。
本發明之一範例係提供一種整體厚度薄之晶片封裝結構。藉由一暫時金屬板完成前半部份之製程,再將暫時金屬板以蝕刻去除,如此就能得到無基板之薄型晶片封裝件。
綜上所述,本發明揭露一種無基板晶片封裝,其包含一圖案化線路層、複數個連接柱、複數個第二接點、一晶片、一黏膠層、複數個金屬導線及封裝膠體。該圖案化線路層包含複數個接墊、複數個第一接點及複數個連接至少一該接墊與至少一該第一接點之連接線。該複數個連接柱係設置於圖案化線路層之至少一該第一接點上。該複數個第二接點係設置於至少一該連接柱上。該晶片包含一主動面及複數個設置於主動面上之銲墊。該黏膠層黏著結合於該晶片之主動面及圖案化線路層之間。該複數個金屬導線電性連接該晶片之銲墊及該複數個第二接點。該封裝膠體至少覆蓋該晶片、該圖案化線路層、該複數個連接柱、該複數個第二接點及該複數個金屬導線之一部份。
本發明另揭露一種無基板晶片封裝之製造方法,其包含下列步驟:提供一金屬板,其包含一第一表面及一第二表面,其中該第一表面具有複數個第一凸部、複數個第一凹部及至少一第二凹部,又該第二表面上具有一對應第二凹部之第三凹部,該第三凹部中具一與該第二凹部相連通之通孔;形成複數個接墊及複數個第一接點於該金屬板上之複數個第一凸部與第二凹部上,其中該至少一接墊與至少第一接點彼此連接;形成複數個第二接點於該第三凹部上;提供一晶片,其具有一主動面,及複數個設置於主動面上之銲墊,並黏置該晶片於該金屬板之第一表面上,及藉由該金屬板之通孔曝露出該晶片之主動面之銲墊;藉由複數個金屬導線穿過該金屬板之通孔電性連接該主動面之銲墊及該複數個第二接點;以封裝膠體覆蓋該晶片、該金屬板之第一表面及該複數個金屬導線;以及選擇性蝕刻該金屬板之第二表面直至該複數個接墊露出。
本發明另揭露一種無基板晶片封裝之製造方法,其包含下列步驟:提供一金屬板,其包含一第一表面及一第二表面,又該第二表面上具有一凹部,該凹部中具一和該第一表面相接之通孔;形成複數個接墊及複數個第一接點於該金屬板之該第一表面,其中該至少一接墊與至少第一接點彼此連接;形成複數個第二接點於該凹部上;提供一晶片,其具有一主動面,及複數個設置於主動面上之銲墊,並黏置該晶片於該金屬板之第一表面上,及藉由該金屬板之通孔曝露出該晶片之主動面之銲墊;藉由複數個金屬導線穿過該金屬板之通孔電性連接該主動面之銲墊及該複數個第二接點;以封裝膠體覆蓋該晶片、該金屬板之第一表面及該複數個金屬導線;以及選擇性蝕刻該金屬板之第二表面直至該複數個接墊露出。
圖1A~1E係本發明一實施例之無基板晶片封裝製造方法之示意圖。如圖1A所示,提供一金屬板18,其包含一第一表面181及一第二表面182。於此實施例中,該第一表面181具有複數個第一凸部1811、第一凹部1812及至少一第二凹部1813。然於其他實施例中,該第一表面181不需要設有該第一凸部1811、第一凹部1812及第二凹部1813,亦即第一表面181仍維持一完整之平面。又該第二表面182上具有一對應第二凹部1813之第三凹部1821,該第三凹部1821中具有一與該第二凹部1813相連通之通孔141。該第一凹部1812、第二凹部1813、第三凹部1821及通孔141可藉由蝕刻製程形成於原本為平板狀之金屬板18上。該金屬板18可以是銅、鐵或鋁之金屬材料。
參見圖1A,於此實施例中,繼續形成複數個接墊111於該金屬板18上之複數個第一凸部1811,及形成複數個第一接點112於該金屬板18上之第二凹部1813上,例如:以鍍金之電鍍(或噴印、印刷等製程)製程形成接墊111及第一接點112於銅材之金屬板18上,或者電鍍(或噴印、印刷等製程)鈀、銀、鎳金合金或錫鉛合金等焊接性較佳之金屬材料。然於前述其他實施例中,該複數個接墊111可以直接形成於一完整平面之第一表面181上,因此該複數個接墊111係凸設於該第一表面181。接著,於該複數個第一凹部1812及該第二凹部1813內形成複數個連接線113,如此使得該至少一接墊111與至少第一接點112彼此相連接。該連接線113也可採用電鍍方式形成。相似地,形成複數個第二接點13於該第三凹部1821上,亦即於第三凹部1821之四周底面電鍍複數個第二接點13,例如:電鍍金、鈀、銀、鎳金合金或錫鉛合金。該複數個接墊111、複數個第一接點112及複數個連接線113構成圖案化線路層11。
如圖1B所示,提供一晶片12,其具有一主動面121及複數個設置於主動面121上之銲墊122。並藉由一黏膠層15黏置該晶片12於該金屬板18之第一表面181上,且該金屬板18之通孔141使該晶片12之主動面121之銲墊122露出。經過通孔141可以完成銲墊122和該複數個第二接點13間電性連接,亦即藉由複數個金屬導線16穿過金屬板18之通孔141,從而電性連接該主動面121之銲墊122及該複數個第二接點13。該黏膠層15可以藉由塗佈或印刷等方式覆蓋於金屬板18之第一表面181上對應於晶片12之主動面121處,亦即覆蓋於第一表面181上有主動面121疊置之區域。
為保護晶片12及金屬導線16不受外力破壞,可以封裝膠體19覆蓋該晶片12、該金屬板18之第一表面181及該複數個金屬導線16,參見圖1C。該封裝膠體19可採轉注模(transfer molding)或壓縮模(Compression molding)方式填充於第二凹部1813、通孔141及第三凹部1821內,及覆蓋該晶片12之背面及該金屬板18之第一表面181上。
由於金屬板18之第二表面182除第三凹部1821為凹入部分,其他部分均為一平坦之板面。於模封(molding)時,可使用習用之平底下模具抵靠於第二表面182之平坦部分,並使封裝膠體19充填於第三凹部1821中,無需另外製作專用模具,就能大幅節省成本。
如圖1D所示,藉由蝕刻製程將大部份金屬板18移除,僅留下位於複數個第一接點112及複數個第二接點13間之複數個連接柱14。亦即,選擇性蝕刻該金屬板18之第二表面182直至該複數個接墊11露出,且連接線113及第一接點112也會露出。
如圖1E所示,於該複數個接墊111表面分別固定複數個錫球17,如此無基板晶片封裝10就具有外部I/O接點,並可供焊接於其他電路板上。錫球17之最底處可較封裝膠體19之下表面更低,如此有利於焊接至平板狀之電路板。
圖2係圖1D中尚未固定複數個錫球17之無基板晶片封裝之仰視圖。如圖所示,該封裝膠體19環繞圖案化線路層11,又可清楚見到該圖案化線路層11包含複數個接墊111、複數個第一接點112及複數個連接至少一該接墊111與至少一連接該第一接點112之連接線113。兩個區域之黏膠層15也因金屬板18之移除而露出,當然該黏膠層15也以加熱而固化。中間長條狀之封裝膠體19將複數個金屬導線16及第二接點13覆蓋並保護。圖1A~1E中之截面圖係對應至圖2中A一A剖面線。
圖3係本發明一實施例之無基板晶片封裝件之剖面示意圖。無基板晶片封裝10包含一圖案化線路層11、複數個連接柱14、複數個第二接點13、一晶片12、一黏膠層15、複數個金屬導線16及一封裝膠體19。該一圖案化線路層11包含複數個接墊111、複數個第一接點112及複數個連接至少一該接墊111與至少一該第一接點112之連接線113。該複數個連接柱14設置於該圖案化線路層11之至少一該第一接點上112。該複數個第二接點13設置於至少一該連接柱14上。該晶片12包含一主動面121及複數個設置於主動面121上之銲墊122。該黏膠層15黏著結合於該晶片12之主動面121及該圖案化線路層11之間。該複數個金屬導線16電性連接該晶片12之銲墊122及該複數個第二接點13。該封裝膠體19至少覆蓋該晶片12、該圖案化線路層11、該複數個連接柱14、該複數個第二接點13及該複數個金屬導線16之一部份。該封裝膠體19底部設置有複數個凹穴(未標號),且該複數個接墊111係分別位於該封裝膠體19之複數個凹穴內。
圖4A~4E係本發明另一實施例之無基板晶片封裝製造方法之示意圖。如圖4A所示,提供一金屬板48,其包含一第一表面481及一第二表面482。又該第二表面482中央上具有一凹部4821,該凹部4821中具有一與該第一表面481相連通之通孔441。該凹部4821及通孔441可藉由蝕刻製程形成於原本為平板狀之金屬板48上。該金屬板48可以是銅、鐵或鋁之金屬材料。
參見圖4A,於此實施例中,繼續形成複數個接墊411於該金屬板48之第一表面481,及形成複數個第一接點412於該金屬板48之第一表面481上鄰接通孔441處,例如:以鍍金之電鍍(或噴印、印刷等製程)製程形成接墊411及第一接點412於銅材之金屬板48上,或者電鍍(或噴印、印刷等製程)鈀、銀、鎳金合金或錫鉛合金等焊接性較佳之金屬材料。然於前述其他實施例中,該複數個接墊411可以直接形成於一完整平面之第一表面481上,因此該複數個接墊411係凸設於該第一表面481。接著,於該複數個接墊411及該複數個第一接點412間形成複數個連接線413,如此使得該至少一接墊411與至少第一接點412彼此相連接。該連接線413也可採用電鍍方式形成。相似地,形成複數個第二接點43於該凹部4821上,亦即於凹部4821之四周底面電鍍複數個第二接點43,例如:電鍍金、鈀、銀、鎳金合金或錫鉛合金。該複數個接墊411、複數個第一接點412及複數個連接線413構成圖案化線路層41。
如圖4B所示,提供一晶片42,其具有一主動面421及複數個設置於主動面421上之銲墊422。並藉由一黏膠層45黏置該晶片42於該金屬板48之第一表面481上,且該金屬板48之通孔441使該晶片42之主動面421之銲墊422露出。經過通孔441可以完成銲墊422和該複數個第二接點43間電性連接,亦即藉由複數個金屬導線46穿過金屬板48之通孔441,從而電性連接該主動面421之銲墊422及該複數個第二接點43。該黏膠層45可以藉由塗佈或印刷等方式覆蓋於金屬板48之第一表面481上對應於晶片42之主動面421處,亦即覆蓋於第一表面481上有主動面421疊置之區域。
為保護晶片42及金屬導線46不受外力破壞,可以封裝膠體49覆蓋該晶片42、該金屬板48之第一表面481及該複數個金屬導線46,參見圖4C。該封裝膠體49可採轉注模(transfer molding)或壓縮模(Compression molding)方式填充於通孔441及凹部4821內,及覆蓋該晶片42之背面及該金屬板48之第一表面481上。
由於金屬板48之第二表面482除凹部4821為凹入部分,其他部分均為一平坦之板面。於模封(molding)時,可使用習用之平底下模具抵靠於第二表面482之平坦部分,並使封裝膠體49充填於凹部4821中,無需另外製作專用模具,就能大幅節省成本。
如圖4D所示,藉由蝕刻製程將大部份金屬板48移除,僅留下位於複數個第一接點412及複數個第二接點43間之複數個連接柱44。亦即,選擇性蝕刻該金屬板48之第二表面482直至該複數個接墊41露出,且連接線413及第一接點412也會露出。
如圖4E所示,於該複數個接墊411表面分別固定複數個錫球47,如此無基板晶片封裝40就具有外部I/O接點,並可供焊接於其他電路板上。
本發明之技術內容及技術特點已揭示如上,然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此,本發明之保護範圍應不限於實施例所揭示者,而應包括各種不背離本發明之替換及修飾,並為以下之申請專利範圍所涵蓋。
10...無基板晶片封裝
11...圖案化線路層
111...接墊
112...第一接點
113...連接線
12...晶片
121...主動面
122...銲墊
13...第二接點
14...連接柱
141...通孔
15...黏膠層
16...金屬導線
17...錫球
18...金屬板
181...第一表面
1811...第一凸部
1812...第二表面
1813...第二凹部
182...第二表面
1821...第三凹部
19...封裝膠體
40...無基板晶片封裝
41...圖案化線路層
411...接墊
412...第一接點
413...連接線
42...晶片
421...主動面
422...銲墊
43...第二接點
44...連接柱
441...通孔
45...黏膠層
46...金屬導線
47...錫球
48...金屬板
481...第一表面
4812...第二表面
482...第二表面
4821...凹部
49...封裝膠體
圖1A~1E係本發明一實施例之無基板晶片封裝製造方法之示意圖;
圖2係圖1D中尚未固定複數個錫球之無基板晶片封裝之仰視圖;
圖3係本發明一實施例之無基板晶片封裝件之剖面示意圖;以及
圖4A~4E係本發明另一實施例之無基板晶片封裝製造方法之示意圖。
10...無基板晶片封裝
11...圖案化線路層
111...接墊
112...第一接點
113...連接線
12...晶片
121...主動面
122...銲墊
13...第二接點
14...連接柱
15...黏膠層
16...金屬導線
17...錫球
19...封裝膠體

Claims (26)

  1. 一種無基板晶片封裝,包含:一圖案化線路層,包含複數個接墊、複數個第一接點及複數個連接至少一該接墊與至少一該第一接點之連接線;複數個連接柱,設置於圖案化線路層之至少一該第一接點上;複數個第二接點,設置於至少一該連接柱上;一晶片,包含一主動面及複數個設置於主動面上之銲墊;一黏膠層,黏著結合於該晶片之主動面及圖案化線路層之間;複數個金屬導線,電性連接該晶片之銲墊及該複數個第二接點;以及一封裝膠體,至少覆蓋該晶片、該圖案化線路層、該複數個連接柱、該複數個第二接點及該複數個金屬導線之一部份。
  2. 根據請求項1之無基板晶片封裝,其中該圖案化線路層上複數個第一接點係沿該晶片之主動面之複數個銲墊周圍設置。
  3. 根據請求項1之無基板晶片封裝,其另包含設於該複數個接墊表面之複數個錫球。
  4. 根據請求項1之無基板晶片封裝,其中該封裝膠體底部設置有複數個凹穴,且該複數個接墊係分別位於該封裝膠體之複數個凹穴內。
  5. 根據請求項1之無基板晶片封裝,其中該複數個接墊及該複數個第一接點之材料係金、鈀、銀、鎳金合金或錫鉛合金。
  6. 根據請求項1之無基板晶片封裝,其中該複數個第二接點之材料係金、鈀、銀、鎳金合金或錫鉛合金。
  7. 根據請求項1之無基板晶片封裝,其中該複數個連接柱之材料係銅或其合金。
  8. 一種無基板晶片封裝之製造方法,包含下列步驟:提供一金屬板,其包含一第一表面及一第二表面,其中該第一表面具有複數個第一凸部、複數個第一凹部及至少一第二凹部,又該第二表面上具有一對應該第二凹部之第三凹部,該第三凹部中具有一與該第二凹部相連通之通孔;形成複數個接墊及複數個第一接點於該金屬板上之複數個第一凸部與第二凹部上,其中該至少一接墊與至少第一接點彼此連接;形成複數個第二接點於該第三凹部上;提供一晶片,其具有一主動面,及複數個設置於該主動面上之銲墊,並黏置該晶片於該金屬板之第一表面上,及藉由該金屬板之通孔曝露出該晶片之主動面之銲墊;藉由複數個金屬導線穿過金屬板之通孔電性連接該主動面之銲墊及該複數個第二接點;以封裝膠體覆蓋該晶片、該金屬板之第一表面及該複數個金屬導線;以及選擇性蝕刻該金屬板之第二表面直至該複數個接墊露出。
  9. 根據請求項8之無基板晶片封裝之製造方法,其另包含於該複數個接墊表面分別固定複數個錫球之步驟。
  10. 根據請求項8之無基板晶片封裝之製造方法,其中該複數個接墊、該複數個第一接點及該複數個第二接點之材料不同於該金屬板之材料。
  11. 根據請求項8之無基板晶片封裝之製造方法,其另包含於該複數個第一凹部及該第二凹部內形成複數個連接線之步驟,其中各該連接線連接至少一該接墊與至少一該第一接點。
  12. 根據請求項11之無基板晶片封裝之製造方法,其中該形成複數個連接線是採用電鍍、噴印或印刷方式形成。
  13. 根據請求項8之無基板晶片封裝之製造方法,其中,該形成複數個接墊、複數個第一接點及複數個第二接點是採用電鍍、噴印或印刷方式。
  14. 根據請求項8之無基板晶片封裝之製造方法,其中該選擇性蝕刻該金屬板之步驟中,該選擇性蝕刻為蝕刻金屬板之第二表面上未被該第二接點覆蓋之區域。
  15. 根據請求項14之無基板晶片封裝之製造方法,其中在選擇性蝕刻該金屬板之步驟後係形成有複數個連接柱於該第一接點及該複數個第二接點間。
  16. 根據請求項8之無基板晶片封裝之製造方法,其中該複數個接墊及該複數個第一接點之材料係金、鈀、銀、鎳金合金或錫鉛合金。
  17. 根據請求項8之無基板晶片封裝之製造方法,其中該複數個第二接點之材料係金、鈀、銀、鎳金合金或錫鉛合金。
  18. 一種無基板晶片封裝之製造方法,包含下列步驟:提供一金屬板,其包含一第一表面及一第二表面,又該第二表面上具有一凹部,該凹部中具一和該第一表面相接之通孔;形成複數個接墊及複數個第一接點於該金屬板之該第一表面,其中該至少一接墊與至少第一接點彼此連接;形成複數個第二接點於該凹部上;提供一晶片,其具有一主動面,及複數個設置於主動面上之銲墊,並黏置該晶片於該金屬板之第一表面上,及藉由該金屬板之通孔曝露出該晶片之主動面之銲墊;藉由複數個金屬導線穿過該金屬板之通孔電性連接該主動面之銲墊及該複數個第二接點;以封裝膠體覆蓋該晶片、該金屬板之第一表面及該複數個金屬導線;以及選擇性蝕刻該金屬板之第二表面直至該複數個接墊露出。
  19. 根據請求項18之無基板晶片封裝之製造方法,其另包含於該複數個接墊表面分別固定複數個錫球之步驟。
  20. 根據請求項18之無基板晶片封裝之製造方法,其中該複數個接墊、該複數個第一接點及該複數個第二接點之材料不同於該金屬板之材料。
  21. 根據請求項18之無基板晶片封裝之製造方法,其另包含於該金屬板之第一表面上形成複數個連接線之步驟,其中各該連接線連接至少一該接墊與至少一該第一接點。
  22. 根據請求項18之無基板晶片封裝之製造方法,其中,該形成複數個接墊、複數個第一接點及複數個第二接點是採用電鍍、噴印或印刷方式。
  23. 根據請求項18之無基板晶片封裝之製造方法,其中該選擇性蝕刻該金屬板之步驟中,該選擇性蝕刻為蝕刻金屬板之第二表面上未被該第二接點覆蓋之區域。
  24. 根據請求項23之無基板晶片封裝之製造方法,其中在選擇性蝕刻該金屬板之步驟後係形成有複數個連接柱於該第一接點及該複數個第二接點間。
  25. 根據請求項18之無基板晶片封裝之製造方法,其中該複數個接墊及該複數個第一接點之材料係金、鈀、銀、鎳金合金或錫鉛合金。
  26. 根據請求項18之無基板晶片封裝之製造方法,其中該形成複數個連接線是採用電鍍、噴印或印刷方式形成。
TW098108543A 2009-03-17 2009-03-17 無基板晶片封裝及其製造方法 TWI387067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098108543A TWI387067B (zh) 2009-03-17 2009-03-17 無基板晶片封裝及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098108543A TWI387067B (zh) 2009-03-17 2009-03-17 無基板晶片封裝及其製造方法

Publications (2)

Publication Number Publication Date
TW201036113A TW201036113A (en) 2010-10-01
TWI387067B true TWI387067B (zh) 2013-02-21

Family

ID=44856117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098108543A TWI387067B (zh) 2009-03-17 2009-03-17 無基板晶片封裝及其製造方法

Country Status (1)

Country Link
TW (1) TWI387067B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616994B (zh) * 2013-07-25 2018-03-01 乾坤科技股份有限公司 一種無基板器件及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458066B (zh) * 2011-12-30 2014-10-21 矽品精密工業股份有限公司 基板結構、封裝結構及其製法
TWI559470B (zh) * 2015-08-06 2016-11-21 力成科技股份有限公司 無基板的半導體封裝結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281046B1 (en) * 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
US6413799B1 (en) * 1999-12-14 2002-07-02 Atmel Corporation Method of forming a ball-grid array package at a wafer level
KR100519625B1 (ko) * 2005-01-31 2005-10-06 (주)에스팩솔루션 기판 없는 초박형·초소형 칩 패키지의 제조방법
US20080078813A1 (en) * 2006-09-29 2008-04-03 Chi-Won Hwang Carbon nanotube-reinforced solder caps, methods of assembling same, and chip packages and systems containing same
US20080194058A1 (en) * 2005-04-21 2008-08-14 Wavenicsesp Method for Manufacturing Passive Device and Semiconductor Package Using Thin Metal Piece

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413799B1 (en) * 1999-12-14 2002-07-02 Atmel Corporation Method of forming a ball-grid array package at a wafer level
US6281046B1 (en) * 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
KR100519625B1 (ko) * 2005-01-31 2005-10-06 (주)에스팩솔루션 기판 없는 초박형·초소형 칩 패키지의 제조방법
US20080194058A1 (en) * 2005-04-21 2008-08-14 Wavenicsesp Method for Manufacturing Passive Device and Semiconductor Package Using Thin Metal Piece
US20080078813A1 (en) * 2006-09-29 2008-04-03 Chi-Won Hwang Carbon nanotube-reinforced solder caps, methods of assembling same, and chip packages and systems containing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616994B (zh) * 2013-07-25 2018-03-01 乾坤科技股份有限公司 一種無基板器件及其製造方法

Also Published As

Publication number Publication date
TW201036113A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
US7138706B2 (en) Semiconductor device and method for manufacturing the same
JP4308608B2 (ja) 半導体装置
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JPH10261753A (ja) 樹脂封止型半導体装置
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
WO2009130958A1 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
KR20020096968A (ko) 회로 장치의 제조 방법
TWI387067B (zh) 無基板晶片封裝及其製造方法
CN101866889B (zh) 无基板芯片封装及其制造方法
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
TWI464852B (zh) 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板
JP3912445B2 (ja) 半導体装置
JP2008198916A (ja) 半導体装置及びその製造方法
JP3686047B2 (ja) 半導体装置の製造方法
KR20100002870A (ko) 반도체 패키지의 제조 방법
JP4626063B2 (ja) 半導体装置の製造方法
TWI483320B (zh) 半導體封裝結構及其製作方法
JP3889311B2 (ja) プリント配線板
JP4175339B2 (ja) 半導体装置の製造方法
JP5587464B2 (ja) 半導体装置の製造方法
JPH11154717A (ja) 半導体装置
KR100251867B1 (ko) 리지드-플렉스(Rigid-Flex) 인쇄 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP3676590B2 (ja) 半導体装置
JP4260766B2 (ja) 半導体装置
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법