TWI483320B - 半導體封裝結構及其製作方法 - Google Patents

半導體封裝結構及其製作方法 Download PDF

Info

Publication number
TWI483320B
TWI483320B TW101109873A TW101109873A TWI483320B TW I483320 B TWI483320 B TW I483320B TW 101109873 A TW101109873 A TW 101109873A TW 101109873 A TW101109873 A TW 101109873A TW I483320 B TWI483320 B TW I483320B
Authority
TW
Taiwan
Prior art keywords
conductive layer
patterned conductive
package structure
semiconductor package
carrier
Prior art date
Application number
TW101109873A
Other languages
English (en)
Other versions
TW201340222A (zh
Inventor
Chien Chih Huang
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW101109873A priority Critical patent/TWI483320B/zh
Priority to CN201210194278.8A priority patent/CN103325697B/zh
Publication of TW201340222A publication Critical patent/TW201340222A/zh
Application granted granted Critical
Publication of TWI483320B publication Critical patent/TWI483320B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

半導體封裝結構及其製作方法
本發明是有關於一種半導體元件及其製作方法，且特別是有關於一種半導體封裝結構及其製作方法。
晶片封裝的目的在於保護裸露的晶片、擴大晶片接點之間距及提供晶片良好的散熱。常見的封裝方法是晶片透過打線接合(wire bonding)或覆晶接合(flip chip bonding)的方式而安裝至一導線架或一線路基板上，以使晶片上的接點可電性連接至導線架或線路基板上。如此一來，晶片上較高密度的接點分佈可藉由導線架或線路板重新配置使接點間距加大，以符合下一層級的外部元件的接點分佈。
以覆晶接合方式為例，當晶片採用覆晶接合方式與導線架或線路基板接合時，導線架上的引腳或線路基板上的接墊結構上必須另外鍍上金屬層，例如：鎳、金、銀、鈀或錫層，之後再透過熱壓合接合或超音波接合的方式，使配置於晶片上的凸塊與導線架上的引腳或線路基板上的接墊結構因金屬共晶接合而電性連接。由於導線架及線路基板的使用占據部分封裝成本，再者，其須另外鍍上價格昂貴之鎳、金、銀、鈀或錫層於引腳或接墊上，因此除了會增加封裝結構的製作成本外，其製作步驟也較為複雜。
本發明提供一種半導體封裝結構及其製作方法，其具有製程簡單及製造成本低之優勢。
本發明提出一種半導體封裝結構的製作方法，其包括以下步驟。提供一承載件，其中承載件具有一上表面。進行一印刷步驟，以將一導電膠形成於承載件的上表面上，而形成一未固化之圖案化導電層。覆晶接合一晶片於承載件上。晶片具有多個導電連接件。導電連接件嵌入於未固化之圖案化導電層中。進行一加熱步驟，以完全固化未固化之圖案化導電層，而形成一完全固化之圖案化導電層。形成一封裝膠體，以覆蓋完全固化之圖案化導電層、晶片、導電連接件以及承載件的部分上表面。
本發明提出一種半導體封裝結構，其包括一圖案化導電層、一晶片以及一封裝膠體。晶片具有多個導電連接件。晶片以覆晶接合的方式配置於圖案化導電層上。導電連接件嵌入於圖案化導電層中，使晶片與圖案化導電層電性連接。封裝膠體覆蓋圖案化導電層、晶片以及導電連接件，其中圖案化導電層的一第一底面與封裝膠體的一第二底面齊平。
基於上述，由於本發明是採用印刷步驟於承載件上形成未固化之圖案化導電層，再以覆晶接合的方式使配置於晶片上之導電連接件嵌入於未固化之圖案化導電層中。接著，進行加熱步驟或者於常溫中靜置一段時間，使未固化之圖案化導電層完全固化，而將導電連接件牢牢固定於完全固化之圖案化導電層中，並完成晶片及完全固化之圖案化導電層之間的電性連接。相較於習知導電連接件必須先鍍上例如鎳、金、銀、鈀或錫等金屬，才能透過熱壓合或超音波接合法來使晶片上的導電連接件與圖案化導電層因金屬共晶結合反應而電性連接而言，本發明之半導體封裝結構的製作方法可利用機械式接合使導電連接件與圖案化導電層電性連接，可省略於導電連接件上之金屬鍍層以及熱壓合或超音波接合製程。故，本發明之半導體封裝結構的製作方法具有製程簡單及製造成本較低等優勢。此外，由於本發明在形成具有對外導通功能之完全固化之圖案化導電層的同時，亦完成晶片與完全固化之圖案化導電層的接合。因此，相較於習知需使用另外加工形成之導線架(leadframe)或成本更高之線路基板來作為對外電性連接元件而言，本發明之半導體封裝結構的製作可省略較高成本之導線架或線路基板，僅需以簡單之印刷技術即可形成對外電性連接元件，可有效降低製作時間及成本並縮減封裝結構厚度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1D為本發明之一實施例之一種半導體封裝結構的製作方法的剖面示意圖。請先參考圖1A，本實施例的半導體封裝結構的製作方法包括以下步驟。首先，提供一承載件110a，其中承載件110a具有彼此相對的一上表面112a與一下表面114a。於此，承載件110a例如是金屬載板或可撓性基板，其中可撓性基板例如聚亞醯胺(polyimide,PI)薄膜捲帶或聚酯(PET)薄膜捲帶。
接著，請再參考圖1A，進行一印刷步驟，以於承載件110a的上表面112a上形成一圖案化導電層120。於此，圖案化導電層120係處於未固化之軟質狀態，即圖案化導電層120為一未固化之圖案化導電層。在本實施例中，印刷步驟例如是網版印刷法(Screen Printing)或噴墨列印法(Ink-jet Printing)，而圖案化導電層120是透過將一導電膠印刷於承載件110a的上表面112a所構成，其中導電膠的材質例如是銀膠。此外，印刷步驟係於常溫狀態下進行，例如是25℃。
接著，請參考圖1B，將一晶片130以覆晶接合的方式配置於於承載件110a上，其中晶片130具有多個導電連接件140。於此，導電連接件140嵌入於未固化之圖案化導電層120中。詳細來說，在印刷步驟中所形成的未固化之圖案化導電層120於未固化之前，即將晶片130配置於未固化之圖案化導電層120上，以使導電連接件140嵌入於未固化之圖案化導電層120中。此時，未固化之圖案化導電層120會包覆導電連接件140的一端142，而使晶片130與未固化之圖案化導電層120電性連接。此外，在本實施例中，導電連接件140例如是錫球、電鍍凸塊、無電鍍凸塊、結線凸塊、導電聚合物凸塊或金屬複合凸塊，其中凸塊之材料係選自下列群組：錫、銅、金、銀、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁及其組合。
接著，請再參考圖1B，進行一加熱步驟，以完全固化未固化之圖案化導電層120，而形成一完全固化之圖案化導電層120a。此時導電連接件140固定於完全固化之圖案化導電層120a內。在本實施例中，加熱步驟的溫度例如是不高於200℃。於其他未繪示的實施例中，完成覆晶接合之結構亦可靜置於常溫中一段時間，使未固化之圖案化導電層120完全固化。
之後，請參考圖1C，形成一封裝膠體150以覆蓋完全固化之圖案化導電層120a、晶片130以及導電連接件140。
最後，請參考圖1D，於形成封裝膠體150之後，可選擇性地移除承載件110a，以暴露出完全固化之圖案化導電層120a的一第一底面122與封裝膠體150的一第二底面152，其中完全固化之圖案化導電層120a的第一底面122與封裝膠體150的第二底面152實質上齊平。於此，移除承載件110a的方式例如是採用蝕刻步驟或剝離步驟。當然，於其他未繪示的實施例中，亦可不移除承載件110a。至此，已完成半導體封裝結構100a的製作。
在結構上，本實施例之半導體封裝結構100a包括圖案化導電層120a、晶片130以及封裝膠體150。晶片130具有導電連接件140，且晶片130以覆晶接合的方式配置於圖案化導電層120a上，其中圖案化導電層120a的材質例如是銀膠。導電連接件140配置於晶片130上且嵌入於圖案化導電層120a中，其中晶片130透過導電連接件140與圖案化導電層120a電性連接，且導電連接件140例如是錫球、電鍍凸塊、無電鍍凸塊、結線凸塊、導電聚合物凸塊或金屬複合凸塊，其中凸塊之材料係選自下列群組：錫、銅、金、銀、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁及其組合。封裝膠體150覆蓋圖案化導電層120a、晶片130以及導電連接件140，其中圖案化導電層120a的第一底面122與封裝膠體150的第二底面152實質上齊平。於此，半導體封裝結構100a為一種四方扁平無引腳(Quad Flat Non-leaded,QFN)封裝結構，其可透過暴露於封裝膠體150外之圖案化導電層120a的第一底面122與外部電路(未繪示)電性連接。
由於本實施例是採用印刷步驟於承載件110a上形成未固化之圖案化導電層120，再以覆晶接合的方式使配置於晶片130上之導電連接件140嵌入於未固化之圖案化導電層120中。接著，進行加熱步驟或者於常溫中靜置一段時間，使未固化之圖案化導電層120完全固化，而將導電連接件140牢牢固定於完全固化之圖案化導電層120a中，並完成晶片130及完全固化之圖案化導電層120a之間的電性連接。相較於習知導電連接件必須先鍍上例如鎳、金、銀、鈀或錫等金屬，才能透過熱壓合或超音波接合法來使晶片上的導電連接件與圖案化導電層因金屬共晶結合反應而電性連接而言，本實施例半導體封裝結構的製作方法可利用機械式接合使導電連接件140與圖案化導電層120a電性連接，可省略於導電連接件140上之金屬鍍層以及熱壓合或超音波接合製程，因此本實施例之半導體封裝結構100a的製作方法具有製程簡單及製造成本較低等優勢。
此外，由於本實施例是以印刷方式於承載件110a上形成未固化之圖案化導電層120，並以加熱或常溫靜置，而在形成具有對外導通功能之完全固化之圖案化導電層120a的同時，亦完成晶片130與完全固化之圖案化導電層120a的接合。相較於習知需使用另外加工形成之導線架(leadframe)或成本更高之線路基板來作為對外電性連接元件而言，本實施例之半導體封裝結構100a的製作可省略較高成本之導線架或線路基板，僅需以簡單之印刷技術即可形成對外電性連接元件，可有效降低製作時間及成本並縮減封裝結構厚度。
圖2為本發明之一實施例之一種半導體封裝結構的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。
請參考圖2，本實施例的半導體封裝結構100b與前述實施例之半導體封裝結構100a主要的差異是在於：本實施例之半導體封裝結構100b的承載件110b具有多個導電通孔116以及多個接墊118。詳細來說，承載件110b的上表面112b連接圖案化導電層120a的第一底面122與封裝膠體150的第二底面152，接墊118配置於承載件110b的下表面114b上，而導電通孔116貫穿承載件110b，使連接上表面112b的圖案化導電層120a與位於下表面114b的接墊118對應電性連接。晶片130可透過導電連接件140、圖案化導電層120a及承載件110b的導電通孔116與接墊118而與外部電路(未繪示)電性連接，可擴大半導體封裝結構100b的應用範圍。於此，承載件110b例如是一可撓性基板，其中可撓性基板例如聚亞醯胺(polyimide,PI)薄膜捲帶及聚酯(PET)薄膜捲帶。
在製程上，本實施例的半導體封裝結構100b可以採用與前述實施例之半導體封裝結構100a大致相同的製作方式，並且在圖1A之步驟時，即提供具有導電通孔116及接墊118的承載件110b，並進行一印刷步驟，以於承載件110b的上表面112b上形成未固化之圖案化導電層120。此時，圖案化導電層120是透過將一導電膠印刷於承載件110b的上表面112b所構成，其中導電膠的材質例如是銀膠。接著，依序進行圖1B至1C之步驟，即便可大致完成半導體封裝結構100b的製作。
綜上所述，由於本發明是採用印刷步驟於承載件上形成未固化之圖案化導電層，再以覆晶接合的方式使配置於晶片上之導電連接件嵌入於未固化之圖案化導電層中。接著，進行加熱步驟或者於常溫中靜置一段時間，使未固化之圖案化導電層完全固化，而將導電連接件牢牢固定於完全固化之圖案化導電層中，並完成晶片及完全固化之圖案化導電層之間的電性連接。相較於習知導電連接件必須先鍍上例如鎳、金、銀、鈀或錫等金屬，才能透過熱壓合或超音波接合法來使晶片上的導電連接件與圖案化導電層因金屬共晶結合反應而電性連接而言，本發明之半導體封裝結構的製作方法可利用機械式接合使導電連接件與圖案化導電層電性連接，可省略於導電連接件上之金屬鍍層以及熱壓合或超音波接合製程。故，本發明之半導體封裝結構的製作方法具有製程簡單及製造成本較低等優勢。此外，由於本發明在形成具有對外導通功能之完全固化之圖案化導電層的同時，亦完成晶片與完全固化之圖案化導電層的接合。因此，相較於習知需使用另外加工形成之導線架(leadframe)或成本更高之線路基板來作為對外電性連接元件而言，本發明之半導體封裝結構的製作可省略較高成本之導線架或線路基板，僅需以簡單之印刷技術即可形成對外電性連接元件，可有效降低製作時間及成本並縮減封裝結構厚度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a、100b．．．半導體封裝結構
110a、110b．．．承載件
112a、112b．．．上表面
114a、114b．．．下表面
116．．．導電通孔
118．．．接墊
120．．．(未固化之)圖案化導電層
120a．．．(完全固化之)圖案化導電層
122．．．第一底面
130．．．晶片
140．．．導電連接件
142．．．一端
150．．．封裝膠體
152．．．第二底面
圖1A至圖1D為本發明之一實施例之一種半導體封裝結構的製作方法的剖面示意圖。
圖2為本發明之一實施例之一種半導體封裝結構的剖面示意圖。
100a．．．半導體封裝結構
120a．．．(完全固化之)圖案化導電層
122．．．第一底面
130．．．晶片
140．．．導電連接件
142．．．一端
150．．．封裝膠體
152．．．第二底面

Claims (10)

  1. 一種半導體封裝結構的製作方法，包括：提供一承載件，該承載件具有一上表面；進行一印刷步驟，以將一導電膠形成於該承載件的該上表面上，而形成一未固化之圖案化導電層；覆晶接合一晶片於該承載件上，該晶片具有多個導電連接件，其中該些導電連接件嵌入於該未固化之圖案化導電層中，使該晶片與該未固化之圖案化導電層電性連接；進行一加熱步驟，以完全固化該未固化之圖案化導電層，而形成一完全固化之圖案化導電層；以及形成一封裝膠體，以覆蓋該完全固化之圖案化導電層、該晶片、該些導電連接件以及該承載件的部分該上表面。
  2. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該印刷步驟包括網版印刷法或噴墨列印法。
  3. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該導電膠的材質包括銀膠。
  4. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該加熱步驟的溫度不高於200℃。
  5. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，更包括：於形成該封裝膠體之後，移除該承載件，以暴露出該完全固化之圖案化導電層的一第一底面與該封裝膠體的一第二底面，其中該完全固化之圖案化導電層的該第一底面 與該封裝膠體的該第二底面齊平。
  6. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中該承載件具有一相對於該上表面的下表面、多個導電通孔以及多個接墊，該些接墊配置於該下表面上，而該些導電通孔貫穿該承載件，且電性連接該圖案化導電層與該些接墊。
  7. 一種半導體封裝結構，包括：一圖案化導電層；一晶片，具有多個導電連接件，該晶片以覆晶接合的方式配置於該圖案化導電層上，其中該些導電連接件嵌入於該圖案化導電層中，使該晶片與該圖案化導電層電性連接；以及一封裝膠體，覆蓋該圖案化導電層、該晶片以及該些導電連接件，其中該圖案化導電層的一第一底面與該封裝膠體的一第二底面齊平。
  8. 如申請專利範圍第7項所述之半導體封裝結構，其中該圖案化導電層的材質包括銀膠。
  9. 如申請專利範圍第7項所述之半導體封裝結構，更包括一承載件，該承載件具有彼此相對的一上表面與一下表面、多個導電通孔以及多個接墊，該承載件的該上表面連接該圖案化導電層的該第一底面與該封裝膠體的該第二底面，該些接墊配置於該下表面上，而該些導電通孔貫穿該承載件並且使該圖案化導電層與該些接墊電性連接。
  10. 如申請專利範圍第9項所述之半導體封裝結構，其中該承載件包括一可撓性基板。
TW101109873A 2012-03-22 2012-03-22 半導體封裝結構及其製作方法 TWI483320B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101109873A TWI483320B (zh) 2012-03-22 2012-03-22 半導體封裝結構及其製作方法
CN201210194278.8A CN103325697B (zh) 2012-03-22 2012-06-13 半导体封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101109873A TWI483320B (zh) 2012-03-22 2012-03-22 半導體封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201340222A TW201340222A (zh) 2013-10-01
TWI483320B true TWI483320B (zh) 2015-05-01

Family

ID=49194372

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109873A TWI483320B (zh) 2012-03-22 2012-03-22 半導體封裝結構及其製作方法

Country Status (2)

Country Link
CN (1) CN103325697B (zh)
TW (1) TWI483320B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610876B (zh) * 2019-08-26 2021-12-21 深圳宏芯宇电子股份有限公司 集成电路封装设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200737367A (en) * 2006-03-17 2007-10-01 Chipmos Technologies Inc Chip package and wafer treating method for making adhesive chips

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW340132B (en) * 1994-10-20 1998-09-11 Ibm Structure for use as an electrical interconnection means and process for preparing the same
JPH11251370A (ja) * 1998-03-05 1999-09-17 Matsushita Electric Ind Co Ltd 導電性接着剤の供給方法と供給装置及びチップマウンタ
CN101299427B (zh) * 2007-04-30 2010-06-02 启萌科技有限公司 发光模块
TWI402955B (zh) * 2010-01-13 2013-07-21 Via Tech Inc 晶片封裝結構及封裝基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200737367A (en) * 2006-03-17 2007-10-01 Chipmos Technologies Inc Chip package and wafer treating method for making adhesive chips

Also Published As

Publication number Publication date
TW201340222A (zh) 2013-10-01
CN103325697B (zh) 2016-07-06
CN103325697A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US8399776B2 (en) Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
TWI487041B (zh) 封裝載板及其製作方法
TWI618206B (zh) 半導體封裝結構及其製作方法
TWI496258B (zh) 封裝基板之製法
EP3346492A2 (en) Semiconductor chip package and fabrication method thereof
TWI508249B (zh) 封裝件、半導體封裝結構及其製法
TWI597811B (zh) 晶片封裝方法及晶片封裝結構
TWI480989B (zh) 半導體封裝件及其製法
US10685943B2 (en) Semiconductor chip package with resilient conductive paste post and fabrication method thereof
JP2003007916A (ja) 回路装置の製造方法
US9112063B2 (en) Fabrication method of semiconductor package
TWI483320B (zh) 半導體封裝結構及其製作方法
TWI720687B (zh) 晶片封裝結構及其製作方法
TWI487042B (zh) 封裝製程
TWI570856B (zh) 封裝結構及其製法
US9401345B2 (en) Semiconductor device package with organic interposer
KR20130027870A (ko) 패키지 기판 및 패키지의 제조 방법
TWI839931B (zh) 內埋感測晶片之封裝結構及其製法
TWI713168B (zh) 晶片封裝結構及其製造方法
TWI720728B (zh) 薄膜覆晶封裝結構和其製作方法
TWI393197B (zh) 晶片封裝
TWI596678B (zh) 半導體封裝結構及其製作方法
TWI393192B (zh) 晶片封裝結構製程
TWI416698B (zh) 半導體封裝結構