CN103325697B - 半导体封装结构的制作方法 - Google Patents
半导体封装结构的制作方法 Download PDFInfo
- Publication number
- CN103325697B CN103325697B CN201210194278.8A CN201210194278A CN103325697B CN 103325697 B CN103325697 B CN 103325697B CN 201210194278 A CN201210194278 A CN 201210194278A CN 103325697 B CN103325697 B CN 103325697B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- patterned conductive
- chip
- semiconductor package
- bearing part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000004806 packaging method and process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000084 colloidal system Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000012856 packing Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 6
- 238000007641 inkjet printing Methods 0.000 claims description 2
- 238000010422 painting Methods 0.000 claims description 2
- 238000007639 printing Methods 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000007731 hot pressing Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052763 palladium Inorganic materials 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 238000002604 ultrasonography Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000005496 eutectics Effects 0.000 description 4
- 229920000728 polyester Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002322 conducting polymer Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000002905 metal composite material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- -1 ni au Chemical compound 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
一种半导体封装结构的制作方法。提供一具有一上表面的承载件。进行一印刷步骤，以将一导电胶形成于承载件的上表面上，而形成一未固化的图案化导电层。覆晶接合一芯片于承载件上。芯片具有多个导电连接件。导电连接件嵌入于未固化的图案化导电层中。进行一加热步骤，以完全固化未固化的图案化导电层，而形成一完全固化的图案化导电层。形成一封装胶体，以覆盖完全固化的图案化导电层、芯片、导电连接件以及承载件的部分上表面。
Description
技术领域
本发明是有关于一种半导体元件及其制作方法，且特别是有关于一种半导体封装结构及其制作方法。
背景技术
芯片封装的目的在于保护裸露的芯片、扩大芯片接点的间距及提供芯片良好的散热。常见的封装方法是芯片透过打线接合(wirebonding)或覆晶接合(flipchipbonding)的方式而安装至一导线架或一线路基板上，以使芯片上的接点可电性连接至导线架或线路基板上。如此一来，芯片上较高密度的接点分布可藉由导线架或线路板重新配置使接点间距加大，以符合下一层级的外部元件的接点分布。
以覆晶接合方式为例，当芯片采用覆晶接合方式与导线架或线路基板接合时，导线架上的引脚或线路基板上的接垫结构上必须另外镀上金属层，例如：镍、金、银、钯或锡层，之后再透过热压合接合或超音波接合的方式，使配置于芯片上的凸块与导线架上的引脚或线路基板上的接垫结构因金属共晶接合而电性连接。由于导线架及线路基板的使用占据部分封装成本，再者，其须另外镀上价格昂贵的镍、金、银、钯或锡层于引脚或接垫上，因此除了会增加封装结构的制作成本外，其制作步骤也较为复杂。
发明内容
本发明提供一种半导体封装结构及其制作方法，其具有工艺简单及制造成本低的优势。
本发明提出一种半导体封装结构的制作方法，其包括以下步骤。提供一承载件，其中承载件具有一上表面。进行一印刷步骤，以将一导电胶形成于承载件的上表面上，而形成一未固化的图案化导电层。覆晶接合一芯片于承载件上。芯片具有多个导电连接件。导电连接件嵌入于未固化的图案化导电层中。进行一加热步骤，以完全固化未固化的图案化导电层，而形成一完全固化的图案化导电层。形成一封装胶体，以覆盖完全固化的图案化导电层、芯片、导电连接件以及承载件的部分上表面。
本发明提出一种半导体封装结构，其包括一图案化导电层、一芯片以及一封装胶体。芯片具有多个导电连接件。芯片以覆晶接合的方式配置于图案化导电层上。导电连接件嵌入于图案化导电层中，使芯片与图案化导电层电性连接。封装胶体覆盖图案化导电层、芯片以及导电连接件，其中图案化导电层的一第一底面与封装胶体的一第二底面齐平。
基于上述，由于本发明是采用印刷步骤于承载件上形成未固化的图案化导电层，再以覆晶接合的方式使配置于芯片上的导电连接件嵌入于未固化的图案化导电层中。接着，进行加热步骤或者于常温中静置一段时间，使未固化的图案化导电层完全固化，而将导电连接件牢牢固定于完全固化的图案化导电层中，并完成芯片及完全固化的图案化导电层之间的电性连接。相较于现有导电连接件必须先镀上例如镍、金、银、钯或锡等金属，才能透过热压合或超音波接合法来使芯片上的导电连接件与图案化导电层因金属共晶结合反应而电性连接而言，本发明的半导体封装结构的制作方法可利用机械式接合使导电连接件与图案化导电层电性连接，可省略于导电连接件上的金属镀层以及热压合或超音波接合工艺。故，本发明的半导体封装结构的制作方法具有工艺简单及制造成本较低等优势。此外，由于本发明在形成具有对外导通功能的完全固化的图案化导电层的同时，亦完成芯片与完全固化的图案化导电层的接合。因此，相较于现有需使用另外加工形成的导线架(leadframe)或成本更高的线路基板来作为对外电性连接元件而言，本发明的半导体封装结构的制作可省略较高成本的导线架或线路基板，仅需以简单的印刷技术即可形成对外电性连接元件，可有效降低制作时间及成本并缩减封装结构厚度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1D为本发明的一实施例的一种半导体封装结构的制作方法的剖面示意图。
图2为本发明的一实施例的一种半导体封装结构的剖面示意图。
【主要元件符号说明】
100a、100b：半导体封装结构
110a、110b：承载件
112a、112b：上表面
114a、114b：下表面
116：导电通孔
118：接垫
120：(未固化的)图案化导电层
120a：(完全固化的)图案化导电层
122：第一底面
130：芯片
140：导电连接件
142：一端
150：封装胶体
152：第二底面
具体实施方式
图1A至图1D为本发明的一实施例的一种半导体封装结构的制作方法的剖面示意图。请先参考图1A，本实施例的半导体封装结构的制作方法包括以下步骤。首先，提供一承载件110a，其中承载件110a具有彼此相对的一上表面112a与一下表面114a。于此，承载件110a例如是金属载板或可挠性基板，其中可挠性基板例如聚亚酰胺(polyimide,PI)薄膜卷带或聚酯(PET)薄膜卷带。
接着，请再参考图1A，进行一印刷步骤，以于承载件110a的上表面112a上形成一图案化导电层120。于此，图案化导电层120处于未固化的软质状态，即图案化导电层120为一未固化的图案化导电层。在本实施例中，印刷步骤例如是网版印刷法(ScreenPrinting)或喷墨列印法(Ink-jetPrinting)，而图案化导电层120是透过将一导电胶印刷于承载件110a的上表面112a所构成，其中导电胶的材质例如是银胶。此外，印刷步骤于常温状态下进行，例如是25℃。
接着，请参考图1B，将一芯片130以覆晶接合的方式配置于于承载件110a上，其中芯片130具有多个导电连接件140。于此，导电连接件140嵌入于未固化的图案化导电层120中。详细来说，在印刷步骤中所形成的未固化的图案化导电层120于未固化之前，即将芯片130配置于未固化的图案化导电层120上，以使导电连接件140嵌入于未固化的图案化导电层120中。此时，未固化的图案化导电层120会包覆导电连接件140的一端142，而使芯片130与未固化的图案化导电层120电性连接。此外，在本实施例中，导电连接件140例如是锡球、电镀凸块、无电镀凸块、结线凸块、导电聚合物凸块或金属复合凸块，其中凸块的材料选自下列群组：锡、铜、金、银、铟、镍/金、镍/钯/金、铜/镍/金、铜/金、铝及其组合。
接着，请再参考图1B，进行一加热步骤，以完全固化未固化的图案化导电层120，而形成一完全固化的图案化导电层120a。此时导电连接件140固定于完全固化的图案化导电层120a内。在本实施例中，加热步骤的温度例如是不高于200℃。于其他未绘示的实施例中，完成覆晶接合的结构亦可静置于常温中一段时间，使未固化的图案化导电层120完全固化。
之后，请参考图1C，形成一封装胶体150以覆盖完全固化的图案化导电层120a、芯片130以及导电连接件140。
最后，请参考图1D，于形成封装胶体150之后，可选择性地移除承载件110a，以暴露出完全固化的图案化导电层120a的一第一底面122与封装胶体150的一第二底面152，其中完全固化的图案化导电层120a的第一底面122与封装胶体150的第二底面152实质上齐平。于此，移除承载件110a的方式例如是采用蚀刻步骤或剥离步骤。当然，于其他未绘示的实施例中，亦可不移除承载件110a。至此，已完成半导体封装结构100a的制作。
在结构上，本实施例的半导体封装结构100a包括图案化导电层120a、芯片130以及封装胶体150。芯片130具有导电连接件140，且芯片130以覆晶接合的方式配置于图案化导电层120a上，其中图案化导电层120a的材质例如是银胶。导电连接件140配置于芯片130上且嵌入于图案化导电层120a中，其中芯片130透过导电连接件140与图案化导电层120a电性连接，且导电连接件140例如是锡球、电镀凸块、无电镀凸块、结线凸块、导电聚合物凸块或金属复合凸块，其中凸块的材料选自下列群组：锡、铜、金、银、铟、镍/金、镍/钯/金、铜/镍/金、铜/金、铝及其组合。封装胶体150覆盖图案化导电层120a、芯片130以及导电连接件140，其中图案化导电层120a的第一底面122与封装胶体150的第二底面152实质上齐平。于此，半导体封装结构100a为一种四方扁平无引脚(QuadFlatNon-leaded,QFN)封装结构，其可透过暴露于封装胶体150外的图案化导电层120a的第一底面122与外部电路(未绘示)电性连接。
由于本实施例是采用印刷步骤于承载件110a上形成未固化的图案化导电层120，再以覆晶接合的方式使配置于芯片130上的导电连接件140嵌入于未固化的图案化导电层120中。接着，进行加热步骤或者于常温中静置一段时间，使未固化的图案化导电层120完全固化，而将导电连接件140牢牢固定于完全固化的图案化导电层120a中，并完成芯片130及完全固化的图案化导电层120a之间的电性连接。相较于现有导电连接件必须先镀上例如镍、金、银、钯或锡等金属，才能透过热压合或超音波接合法来使芯片上的导电连接件与图案化导电层因金属共晶结合反应而电性连接而言，本实施例半导体封装结构的制作方法可利用机械式接合使导电连接件140与图案化导电层120a电性连接，可省略于导电连接件140上的金属镀层以及热压合或超音波接合工艺，因此本实施例的半导体封装结构100a的制作方法具有工艺简单及制造成本较低等优势。
此外，由于本实施例是以印刷方式于承载件110a上形成未固化的图案化导电层120，并以加热或常温静置，而在形成具有对外导通功能的完全固化的图案化导电层120a的同时，亦完成芯片130与完全固化的图案化导电层120a的接合。相较于现有需使用另外加工形成的导线架(leadframe)或成本更高的线路基板来作为对外电性连接元件而言，本实施例的半导体封装结构100a的制作可省略较高成本的导线架或线路基板，仅需以简单的印刷技术即可形成对外电性连接元件，可有效降低制作时间及成本并缩减封装结构厚度。
图2为本发明的一实施例的一种半导体封装结构的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
请参考图2，本实施例的半导体封装结构100b与前述实施例的半导体封装结构100a主要的差异是在于：本实施例的半导体封装结构100b的承载件110b具有多个导电通孔116以及多个接垫118。详细来说，承载件110b的上表面112b连接图案化导电层120a的第一底面122与封装胶体150的第二底面152，接垫118配置于承载件110b的下表面114b上，而导电通孔116贯穿承载件110b，使连接上表面112b的图案化导电层120a与位于下表面114b的接垫118对应电性连接。芯片130可透过导电连接件140、图案化导电层120a及承载件110b的导电通孔116与接垫118而与外部电路(未绘示)电性连接，可扩大半导体封装结构100b的应用范围。于此，承载件110b例如是一可挠性基板，其中可挠性基板例如聚亚酰胺(polyimide,PI)薄膜卷带及聚酯(PET)薄膜卷带。
在工艺上，本实施例的半导体封装结构100b可以采用与前述实施例的半导体封装结构100a大致相同的制作方式，并且在图1A的步骤时，即提供具有导电通孔116及接垫118的承载件110b，并进行一印刷步骤，以于承载件110b的上表面112b上形成未固化的图案化导电层120。此时，图案化导电层120是透过将一导电胶印刷于承载件110b的上表面112b所构成，其中导电胶的材质例如是银胶。接着，依序进行图1B至1C的步骤，即便可大致完成半导体封装结构100b的制作。
综上所述，由于本发明是采用印刷步骤于承载件上形成未固化的图案化导电层，再以覆晶接合的方式使配置于芯片上的导电连接件嵌入于未固化的图案化导电层中。接着，进行加热步骤或者于常温中静置一段时间，使未固化的图案化导电层完全固化，而将导电连接件牢牢固定于完全固化的图案化导电层中，并完成芯片及完全固化的图案化导电层之间的电性连接。相较于现有导电连接件必须先镀上例如镍、金、银、钯或锡等金属，才能透过热压合或超音波接合法来使芯片上的导电连接件与图案化导电层因金属共晶结合反应而电性连接而言，本发明的半导体封装结构的制作方法可利用机械式接合使导电连接件与图案化导电层电性连接，可省略于导电连接件上的金属镀层以及热压合或超音波接合工艺。故，本发明的半导体封装结构的制作方法具有工艺简单及制造成本较低等优势。此外，由于本发明在形成具有对外导通功能的完全固化的图案化导电层的同时，亦完成芯片与完全固化的图案化导电层的接合。因此，相较于现有需使用另外加工形成的导线架(leadframe)或成本更高的线路基板来作为对外电性连接元件而言，本发明的半导体封装结构的制作可省略较高成本的导线架或线路基板，仅需以简单的印刷技术即可形成对外电性连接元件，可有效降低制作时间及成本并缩减封装结构厚度。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。
Claims (6)
1.一种半导体封装结构的制作方法，包括：
提供一承载件，该承载件具有一上表面；
进行一印刷步骤，以将一导电胶形成于该承载件的该上表面上，而形成一未固化的图案化导电层；
覆晶接合一芯片于该承载件上，该芯片具有多个导电连接件，其中该多个导电连接件嵌入于该未固化的图案化导电层中；
进行一加热步骤，以完全固化该未固化的图案化导电层，而形成一完全固化的图案化导电层；以及
形成一封装胶体，以覆盖该完全固化的图案化导电层、该芯片、该多个导电连接件以及该承载件的部分该上表面。
2.如权利要求第1项所述的半导体封装结构的制作方法，其特征在于，该印刷步骤包括网版印刷法或喷墨列印法。
3.如权利要求第1项所述的半导体封装结构的制作方法，其特征在于，该导电胶的材质包括银胶。
4.如权利要求第1项所述的半导体封装结构的制作方法，其特征在于，该加热步骤的温度不高于200℃。
5.如权利要求第1项所述的半导体封装结构的制作方法，其特征在于，更包括：
于形成该封装胶体之后，移除该承载件，以暴露出该完全固化的图案化导电层的一第一底面与该封装胶体的一第二底面，其中该完全固化的图案化导电层的该第一底面与该封装胶体的该第二底面齐平。
6.如权利要求第1项所述的半导体封装结构的制作方法，其特征在于，该承载件具有一相对于该上表面的下表面、多个导电通孔以及多个接垫，该多个接垫配置于该下表面上，而该多个导电通孔贯穿该承载件，且电性连接该图案化导电层与该多个接垫。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101109873A TWI483320B (zh) | 2012-03-22 | 2012-03-22 | 半導體封裝結構及其製作方法 |
| TW101109873 | 2012-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103325697A CN103325697A (zh) | 2013-09-25 |
| CN103325697B true CN103325697B (zh) | 2016-07-06 |
Family
ID=49194372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210194278.8A Active CN103325697B (zh) | 2012-03-22 | 2012-06-13 | 半导体封装结构的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103325697B (zh) |
| TW (1) | TWI483320B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610876B (zh) * | 2019-08-26 | 2021-12-21 | 深圳宏芯宇电子股份有限公司 | 集成电路封装设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1129339A (zh) * | 1994-10-20 | 1996-08-21 | 国际商业机器公司 | 导电胶体材料及其应用 |
| CN101299427A (zh) * | 2007-04-30 | 2008-11-05 | 启萌科技有限公司 | 发光模块 |
| CN101819957A (zh) * | 2010-01-13 | 2010-09-01 | 威盛电子股份有限公司 | 晶片封装结构及封装基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251370A (ja) * | 1998-03-05 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 導電性接着剤の供給方法と供給装置及びチップマウンタ |
| TWI288959B (en) * | 2006-03-17 | 2007-10-21 | Chipmos Technologies Inc | Chip package and wafer treating method for making adhesive chips |
-
2012
- 2012-03-22 TW TW101109873A patent/TWI483320B/zh active
- 2012-06-13 CN CN201210194278.8A patent/CN103325697B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1129339A (zh) * | 1994-10-20 | 1996-08-21 | 国际商业机器公司 | 导电胶体材料及其应用 |
| CN101299427A (zh) * | 2007-04-30 | 2008-11-05 | 启萌科技有限公司 | 发光模块 |
| CN101819957A (zh) * | 2010-01-13 | 2010-09-01 | 威盛电子股份有限公司 | 晶片封装结构及封装基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI483320B (zh) | 2015-05-01 |
| TW201340222A (zh) | 2013-10-01 |
| CN103325697A (zh) | 2013-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
| JP2019512168A (ja) | シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造 | |
| JP2023175042A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| JP2003500832A (ja) | 高密度電子パッケージ及びその製造方法 | |
| JP5279631B2 (ja) | 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法 | |
| CN104952826A (zh) | 具有引线接合的柔性电子系统 | |
| JP2009302505A (ja) | 半導体装置、および半導体装置の製造方法 | |
| US9132494B2 (en) | Wiring board and method for manufacturing the same | |
| KR101085185B1 (ko) | 회로 기판 구조, 패키징 구조 및 이들의 제조 방법 | |
| US20220108974A1 (en) | Method of forming a chip package and chip package | |
| CN103378041A (zh) | 迹线上凸块芯片封装的方法和装置 | |
| JP2010272556A (ja) | モールドパッケージおよびその製造方法 | |
| CN102270585B (zh) | 电路板结构、封装结构与制作电路板的方法 | |
| CN107305879B (zh) | 半导体器件及相应的方法 | |
| CN103325697B (zh) | 半导体封装结构的制作方法 | |
| CN102270584A (zh) | 电路板结构、封装结构与制作电路板的方法 | |
| CN101625986B (zh) | 芯片封装结构制程 | |
| CN202940236U (zh) | 封装基板构造 | |
| CN104576402A (zh) | 封装载板及其制作方法 | |
| TW201036113A (en) | Substrateless chip package and fabricating method | |
| KR20130027870A (ko) | 패키지 기판 및 패키지의 제조 방법 | |
| TWI393197B (zh) | 晶片封裝 | |
| CN103137498B (zh) | 半导体封装结构及其制作方法 | |
| US20090309208A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN101740410B (zh) | 芯片封装结构的制程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |