KR20130027870A - 패키지 기판 및 패키지의 제조 방법 - Google Patents

패키지 기판 및 패키지의 제조 방법 Download PDF

Info

Publication number
KR20130027870A
KR20130027870A KR1020110091369A KR20110091369A KR20130027870A KR 20130027870 A KR20130027870 A KR 20130027870A KR 1020110091369 A KR1020110091369 A KR 1020110091369A KR 20110091369 A KR20110091369 A KR 20110091369A KR 20130027870 A KR20130027870 A KR 20130027870A
Authority
KR
South Korea
Prior art keywords
substrate
post
metal post
bump
package
Prior art date
Application number
KR1020110091369A
Other languages
English (en)
Inventor
노유정
김철규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110091369A priority Critical patent/KR20130027870A/ko
Publication of KR20130027870A publication Critical patent/KR20130027870A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

본 발명은 패키지 기판 및 패키지의 제조 방법에 관한 것이다.
본 발명의 일 측면에 따르면 접속패드가 형성된 기판 및 접속패드 상부에 형성된 금속 포스트 및 기판 상부에 형성되며 금속 포스트를 둘러싸는 형태로 형성되는 범프를 포함하는 포스트 범프를 포함하는 패키지 기판이 제공된다.

Description

패키지 기판 및 패키지의 제조 방법{PACKAGE SUBSTRATE AND MANUFACTURING METHOD OF PACKAGE}
본 발명은 패키지 기판 및 패키지의 제조 방법에 관한 것이다.
회로기판과 반도체 칩과 같은 전자소자를 회로기판에 부착시킬 때 와이어를 적용하여 반도체 패키지를 수행하였다. 그러나, 최근에는 반도체 패키지가 플립 칩 패키징(flip chip packaging)에 의해서 수행되고 있다. 플립 칩 패키징은 반도체 칩과 같은 전자소자를 회로기판에 부착시킬 때 와이어와 같은 추가적인 연결 구조를 사용하지 않고 반도체 칩이나 회로기판의 접속 패턴에 솔더 범프를 융착하여 반도체 칩과 회로 기판을 본딩하고 패키징 하는 방식이다.
최근 고속 대용량 데이터 처리의 요구와 전자제품의 경박단소화에 따라 전자소자의 범프 피치(bump pitch)가 점자 작아지고 있는 추세이다. 이러한 추세에 따라 플립 칩 패키징은 회로기판과 반도체 칩의 범프 접속의 신뢰성이 감소되고 있다. 이와 같은 신뢰성 감소를 방지하기 위해서 한국 공개 특허 10-2001-0029196호에서는 접속패드와 솔더 범프간의 접합 면적을 증가시키는 방안을 제안하고 있다.
본 발명의 일 측면은 기판에 형성되는 포스트 범프를 함침법으로 형성하여 공정 횟수를 감소 시킬 수 있는 패키지 기판 및 패키지의 제조 방법을 제공하는 것이다.
본 발명의 다른 측면은 일 기판에 또는 타 기판 중 적어도 하나에 형성된 포스트 범프에 의해서 일 기판과 타 기판이 연결됨으로써, 빠른 전기 신호 전달이 가능한 패키지 기판 및 패키지의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 측면은 일 기판에 또는 타 기판 중 적어도 하나에 형성된 포스트 범프에 의해서 일 기판과 타 기판이 연결됨으로써, 방열 특성 능력을 향상 시킬 수 있는 패키지 기판 및 패키지의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면 접속패드가 형성된 기판 및 접속패드 상부에 형성된 금속 포스트 및 기판 상부에 형성되며 금속 포스트를 둘러싸는 형태로 형성되는 범프를 포함하는 포스트 범프를 포함하는 패키지 기판이 제공된다.
포스트 범프는 금속 포스트가 다수개의 기둥 형태로 형성될 수 있다.
포스트 범프는 금속 포스트가 구리(Cu)로 형성될 수 있다.
포스트 범프는 범프가 금속 포스트의 양 측면을 감싸는 형태로 형성될 수 있다.
포스트 범프는 금속 포스트의 일측이 접속패드와 접합되고, 일측의 반대측인 타측이 외부로 노출된 형태로 형성될 수 있다.
포스트 범프는 범프가 솔더(Solder)로 형성될 수 있다.
기판은 회로기판, 반도체 웨이퍼 또는 전자소자 중 어느 하나일 수 있다.
본 발명의 타 측면에 따르면, 접속 패드가 구비된 기판을 준비하는 단계, 접속 패드 상에 금속 포스트를 형성하는 단계, 금속 포스트를 솔더 페이스트 용융액에 함침 하여 범프를 형성하는 단계 및 범프에 코이닝(Conning)을 수행하는 단계를 포함하는 패키지의 제조 방법이 제공된다.
금속 포스트를 형성하는 단계에 있어서, 금속 포스트는 다수개의 기둥 형태로 형성될 수 있다.
금속 포스트를 형성하는 단계에 있어서, 금속 포스트는 전해 금속 도금법으로 형성될 수 있다.
코이닝을 수행하는 단계에서, 접속 패드와 연결된 금속 포스트의 일측 면과 반대측인 타 측면이 외부로 노출될 수 있다.
코이닝을 수행하는 단계 이후에, 기판과 타 기판을 접합하는 단계를 더 포함할 수 있다.
기판과 타 기판을 접합하는 단계는, 기판에 형성된 금속 포스트의 일측 면과 반대측인 타 측면이 타 기판의 접속 패드와 접합할 수 있다.
기판과 타 기판을 접합하는 단계는, 기판에 형성된 금속 포스트의 일측 면과 반대측인 타 측면이 타 기판의 금속 포스트와 접합할 수 있다.
기판과 타 기판을 접합하는 단계는, 기판과 타 기판이 접합된 상태에서 리플로우를 수행하는 단계를 포함할 수 있다.
접속 패드가 구비된 기판을 준비하는 단계에서, 기판은 회로기판, 반도체 웨이퍼 또는 전자소자 중 어느 하나일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 패키지 기판 및 패키지의 제조 방법은 포스트 범프를 함침법으로 형성하여 공정 횟수를 감소 시킬 수 있다.
본 발명의 패키지 기판 및 패키지의 제조 방법은 일 기판에 또는 타 기판 중 적어도 하나에 형성된 포스트 범프에 의해서 일 기판과 타 기판이 연결됨으로써, 빠른 전기 신호 전달이 가능할 수 있다.
본 발명의 패키지 기판 및 패키지의 제조 방법은 일 기판에 또는 타 기판 중 적어도 하나에 형성된 포스트 범프에 의해서 일 기판과 타 기판이 연결됨으로써, 방열 특성 능력을 향상 시킬 수 있다.
도1은 본 발명의 실시 예에 따른 패키지 기판을 나타낸 예시도 이다.
도2는 본 발명의 다른 실시 예에 따른 패키지 기판을 나타낸 예시도 이다.
도3 내지 도10은 본 발명의 실시 예에 따른 패키지 제조 방법을 나타낸 단면도이다.
도11 내지 도 17은 본 발명의 다른 실시 예에 따른 패키지 제조 방법을 나타낸 단면도이다
도19및 20은 본 발명의 실시 예에 따른 회로기판에 전자소자가 실장되는 예시를 나타낸 예시도 이다.
도 21 및 도22는 본 발명의 다른 실시 예에 따른 회로기판에 전자소자가 실장되는 예시를 나타낸 예시도 이다.
도23 및 도24는 본 발명의 또 다른 실시 예에 따른 회로기판에 전자소자가 실장되는 예시를 나타낸 예시도 이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 패키지 기판 및 패키지의 제조 방법에 관하여 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 패키지 기판을 나타낸 예시도 이다.
도1을 참조하면, 본 발명의 실시 예에 따른 패키지 기판은 포스트 범프(100) 및 기판(130)을 포함할 수 있다.
본 발명의 실시 예에 따른 포스트 범프(100)는 금속 포스트(110) 및 솔더 범프(120)를 포함하며, 기판(130) 상부에 형성된다.
기판(130) 상부에는 접속 패드(140) 및 시드층(150)이 형성되어 있다. 여기서, 기판(130)은 판상의 기재를 의미하는 것으로, 회로기판, 반도체 웨이퍼, 또는 전자소자 중 어느 하나일 수 있다. 도1에서 기판(130)은 회로기판으로 예를 들어 설명하도록 한다. 접속 패드(140)는 기판과 기판, 또는 기판과 외부 장치와의 전기적 연결을 위한 것이다.
금속 포스트(110)는 시드층(150) 상에 하나의 기둥 형태로 형성되며, 솔더 범프(120)는 금속 포스트(110)의 양 측면을 둘러싸는 형태로 형성됨으로써, 본 발명의 실시 예에 따른 포스트 범프(100)가 기판(130) 상부에 형성될 수 있다.
이와 같이 형성된 포스트 범프는 금속 포스트의 노출된 상부가 타 기판의 접속패드 또는 타 기판의 포스트 범프의 금속 포스트에 접합됨으로써, 전기 신호 전달 특성 및 방열 특성을 향상시킬 수 있다.
도2는 본 발명의 다른 실시 예에 따른 패키지 기판을 나타낸 예시도 이다.
도2를 참고하면, 본 발명의 다른 실시 예에 따른 포스트 범프(200)의 금속 포스트(210)는 기판(230) 상부에 다수개의 기둥을 포함하는 다발 형태로 형성될 수 있다.
금속 포스트(210)가 다발 형태로 형성된 경우, 각각의 기둥 간의 좁은 간격으로 인해 모세 관력이 커지고 솔더 범프(220) 형성을 위한 솔더 페이스트의 흡착력을 향상시킬 수 있다.
이와 같이, 금속 포스트(210)가 다발 형태로 형성된 포스트 범프(220)의 경우에도 하나의 기둥 형태의 금속 포스트를 갖는 포스트 범프(도1의 100)와 마찬가지로 전기 신호 전달 특성 및 방열 특성을 향상 시킬 수 있다.
도3 내지 도10은 본 발명의 실시 예에 따른 패키지 제조 방법을 나타낸 단면도이다.
도3 내지 도10은 본 발명의 실시 예에 따른 패키지 제조 방법으로 회로기판에 포스트 범프를 형성하는 방법을 나타낸 단면도이다.
도3을 참고하면, 회로기판(300)이 제공된다.
본 발명의 실시 예에서 제공되는 회로기판(300)은 절연층으로 형성되며, 접속 패드(310) 및 접속 패드(310)가 노출되도록 제1 개구부(320)를 갖는 솔더 레지스트층(330)이 형성될 수 있다.
본 도면에서 설명의 편의를 위해 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 회로기판이 인쇄회로기판인 경우 절연층에 1층 이상의 회로가 형성된 통상의 다층의 인쇄회로기판이 적용될 수 있음을 알 수 있다. 여기서, 절연층은 인쇄회로기판의 절연층으로 사용되는 수지 절연층이 사용될 수 있다. 수지 절연층은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보장재가 함침 된 수지로, 예를 들어, 프리프레그가 사용될 수 있다. 또한, 열경화성 수지 또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
접속 패드(310)는 플립 칩 본딩용 패드일 수 있다. 본 발명의 실시 예에서 접속 패드(310)는 구리로 형성된다. 그러나, 접속 패드(310)의 재료는 이에 한정되지 않으며, 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하다.
솔더 레지스트층(330)은 회로기판(300)에 형성된 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해서 형성된다. 솔더 레지스트층(330)은 회로기판(300)에 형성된 접속 패드(310)를 노출시키기 위해서, 접속 패드(310) 상부에 제1 개구부(320)를 형성한다. 솔더 레지스트층(330)은 솔더레지스트 잉크, 솔더 레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별이 이에 한정되는 것은 아니다.
도4를 참조하면, 솔더 레지스트층(330), 제1 개구부(320) 내벽 및 접속 패드(310) 상에 시드층(340)을 형성한다.
시드층(340)은 무전해 도금 또는 스퍼터링(sputtering) 방법을 통해서 형성될 수 있다. 시드층(340)은 전도성 물질로 형성 될 수 있다. 시드층(340)은 예를 들어 구리로 이루어 질 수 있다.
도5를 참조하면, 시드층(340) 상에 도금 레지스트(350)를 형성한다. 도금 레지스트(350)는 레지스트 잉크 또는 드라이 필름 등을 도포함으로써 형성될 수 있다. 시드층(340) 상에 도금 레지스트(350)를 도포한 후, 노광/현상을 포함하는 포토리소그래피(photolithography) 공정을 수행할 수 있다. 이와 같은 포토리소그래피 공정을 통해서 도금 레지스트(350)는 제1 개구부(320) 상에 제2 개구부(321)를 형성할 수 있다.
도6을 참조하면, 금속 포스트(360)를 형성한다. 금속 포스트(360)는 제1 개구부(도5의 320) 및 제2 개구부(도5의 321)를 전해 도금 방법으로 충전함으로써, 형성될 수 있다. 본 발명의 실시 예에서 금속 포스트(360)는 구리로 형성될 수 있다. 그러나, 금속 포스트(360)의 재료는 이에 한정되지 않는다. 즉, 금속 포스트(360)는 구리, 니켈, 주석, 금 이들의 합금 또는 이들의 조합으로 이루어 질 수 있다.
도7을 참조하면, 도금 레지스트(도5의 350) 및 시드층(340)을 제거한다. 도금 레지스트(도5 350)는 통상의 박리에 의해 수행될 수 있다. 도금 레지스트(도5 350)를 제거 한 후, 시드층(340)을 제거할 수 있다. 시드층(340)은 플래시 에칭(flash etching)을 통해서 제거될 수 있다. 이와 같이, 도금 레지스트(도5 350) 및 시드층(340)을 제거 함으로써, 회로기판(300) 상부에 형성된 솔더 레지스트층(330)이 노출 될 수 있다.
한편, 금속 포스트(360)를 형성한 이후에, 필요에 따라 금속 포스트(360)의 높이 편차(도금 편차)를 줄이기 위해 금속 포스트(360)의 표면을 평탄화 하는 단계가 추가적으로 수행될 수 있다. 금속 포스트(360)를 평탄화 하는 과정은 금속 포스트(360)에 실질적인 손상을 주지 않는다면 특별히 한정되지 않고 당업계에 공지된 공법이 적용 가능하다.
도8을 참조하면, 회로기판(300)에 형성된 금속 포스트(360)를 솔더 페이스트 용융액(370)에 함침 시킨다.
도9를 참조하면, 금속 포스트(360)를 솔더 페이스트 용융액(370)에 함침 시켜 형성된 솔더 범프(371)를 나타낸다. 금속 포스트(360)를 솔더 페이스트 용융액(370)에 함침 시키면, 모세관 현상 및 표면 장력에 의해서 솔더 페이스트 용융액이 금속 포스트(360)에 구형의 형태로 솔더 범프(371)가 형성될 수 있다.
도10을 참조하면, 금속 포스트(360)에 형성된 솔더 범프(371)에 코이닝(Coning)을 수행할 수 있다. 솔더 범프(371)는 금속 포스트(360)를 둘러싸는 구형 형태에서 코이닝을 수행함으로써, 상면이 평평한 형태가 될 수 있다. 이때, 솔더 범프(371)에 둘러싸인 금속 포스트(360)의 상면이 노출될 수 있다.
도11 내지 도 17은 본 발명의 다른 실시 예에 따른 패키지 제조 방법을 나타낸 단면도이다.
도11 내지 도17은 본 발명의 다른 실시 예에 따른 패키지 제조 방법으로 전자소자에 포스트 범프를 형성하는 방법을 나타낸 단면도이다.
도11을 참조하면, 전자소자(400)가 제공된다.
전자소자(400) 상부에 접속 패드(410) 및 절연층(420)이 형성된다. 절연층(420)은 접속 패드(410)가 노출 되도록 접속 패드(410) 상부에 제1 개구부(430)가 형성된 형태를 갖는다.
도12를 참조하면, 절연층(420), 제1 개구부(430) 내벽 및 접속 패드(410) 상에 하부 금속층(Under bump metal, 440)을 형성한다. 하부 금속층(440)은 예를 들어, 스퍼터링(Sputtering) 방법으로 형성될 수 있다. 하부 금속층(440)은 구리(Cu), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 팔라듐(Pd), 안티몬(Sb), 인듐(In), 비스무스(Bi), 백금(Pt) 중 적어도 하나를 포함하는 물질로 형성될 수 있다.
도13을 참조하면, 하부 금속층(440) 상부에 도금 레지스트(450)를 형성한다. 하부 금속층(440) 상부에 도금 레지스트(450)를 도포 한 후, 노광/현상을 포함하는 포토리소그래피 공정을 수행할 수 있다. 이와 같은 포토리소그래피 공정을 통해서 도금 레지스트(450)는 제1 개구부(430) 상에 제2 개구부(431)를 형성할 수 있다.
도14를 참조하면, 하부 금속층(440) 상부에 금속 포스트(460)를 형성한다. 금속 포스트(460)는 제1 개구부(도13의 430) 및 제2 개구부(도13의 431)를 전해 도금 방법으로 충전함으로써, 형성될 수 있다. 금속 포스트(460)는 구리, 니켈, 주석, 금, 이들의 합금 또는 이들의 조합으로 이루어 질 수 있다.
도15를 참조하면, 하부 금속층(440) 상부에 제1 개구부(도13의 430) 및 제2 개구부(도13의 431)를 충전한 후, 도금 레지스트(도14의 450)는 박리에 의해 제거할 수 있다. 도금 레지스트(도14의 450)를 제거 한 후, 노출된 하부 금속층(440)은 에칭을 통해서 제거될 수 있다.
이와 같이, 금속 포스트(460)를 형성한 후, 금속 포스트(460)의 높이 편차를 줄이기 위해 필요에 따라 금속 포스트(460)의 표면을 평탄화 하는 단계가 추가적으로 수행될 수 있다.
도16을 참조하면, 전자소자(400)에 형성된 금속 포스트(460)를 솔더 페이스트 용융액(470)에 함침 시킨다.
도17을 참조하면, 전자소자(400)에 형성된 금속 포스트(460)를 솔더 페이스트 용융액(470)에 함침 시켜 형성된 솔더 범프(471)를 나타낸다. 금속 포스트(460)를 솔더 페이스트 용융액(도16의 470)에 함침 시키면, 모세관 현상 및 표면 장력에 의해서 솔더 페이스트 용융액이 금속 포스트(460)에 구형의 형태로 솔더 범프(471)가 형성될 수 있다.
도18을 참조하면, 전자소자(400)의 금속 포스트(460)에 형성된 솔더 범프(471)에 코이닝(Coning)을 수행할 수 있다. 솔더 범프(471)는 금속 포스트(460)를 둘러싸는 구형 형태에서 코이닝을 수행함으로써, 상면이 평평한 형태가 될 수 있다. 이때, 솔더 범프(471)에 둘러싸인 금속 포스트(460)의 상면이 노출될 수 있다.
도19 및 도20은 본 발명의 일 실시 예에 따른 회로기판에 전자소자가 실장되는 예시를 나타낸 예시도 이다.
도19를 참조하면, 회로기판(500)은 접속 패드(510) 상부에 본 발명의 실시 예에 따른 포스트 범프(530)가 형성된다. 또한, 전자소자(600)는 접속 패드(610) 상부에 하부 금속층(620)이 형성되며, 하부 금속층(620) 상부에는 솔더 범프(630)가 형성될 수 있다.
도20을 참조하면, 회로기판(500)의 금속 포스트(531)가 전자소자(600)의 하부 금속층(620)에 접합되는 형태로 회로기판(500)에 전자소자(600)가 실장 될 수 있다.
회로기판(500)에 형성된 포스트 범프(도19의 530)의 금속 포스트(531) 상부가 전자소자(600)의 하부 금속층(620)과 접합 되도록 상호 가압될 수 있다. 이와 같이, 회로기판(500)의 금속 포스트(531)와 전자소자(600)의 하부 금속층(620)이 접합된 상태에서 리플로우(Reflow) 공정을 수행함으로써, 회로기판(500)에 전자소자(600)가 실장 될 수 있다. 이와 같은 경우, 회로기판(500)의 포스트 범프(도19의 530)를 형성하는 솔더 범프(도19의 532)와 전자소자(600)의 솔더 범프(도19의 630)가 리플로우 공정을 통해서 상호 접착되어 하나의 솔더 범프(670) 형태가 될 수 있다. 즉, 회로기판(500)의 솔더 범프(532)와 전자소자(600)의 솔더 범프(630)의 상호 접착에 의해서 회로기판(500)의 금속 포스트(531)와 전자소자(600)의 하부 금속층(620)의 접합이 유지될 수 있다. 또한, 회로기판(500)의 금속 포스트(531)와 전자소자(600)의 하부 금속층(620)은 모두 금속 계열로 계면 반응에 의해서 회로기판(500)의 금속 포스트(531)와 전자소자(600)의 하부 금속층(620) 간의 접합이 유지될 수 있다.
도21 및 도22는 본 발명의 다른 실시 예에 따른 회로기판에 전자소자가 실장되는 예시를 나타낸 예시도 이다.
도21을 참조하면, 전자소자(600)는 접속 패드(610) 상에 형성된 하부 금속층(620) 상부에 본 발명의 실시 예에 따른 포스트 범프(640)가 형성된다. 또한, 회로기판(500)은 접속 패드(510) 상부에 솔더 범프(540)가 형성 될 수 있다.
도22를 참조하면, 전자소자(600)의 금속 포스트(641)가 회로기판(500)의 시드층(520)에 접합되는 형태로 회로기판(500)에 전자소자(600)가 실장 될 수 있다.
전자소자(600)에 형성된 포스트 범프(도21의 640)의 금속 포스트(641) 상부가 회로기판(500)의 접속 패드(510)와 접합 되도록 상호 가압될 수 있다. 이후 리플로우 공정을 통해서, 전자소자(600)의 솔더 범프(도21의 642)와 회로기판(500)의 솔더 범프(도21의 540)가 상호 접착되어 하나의 솔더 범프(680)로 형성될 수 있다. 이와 같이 전자 소자(600)의 솔더 범프(642)와 회로기판(500)의 솔더 범프(540)의 상호 접착으로 전자소자(600)의 금속 포스트(641)와 회로기판(500) 접속 패드(510)의 접합이 유지될 수 있다.
도23 및 도24는 본 발명의 또 다른 실시 예에 따른 회로기판에 전자소자가 실장되는 예시를 나타낸 예시도 이다.
도23을 참조하면, 회로기판(500)의 시드층(520) 상부와 전자소자(600)의 하부 금속층(620) 상부에 각각 본 발명의 실시 예에 따른 포스트 범프(530, 640)가 형성된다.
또한, 전자소자(600)의 금속 포스트(641)와 회로기판(500)의 금속 포스트(531)가 상호 접합되는 형태로 회로기판(500)에 전자소자(600)가 실장 될 수 있다.
도24를 참조하면, 회로기판(500)에 형성된 금속 포스트(531)와 전자소자(600)에 형성된 금속 포스트(641)가 접합 되도록 상호 가압될 수 있다. 이후, 리플로우 공정을 통해서, 회로기판(500)의 솔더 범프(도23의 532)와 전자소자(600)의 솔더 범프(도23의 642)가 상호 접착되어, 하나의 솔더 범프(690)로 형성될 수 있다. 이와 같이 전자 소자(600)의 솔더 범프(도23의 642)와 회로기판(500)의 솔더 범프(도23의 542)의 상호 접착으로 회로기판(500)의 금속 포스트(531)와 전자소자(600)의 금속 포스트(642)의 접합이 유지될 수 있다.
이와 같이, 본 발명의 실시 예에 따라 회로기판 또는 전자소자 중 적어도 하나에 포스트 범프를 솔더 페이스트 용융액에 함침 하여 형성함으로써, 리플로우 공정 횟수를 감소 시킬 수 있다. 즉 공정 횟수 감소로 공정상 효율성 및 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 실시 예에 따른 회로기판, 전자소자 중 적어도 하나에 형성된 포스트 범프에 의해서 회로기판과 전자소자가 금속 소재의 금속 포스트로 연결됨으로써, 회로기판과 전자소자간의 빠른 전기 신호 전달 능력이 향상될 수 있다. 또한, 회로기판과 전자소자가 금속 포스트로 연결됨으로써, 전자소자에서 발생한 열이 빠르게 전달 됨으로써, 방열 특정이 향상될 수 있다.
이상 본 발명을 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 패키지 기판 및 패키지의 제조 방법은 이에 한정되지 않으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 200 530 640: 포스트 범프
110 210 360 460 531 641: 금속 포스트
120 220 371 471 532 540 630 642 670 680: 솔더 범프
130 230: 기판
140 310 410 510 610: 접속 패드
150 340: 시드층
300 500: 회로기판
320 430: 제1 개구부
321 431: 제2 개구부
330: 솔더 레지스트층
350 450: 도금 레지스트
370 470: 솔더 페이스트 용융액
400 600: 전자소자
420: 절연층
440 620: 하부 금속층

Claims (16)

  1. 접속패드가 형성된 기판; 및
    상기 접속패드 상부에 형성된 금속 포스트 및 상기 기판 상부에 형성되며 상기 금속 포스트를 둘러싸는 형태로 형성되는 범프를 포함하는 포스트 범프;
    를 포함하는 패키지 기판
  2. 청구항1에 있어서,
    상기 포스트 범프는 상기 금속 포스트가 다수개의 기둥 형태로 형성되는 것을 특징으로 하는 패키지 기판.
  3. 청구항1에 있어서,
    상기 포스트 범프는 상기 금속 포스트가 구리(Cu)로 형성되는 것을 특징으로 하는 패키지 기판.
  4. 청구항1에 있어서,
    상기 포스트 범프는 상기 범프가 상기 금속 포스트의 양 측면을 감싸는 형태로 형성되는 것을 특징으로 하는 패키지 기판.
  5. 청구항1에 있어서,
    상기 포스트 범프는 상기 금속 포스트의 일측이 상기 접속패드와 접합되고, 상기 일측의 반대측인 타측이 외부로 노출된 형태로 형성되는 것을 특징으로 하는 패키지 기판.
  6. 청구항1에 있어서,
    상기 포스트 범프는 상기 범프가 솔더(Solder)로 형성되는 것을 특징으로 하는 패키지 기판.
  7. 청구항1에 있어서,
    상기 기판은 회로기판, 반도체 웨이퍼 또는 전자소자 중 어느 하나 인 것을 특징으로 하는 패키지 기판.
  8. 접속 패드가 구비된 기판을 준비하는 단계;
    상기 접속 패드 상에 금속 포스트를 형성하는 단계;
    상기 금속 포스트를 솔더 페이스트 용융액에 함침 하여 범프를 형성하는 단계; 및
    상기 범프에 코이닝(Conning)을 수행하는 단계;
    를 포함하는 패키지의 제조 방법.
  9. 청구항8에 있어서,
    상기 금속 포스트를 형성하는 단계에 있어서,
    상기 금속 포스트는 다수개의 기둥 형태로 형성되는 것을 특징으로 하는 패키지의 제조 방법.
  10. 청구항8에 있어서,
    상기 금속 포스트를 형성하는 단계에 있어서,
    상기 금속 포스트는 전해 금속 도금법으로 형성되는 것을 특징으로 하는 패키지의 제조 방법.
  11. 청구항8에 있어서,
    상기 코이닝을 수행하는 단계에서,
    상기 접속 패드와 연결된 상기 금속 포스트의 일측 면과 반대측인 타 측면이 외부로 노출되는 것을 특징으로 하는 패키지의 제조 방법.
  12. 청구항8에 있어서,
    상기 코이닝을 수행하는 단계 이후에,
    상기 기판과 타 기판을 접합하는 단계를 더 포함하는 것을 특징으로 하는 패키지의 제조 방법.
  13. 청구항12에 있어서,
    상기 기판과 타 기판을 접합하는 단계는,
    상기 기판에 형성된 상기 금속 포스트의 일측 면과 반대측인 타 측면이 타 기판의 접속 패드와 접합하는 것을 특징으로 하는 패키지의 제조 방법.
  14. 청구항12에 있어서,
    상기 기판과 타 기판을 접합하는 단계는,
    상기 기판에 형성된 상기 금속 포스트의 일측 면과 반대측인 타 측면이 타 기판의 금속 포스트와 접합하는 것을 특징으로 하는 패키지의 제조 방법.
  15. 청구항12에 있어서,
    상기 기판과 타 기판을 접합하는 단계는,
    상기 기판과 상기 타 기판이 접합된 상태에서 리플로우를 수행하는 단계를 포함하는 것을 특징으로 하는 패키지의 제조 방법.
  16. 청구항8에 있어서,
    상기 접속 패드가 구비된 기판을 준비하는 단계에서,
    상기 기판은 회로기판, 반도체 웨이퍼 또는 전자소자 중 어느 하나 인 것을 특징으로 패키지의 제조 방법.
KR1020110091369A 2011-09-08 2011-09-08 패키지 기판 및 패키지의 제조 방법 KR20130027870A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110091369A KR20130027870A (ko) 2011-09-08 2011-09-08 패키지 기판 및 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110091369A KR20130027870A (ko) 2011-09-08 2011-09-08 패키지 기판 및 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130027870A true KR20130027870A (ko) 2013-03-18

Family

ID=48178617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110091369A KR20130027870A (ko) 2011-09-08 2011-09-08 패키지 기판 및 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20130027870A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034157A (ko) * 2015-09-18 2017-03-28 삼성전기주식회사 패키지 기판 및 그 제조방법
CN112951731A (zh) * 2021-02-01 2021-06-11 西安微电子技术研究所 一种芯片倒装封装的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034157A (ko) * 2015-09-18 2017-03-28 삼성전기주식회사 패키지 기판 및 그 제조방법
CN112951731A (zh) * 2021-02-01 2021-06-11 西安微电子技术研究所 一种芯片倒装封装的方法

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
US8399776B2 (en) Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
TWI508241B (zh) 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程
US9893002B2 (en) Terminal structure and wiring substrate
US9991197B2 (en) Fabrication method of semiconductor package
US20140367850A1 (en) Stacked package and method of fabricating the same
US9935029B2 (en) Printed wiring board for package-on-package
US9204546B2 (en) Circuit board and manufacturing method thereof
US20160240462A1 (en) Semiconductor substrate structure, semiconductor package and method of manufacturing the same
US9112063B2 (en) Fabrication method of semiconductor package
TWI336516B (en) Surface structure of package substrate and method for manufacturing the same
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
US20170025386A1 (en) Semiconductor device
JP2010232616A (ja) 半導体装置及び配線基板
KR20130027870A (ko) 패키지 기판 및 패키지의 제조 방법
JP2008198916A (ja) 半導体装置及びその製造方法
US20070080452A1 (en) Bump structure and its forming method
US20140284803A1 (en) Semiconductor package and fabrication method thereof
TWI483320B (zh) 半導體封裝結構及其製作方法
CN107978584B (zh) 芯片封装结构及其制造方法
TWI556380B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TWI596678B (zh) 半導體封裝結構及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application