CN112951731A - 一种芯片倒装封装的方法 - Google Patents
一种芯片倒装封装的方法 Download PDFInfo
- Publication number
- CN112951731A CN112951731A CN202110137108.5A CN202110137108A CN112951731A CN 112951731 A CN112951731 A CN 112951731A CN 202110137108 A CN202110137108 A CN 202110137108A CN 112951731 A CN112951731 A CN 112951731A
- Authority
- CN
- China
- Prior art keywords
- chip
- waist
- drum
- substrate
- windowing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 238000003466 welding Methods 0.000 claims abstract description 55
- 229910000679 solder Inorganic materials 0.000 claims description 30
- 238000005476 soldering Methods 0.000 claims description 28
- 230000004907 flux Effects 0.000 claims description 17
- 239000000956 alloy Substances 0.000 claims description 14
- 238000007493 shaping process Methods 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 238000003825 pressing Methods 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000007639 printing Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 4
- 239000000843 powder Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 description 17
- 238000000227 grinding Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000010992 reflux Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000012536 packaging technology Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
- H01L2224/81047—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by mechanical means, e.g. severing, pressing, stamping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
本发明公开了一种芯片倒装封装的方法，包括：对芯片开窗焊盘上的每个圆弧状凸点施加向下的压力，使每个圆弧状凸点变形为腰鼓状凸点，且使得每个腰鼓状凸点的上端面位于同一水平面；提供一基板，所述基板上设置有与芯片开窗焊盘一一对应的基板开窗焊盘；将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与基板开窗焊盘一一对应；将一一对应的腰鼓状凸点与基板开窗焊盘进行回流，通过回流使每个腰鼓状凸点与对应的基板开窗焊盘连接，实现芯片与基板相连。本发明能够控制凸点高度的均匀性好，凸点高度可精准控制，改善超大规模集成电路倒装封装控制稳定性差、一致性不好、间隙精确控制困难和I/O输出端口密度低的问题。
Description
技术领域
本发明属于半导体集成电路封装测试技术领域，具体涉及一种芯片倒装封装的方法。
背景技术
倒装封装技术是半导体集成电路一种常见的先进封装技术，较传统的引线键合技术，其具有传输路径短、信号延迟少、信号输入输出端口数量多、封装密度高和热传导效果好等优点，是封装技术的发展趋势之一。
目前，倒装封装技术通常采用回流的方式实现芯片与底部的基板焊接，具体技术为：(1)首先在晶圆的芯片开窗焊盘上电镀或印刷一层具有一定高度的焊料合金或植上一定尺寸的焊球，见附图1；(2)进行第一次回流，焊料合金在芯片开窗焊盘上形成顶部呈圆弧形的凸点，见附图2；(3)在基板的开窗焊盘上涂覆助焊剂；(4)将形成凸点的芯片倒扣在基板上，凸点与基板上的开窗焊盘相连，见附图3；(5)进行第二次回流，实现芯片与基板的焊接，见附图4；(6)进行清洗，去除残留助焊剂。
采用以上倒装封装方法，存在一定的局限性，主要为：(1)当芯片尺寸较大，或者凸点数量较多时，凸点最高点在同一水平高度的一致性较差，导致芯片倒扣在基板时，存在部分凸点与基板的开窗焊盘不能相连，第二次回流后存在断路失效问题；(2)当凸点密度较大、凸点之间间距较小时，第二次回流后存在凸点之间短路失效问题；(3)第二次回流后，芯片与基板的间隙不受控，只能依靠于第二次回流过程中芯片自身的重量来控制间隙，对后续封装工艺过程中的下填充或直接塑封注塑造成较大的工艺难度。
发明内容
针对现有技术中存在的技术问题，本发明提供了一种芯片倒装封装的方法，能够控制凸点高度的均匀性好，凸点高度可精准控制，低温局部回流可降低凸点之间回流短路的风险，并实现芯片与基板之间间隙的精准控制，改善超大规模集成电路倒装封装控制稳定性差、一致性不好、间隙精确控制困难和I/O输出端口密度低的问题。
为了解决上述技术问题，本发明通过以下技术方案予以实现：
一种芯片倒装封装的方法，包括：
对芯片开窗焊盘上的每个圆弧状凸点施加向下的压力，使每个圆弧状凸点变形为腰鼓状凸点，且使得每个腰鼓状凸点的上端面位于同一水平面；
提供一基板，所述基板上设置有与芯片开窗焊盘一一对应的基板开窗焊盘；
将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与基板开窗焊盘一一对应；
将一一对应的腰鼓状凸点与基板开窗焊盘进行回流，通过回流使每个腰鼓状凸点与对应的基板开窗焊盘连接，实现芯片与基板相连。
进一步地，将带有腰鼓状凸点的芯片倒扣在基板上之前，对每个腰鼓状凸点的上端面进行打磨，使得每个腰鼓状凸点的上端面位于同一水平面。
进一步地，将带有腰鼓状凸点的芯片倒扣在基板上之前，在每个基板开窗焊盘上涂刷助焊剂；
然后将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与涂刷助焊剂的基板开窗焊盘一一对应，通过回流使每个腰鼓状凸点与对应的涂刷助焊剂的基板开窗焊盘焊接在一起。
进一步地，将带有腰鼓状凸点的芯片倒扣在基板上之前，在每个基板开窗焊盘上涂刷焊膏，所述焊膏的熔点低于腰鼓状凸点的熔点；
然后将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与涂刷焊膏的基板开窗焊盘一一对应，通过回流使每个腰鼓状凸点与对应的涂刷焊膏的基板开窗焊盘焊接在一起。
进一步地，通过电镀设备或印刷设备，将焊料合金附着在芯片开窗焊盘上；或通过植球设备，将焊球附着在芯片开窗的焊盘上；
对附着在芯片开窗焊盘上的焊料合金或焊球进行回流，通过回流在芯片开窗焊盘上形成圆弧状凸点。
进一步地，采用压力整形装置的压力刀对芯片开窗焊盘上的每个圆弧状凸点施加向下的压力，使每个圆弧状凸点变形为腰鼓状凸点。
进一步地，所述压力刀的下端面直径大于腰鼓状凸点的上端面直径。
与现有技术相比，本发明至少具有以下有益效果：本发明提供的一种芯片倒装封装的方法，采用压力刀，通过压力整形装置将压力刀对圆弧状凸点顶端进行一定压力的下压，使每个圆弧状凸点变形为腰鼓状凸点，实现腰鼓状凸点制备成型，且使得每个腰鼓状凸点的上端面位于同一水平面。这样可以实现高度一致性较好的腰鼓状凸点阵列制备，解决常规情况下圆弧状凸点高度不一致影响后续回流断路的问题。之后，再将带有腰鼓状凸点的芯片与涂覆有助焊剂的基板进行倒扣对接，进行第二次回流实现凸点的焊接，获得焊接一致性较好的焊点；或者，将带有腰鼓状凸点的芯片与涂覆有低熔点焊膏的基板进行倒扣对接，第二次回流时实现低熔点焊膏的局部回流，腰鼓状凸点不熔化，从而实现芯片与基板间隙精准控制，并防止高密度凸点第二次回流熔化短路相连的问题。本发明有效解决凸点第二次回流前高度一致性差的问题，可以实现芯片与基板间隙的精确控制，并增加芯片凸点的密度，对大规模集成电路倒装封装提供一种有效的解决方法。综上，本发明能够控制凸点高度的均匀性好，凸点高度可精准控制，低温局部回流可降低凸点之间回流短路的风险，并实现芯片与基板之间间隙的精准控制，改善超大规模集成电路倒装封装控制稳定性差、一致性不好、间隙精确控制困难和I/O输出端口密度低的问题。
进一步地，采用微细磨削抛光对每个腰鼓状凸点的上端面进行打磨，使得每个腰鼓状凸点的上端面位于同一水平面，进一步提升腰鼓状凸点之间高度的一致性。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为芯片开窗焊盘电镀或印刷焊料合金示意图；
图2为圆弧状凸点第一次回流示意图；
图3为带圆弧状凸点的芯片与刷有助焊剂的基板倒扣对接示意图；
图4为圆弧状凸点第二次回流示意图；
图5为本发明腰鼓状凸点成型示意图；
图6为本发明腰鼓状凸点精密磨削抛光示意图；
图7为本发明带腰鼓状凸点的芯片与刷有助焊剂的基板倒扣对接示意图；
图8为本发明带腰鼓状凸点第二次回流示意图；
图9为本发明带腰鼓状凸点的芯片与刷有低熔点焊膏的基板倒扣对接示意图；
图10为本发明带腰鼓状凸点第二次局部回流示意图。
图中：1-焊料合金；2-芯片；3-凸点；4-基板；5-助焊剂；6-压力刀；7-精密磨削抛光台；8-焊膏。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
作为本发明的某一具体实施方式，本发明一种芯片倒装封装的方法，包括如下步骤：
步骤1：如图1所示，通过电镀设备或印刷设备，将焊料合金附着在芯片开窗焊盘上，焊料合金为现有的含有多种成分的合金；或通过植球设备，将焊球附着在芯片开窗的焊盘上；焊料合金或焊球作为后续圆弧状凸点的基体合金材料；
步骤2：如图2所示，通过回流设备，对附着在芯片开窗焊盘上的焊料合金或焊球进行回流熔化，通过回流最终在芯片开窗焊盘上形成圆弧状凸点。
步骤3：如图5所示，对芯片开窗焊盘上的每个圆弧状凸点施加向下的压力，使每个圆弧状凸点变形为腰鼓状凸点，且使得每个腰鼓状凸点的上端面位于同一水平面。具体的说，采用压力整形装置的压力刀对芯片开窗焊盘上的每个圆弧状凸点施加向下的压力，也就是说，在压力整形装置的作用下，对压力刀施加一定的下压力，在下压力的作用下，压力刀将圆弧状凸点顶端的圆弧表面成型为腰鼓状凸点，即腰鼓状凸点的上端面成为平台。压力刀的下端面直径大于腰鼓状凸点的上端面直径。
具体实施中，压力整形装置在工作前，对所有的圆弧状凸点位置进行编程，确定每个圆弧状凸点的位置和下压顺序。编程完成后，按照编程顺序，将每个圆弧状凸点相继成型为腰鼓状凸点。
步骤4：优选的，如图6所示，对每个腰鼓状凸点的上端面进行打磨，使得每个腰鼓状凸点的上端面位于同一水平面。具体的说，将芯片的腰鼓状凸点阵列置于精密磨削抛光台上进行微细整形，进一步提升腰鼓状凸点之间高度的一致性。
步骤5：提供一基板，基板上设置有与芯片开窗焊盘一一对应的基板开窗焊盘。将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与基板开窗焊盘一一对应；将一一对应的腰鼓状凸点与基板开窗焊盘进行回流，通过回流使每个腰鼓状凸点与对应的基板开窗焊盘连接，实现芯片与基板相连。
通过回流使每个腰鼓状凸点与对应的基板开窗焊盘连接，实现芯片与基板相连，具体有两种实现方式，分别参见图7和图8以及图9和图10。
第一种实现方式如图7和图8所示：如图7，在每个基板开窗焊盘上涂刷助焊剂；然后将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与涂刷助焊剂的基板开窗焊盘一一对应对接，腰鼓状凸点表面浸入基板开窗焊盘的助焊剂中。
如图8，通过回流设备，将对接好的带腰鼓状凸点的芯片与刷助焊剂的基板进行回流，回流过程中腰鼓状凸点熔化，在助焊剂的作用下实现凸点焊接，将芯片与基板固定相连，并提供互连信号通路。
第二种实现方式如图9和图10所示：如图9，在每个基板开窗焊盘上涂覆一定厚度的焊膏，焊膏的熔点低于腰鼓状凸点的熔点；然后将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与涂刷焊膏的基板开窗焊盘一一对应对接，腰鼓状凸点表面浸入基板开窗焊盘的焊膏中。
如图10，通过回流设备，将对接好的带腰鼓状凸点的芯片与刷有低熔点焊膏的基板进行回流，回流过程中腰鼓状凸点不熔化，低熔点焊膏熔化，即局部回流。低熔点焊膏将腰鼓状凸点与基板焊盘进行焊接互连，实现芯片与基板固定相连，并提供互连信号通路。
本发明中，为防止回流过程芯片过度坍塌造成凸点互连短路，以及为了便于后续凸点间隙下填充或注塑工艺的控制，需要对芯片与基板之间的间隙距离进行精准控制，具体方法如下：
a，根据芯片与基板之间的间隙距离控制要求，设定压力整形装置进行压力刀下压圆弧状凸点顶端的压力，不同的压力可以制作不同高度的腰鼓状凸点，压力大时腰鼓状凸点高度低，压力小时腰鼓状凸点高度高，压力与腰鼓状凸点高度存在曲线经验规律。
b，采用相同压力，按照编程顺序，对每个圆弧状凸点进行腰鼓状凸点成型，形成高度一致性好的腰鼓状凸点阵列。
c，采用腰鼓状凸点微细整形方法对腰鼓状凸点的上端面进行整形，进一步提升腰鼓状凸点阵列的高度一致性。
d，采用腰鼓状凸点焊接实现方法之二，腰鼓状凸点不熔化，芯片与基板的间隙主要取决于第二种实现方式的高度，从而实现芯片与基板的间隙精准控制。
实施例1：
针对某FCBGA360产品，具体实施步骤如下：
步骤1：在晶圆的芯片上印刷Sn3.5Ag焊膏；
步骤2：采用回流焊炉将晶圆进行回流，形成圆弧状凸点，回流圆弧状凸点直径110um；
步骤3：在晶圆背面贴膜，采用划片机将晶圆上的芯片一颗颗切割分离；
步骤4：将带圆弧状凸点的芯片拾取放在芯片盒中；
步骤5：将带圆弧状凸点的芯片从芯片盒转移至压力整形装置工作台面，工作台面可以采用真空将芯片进行固定，固定后，按照圆弧状凸点位置进行腰鼓状凸点制备顺序编程。编程完成后，采用压力刀对圆弧状凸点进行压力下压形成腰鼓状凸点，并按照编程顺序完成所有圆弧状凸点的下压成型。成型后，采用测量显微镜进行腰鼓状凸点形貌观察和几何尺寸测量；
步骤6：将成型的腰鼓状凸点置于精密磨削抛光台上，采用化学抛光液进行腰鼓状凸点上端面微细抛磨，抛磨后，采用测量显微镜再次进行腰鼓状凸点形貌观察和几何尺寸测量；
步骤7：将微细整形的腰鼓状凸点的芯片拾取放回芯片盒中；
步骤8：采用倒装贴片机将带腰鼓状凸点的芯片倒扣在涂有助焊剂的基板上；
步骤9：再采用回流焊炉将已经倒扣组合的芯片、腰鼓状凸点、基板进行回流，完成凸点焊接；
步骤10：采用清洗机对助焊剂残余进行清洗，完成倒装封装工艺。
实施例2：
针对某FCCSP517产品，具体实施步骤如下：
步骤1：在晶圆的芯片上电镀SnAg焊料层；
步骤2：采用回流焊炉将晶圆进行回流，形成圆弧状凸点；
步骤3：在晶圆背面贴膜，采用划片机将晶圆上的芯片一颗颗切割分离；
步骤4：将带圆弧状凸点的芯片拾取放在芯片盒中；
步骤5：将带圆弧状凸点的芯片从芯片盒转移至压力整形装置工作台面，工作台面可以采用真空将芯片进行固定，固定后，按照圆弧状凸点位置进行腰鼓状凸点制备顺序编程。编程完成后，采用压力刀对圆弧状凸点进行压力下压形成腰鼓状凸点，并按照编程顺序完成所有圆弧状凸点的下压成型。成型后，采用测量显微镜进行腰鼓状凸点形貌观察和几何尺寸测量；
步骤6：将成型的腰鼓状凸点置于精密磨削抛光台上，采用化学抛光液进行腰鼓状凸点上端面微细抛磨，抛磨后，采用测量显微镜再次进行腰鼓状凸点形貌观察和几何尺寸测量；
步骤7：将微细整形的腰鼓状凸点的芯片拾取放回芯片盒中；
步骤8：采用倒装贴片机将带腰鼓状凸点的芯片倒扣在涂有锡铋焊膏的基板上；
步骤9：再采用回流焊炉将已经倒扣组合的芯片、腰鼓状凸点、基板进行回流，完成凸点焊接；
步骤10：采用清洗机对助焊剂残余进行清洗，完成倒装封装工艺。
本发明，通过采用压力整形装置压扁芯片上的圆弧状凸点制备一定高度的腰鼓状凸点，并进行微精密磨削抛光，形成高度一致性较好的腰鼓状凸点阵列，之后再将腰鼓状凸点的芯片倒扣在涂覆有助焊剂或低温焊膏的基板上，进行第二次回流或者低温局部回流，实现芯片与基板的良好连接。本发明增加腰鼓状凸点成型和微细整形环节，并选择采用低温局部回流，进而有利于避免第二次回流过程因凸点高度不一致发生断路、相邻焊点短路、芯片与基板间隙不受控的风险。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (7)
1.一种芯片倒装封装的方法，其特征在于，包括：
对芯片开窗焊盘上的每个圆弧状凸点施加向下的压力，使每个圆弧状凸点变形为腰鼓状凸点，且使得每个腰鼓状凸点的上端面位于同一水平面；
提供一基板，所述基板上设置有与芯片开窗焊盘一一对应的基板开窗焊盘；
将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与基板开窗焊盘一一对应；
将一一对应的腰鼓状凸点与基板开窗焊盘进行回流，通过回流使每个腰鼓状凸点与对应的基板开窗焊盘连接，实现芯片与基板相连。
2.根据权利要求1所述的一种芯片倒装封装的方法，其特征在于，将带有腰鼓状凸点的芯片倒扣在基板上之前，对每个腰鼓状凸点的上端面进行打磨，使得每个腰鼓状凸点的上端面位于同一水平面。
3.根据权利要求1所述的一种芯片倒装封装的方法，其特征在于，将带有腰鼓状凸点的芯片倒扣在基板上之前，在每个基板开窗焊盘上涂刷助焊剂；
然后将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与涂刷助焊剂的基板开窗焊盘一一对应，通过回流使每个腰鼓状凸点与对应的涂刷助焊剂的基板开窗焊盘焊接在一起。
4.根据权利要求1所述的一种芯片倒装封装的方法，其特征在于，将带有腰鼓状凸点的芯片倒扣在基板上之前，在每个基板开窗焊盘上涂刷焊膏，所述焊膏的熔点低于腰鼓状凸点的熔点；
然后将带有腰鼓状凸点的芯片倒扣在基板上，使芯片开窗焊盘上的腰鼓状凸点与涂刷焊膏的基板开窗焊盘一一对应，通过回流使每个腰鼓状凸点与对应的涂刷焊膏的基板开窗焊盘焊接在一起。
5.根据权利要求1所述的一种芯片倒装封装的方法，其特征在于，通过电镀设备或印刷设备，将焊料合金附着在芯片开窗焊盘上；或通过植球设备，将焊球附着在芯片开窗的焊盘上；
对附着在芯片开窗焊盘上的焊料合金或焊球进行回流，通过回流在芯片开窗焊盘上形成圆弧状凸点。
6.根据权利要求1所述的一种芯片倒装封装的方法，其特征在于，采用压力整形装置的压力刀对芯片开窗焊盘上的每个圆弧状凸点施加向下的压力，使每个圆弧状凸点变形为腰鼓状凸点。
7.根据权利要求1所述的一种芯片倒装封装的方法，其特征在于，所述压力刀的下端面直径大于腰鼓状凸点的上端面直径。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110137108.5A CN112951731A (zh) | 2021-02-01 | 2021-02-01 | 一种芯片倒装封装的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110137108.5A CN112951731A (zh) | 2021-02-01 | 2021-02-01 | 一种芯片倒装封装的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112951731A true CN112951731A (zh) | 2021-06-11 |
Family
ID=76240773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110137108.5A Pending CN112951731A (zh) | 2021-02-01 | 2021-02-01 | 一种芯片倒装封装的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951731A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012587A (ja) * | 1998-06-26 | 2000-01-14 | Shinko Electric Ind Co Ltd | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 |
| US6342443B1 (en) * | 1999-07-02 | 2002-01-29 | Advanced Semiconductor Engineering, Inc. | Method and structure for forming flip chip with collapse-controlled solder bumps on a substrate |
| KR20080081530A (ko) * | 2007-03-05 | 2008-09-10 | 한국과학기술원 | 플립칩 어셈블리의 제조방법 |
| KR20130027870A (ko) * | 2011-09-08 | 2013-03-18 | 삼성전기주식회사 | 패키지 기판 및 패키지의 제조 방법 |
-
2021
- 2021-02-01 CN CN202110137108.5A patent/CN112951731A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012587A (ja) * | 1998-06-26 | 2000-01-14 | Shinko Electric Ind Co Ltd | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 |
| US6342443B1 (en) * | 1999-07-02 | 2002-01-29 | Advanced Semiconductor Engineering, Inc. | Method and structure for forming flip chip with collapse-controlled solder bumps on a substrate |
| KR20080081530A (ko) * | 2007-03-05 | 2008-09-10 | 한국과학기술원 | 플립칩 어셈블리의 제조방법 |
| KR20130027870A (ko) * | 2011-09-08 | 2013-03-18 | 삼성전기주식회사 | 패키지 기판 및 패키지의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5806753A (en) | Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier | |
| US8117982B2 (en) | Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold | |
| US7174629B2 (en) | Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor | |
| US20130241083A1 (en) | Joint Structure for Substrates and Methods of Forming | |
| TW200525666A (en) | Bump-on-lead flip chip interconnection | |
| US6189772B1 (en) | Method of forming a solder ball | |
| WO2016107062A1 (zh) | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 | |
| JP2012089724A (ja) | 半導体装置及びその製造方法 | |
| CN101859733B (zh) | 半导体封装构造、半导体封装构造用载板及其制造方法 | |
| KR102420126B1 (ko) | 반도체 소자 | |
| CN111883502B (zh) | 焊料微凸点阵列制备方法 | |
| CN111293046B (zh) | 一种芯片与tsv硅基板的倒扣焊接方法 | |
| US20160211242A1 (en) | Reduced volume interconnect for three-dimensional chip stack | |
| CN112951731A (zh) | 一种芯片倒装封装的方法 | |
| TWI453881B (zh) | 封裝結構及其製法 | |
| Su et al. | Reliability assessment of flip chip interconnect electronic packaging under thermal shocks | |
| KR20110124579A (ko) | 유. 브이 레이저를 사용한 플립 칩 본딩방법 | |
| Busby et al. | C4NP lead free solder bumping and 3D micro bumping | |
| TWI823329B (zh) | 玻璃覆晶封裝方法及其晶片 | |
| CN203910782U (zh) | 晶圆级芯片的凸块封装架构 | |
| KR101857157B1 (ko) | 솔더 범프 형성 방법 | |
| Sung et al. | Solder bump maker with coining process on TSV chips for 3D packages | |
| KR101156175B1 (ko) | 돌기 형상의 젖음층을 이용한 웨이퍼 솔더범프 형성방법, 이를 이용하여 생산된 솔더범프가 형성된 웨이퍼 및 이를 이용한 플립 칩 접합방법 | |
| TW560016B (en) | One-time formation of flip-chip type ball grid array semiconductor package and its manufacturing method | |
| JPH05102251A (ja) | Ｔａｂテープ及びその製造方法並びに該ｔａｂテープを用いたｉｃチツプの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230111 Address after: 451161 Tower C, Xinggang Building, No. 16, Huhang Road, Zhengzhou Airport Economic Comprehensive Experimental Zone, Zhengzhou City, Henan Province Applicant after: Zhengzhou Xinghang Technology Co.,Ltd. Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province Applicant before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE |