KR20110124579A - 유. 브이 레이저를 사용한 플립 칩 본딩방법 - Google Patents
유. 브이 레이저를 사용한 플립 칩 본딩방법 Download PDFInfo
- Publication number
- KR20110124579A KR20110124579A KR1020100044048A KR20100044048A KR20110124579A KR 20110124579 A KR20110124579 A KR 20110124579A KR 1020100044048 A KR1020100044048 A KR 1020100044048A KR 20100044048 A KR20100044048 A KR 20100044048A KR 20110124579 A KR20110124579 A KR 20110124579A
- Authority
- KR
- South Korea
- Prior art keywords
- laser
- semiconductor chip
- flip chip
- chip bonding
- solder ball
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 120
- 229910000679 solder Inorganic materials 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 16
- 239000000758 substrate Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
결함의 발생을 억제하고, 접합 온도를 낮추어 반도체 소자의 신뢰성을 높이고, 반도체 소자의 제조공정에서 높은 생산성을 달성할 수 있는 유. 브이 레이저를 사용한 플립 칩 본딩방법에 관해 개시한다. 이를 위해 본 발명은 솔더볼이 부착된 반도체 칩을 준비하는 제1 단계와, 상기 반도체 칩을 범핑 헤드로 흡착하는 제2 단계와, 상기 범핑 헤드를 범핑되는 소자 위에 정렬하는 제3 단계와, 상기 반도체 칩의 솔더볼에 UV 레이저를 조사하여 상기 반도체 칩과 상기 범핑되는 소자를 부착하는 제4 단계와, 상기 반도체 칩과 상기 범핑되는 소자 사이에 언더필(underfill) 소재를 채우는 제5 단계를 구비하는 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법을 제공한다.
Description
본 발명은 전자 소자의 제조방법에 관한 것으로, 더욱 상세하게는 솔더볼을 사용하여 반도체 칩과 범핑되는 소자를 본딩하는 플립 칩(flip chip) 본딩방법에 관한 것이다.
최근 전자제품의 발전 방향은 점진적으로 경박단소화, 고성능화 및 다기능화를 추구하고 있다. 이에 따라 전자제품에 사용되는 반도체 소자, 예컨대 반도체 패키지는 더욱 고집적화되고, 내부에 포함된 입출력 단자(I/O terminals)의 개수가 더욱 증가하고 있다. 여기서 반도체 패키지는, 내부에 반도체 칩과, 상기 반도체 칩을 외부의 충격으로부터 보호할 수 있는 보호 구조물과, 상기 반도체 칩의 전자회로를 외부로 연결할 수 있는 연결단자를 포함하는 전체적 구조물을 말한다.
현재 반도체 칩의 전극, 예컨대 본드 패드와, 반도체 칩의 외부회로 전극과의 상호 연결을 위해 일반적으로 사용되는 방법은, 금선(gold wire)을 이용하는 와이어 본딩(wire bonding) 방식과, 솔더볼을 이용하는 플립 칩 본딩 방식이 있다. 상기 와이어 본딩 방식은, 적용에 있어 입출력 단자 수의 제한, 전기적 신호 전달속도의 감소 및 고주파 영역에서 신호의 손실률이 증가하는 문제가 있다. 따라서 고집적된 반도체 패키지에 적용하는데 다소 어려운 점이 뒤따른다.
한편, 상술한 문제를 해결하는데 도움이 되는 솔더볼을 이용하는 플립 칩 본딩 방식은, 반도체 칩의 상하 방향 적층을 통해 만들어지는 MCM(Multi Chip Module)이나, 하나의 반도체 패키지 내에 시스템을 구성하는 SIP(System In Package)나, 하나의 반도체 칩에 모든 시스템을 구성하는 SOC(System On Chip)와 같은 진보된 형태의 고집적화된 반도체 소자에 적용이 유리하다. 여기서 플립 칩 본딩 방식이란, 반도체 칩의 본드 패드에 부착된 솔더볼 혹은 솔더 범프를 통하여 반도체 칩이 다른 반도체 칩 혹은 인쇄회로기판 및 글라스 기판에 탑재하는 연결 방식을 말한다.
이러한 플립 칩 본딩 공정은 크게 4가지로 구성되며, 솔더 범핑을 위한 반도체 웨이퍼의 준비 과정, 상기 반도체 웨이퍼의 본드패드에 솔더 범프를 형성하는 과정, 솔더 범핑이 수행된 반도체 웨이퍼로부터 반도체 칩을 분리하여 범핑되는 소자, 예컨대 인쇄회로기판 혹은 다른 반도체 칩에 접합하는 과정 및 반도체 칩과 범핑되는 소자의 접합계면 사이에 언더필 소재를 채우는 공정이 바로 그것이다.
본 발명이 이루고자 하는 기술적 과제는 플립 칩 본딩 공정에서 결함의 발생을 억제하고, 접합 온도를 낮추어 반도체 소자의 신뢰성을 높이고, 반도체 소자의 제조공정에서 높은 생산성을 달성할 수 있는 유. 브이 레이저를 사용한 플립 칩 본딩방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 유. 브이 레이저를 사용한 플립 칩 본딩방법은, 솔더볼이 부착된 반도체 칩을 준비하는 제1 단계와, 상기 반도체 칩을 범핑 헤드로 흡착하는 제2 단계와, 상기 범핑 헤드를 범핑되는 소자 위에 정렬하는 제3 단계와, 상기 반도체 칩의 솔더볼에 UV 레이저를 조사하여 상기 반도체 칩과 상기 범핑되는 소자를 부착하는 제4 단계와, 상기 반도체 칩과 상기 범핑되는 소자 사이에 언더필(underfill) 소재를 채우는 제5 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 솔더볼과 상기 범핑되는 소자의 연결부는 홈(grooving)이 형성된 것이 적합하다.
이때, 상기 범핑되는 소자는, 다른 반도체 칩, 반도체 패키지용 기본프레임으로 사용되는 인쇄회로기판 및 엘.시.디(LCD) 소자에 사용되는 회로패턴이 내장된 글라스(glass) 것이 적합하다.
바람직하게는, 상기 제3 단계에서 범핑되는 소자는 솔더볼과 접촉되는 연결부에 솔더 페이스트가 도포된 것이 적합하며, 상기 제4 단계의 UV 레이저를 조사하는 각도는, 5 ~ 45도로 경사지게 조사하는 것이 바람직하며, 상기 제4 단계의 UV 레이저를 조사하는 방법은, 솔더볼의 접합면의 온도가 230~250℃로 되는 범위에서 3초(sec) 이내로 조사하는 것이 적합하다.
도 1은 반도체 웨이퍼의 평면도이다.
도 2는 반도체 웨이퍼의 단위 반도체 칩에 솔더볼을 범핑한 단면도이다.
도 3은 도2의 반도체 칩의 솔더볼의 측면도이다.
도 4는 도2의 반도체 칩을 다른 반도체 칩 위에 플립 칩 본딩한 단면도이다.
도 5는 도2의 반도체 칩을 반도체 패키지용 기본프레임에 플립 칩 본딩한 단면도이다.
도 6은 도5의 기본프레임의 연결부의 평면도이다.
도 7은 반도체 칩을 반도체 패키지용 기본프레임에 플립 칩 본딩할 때 UV 레이저를 조사하는 것을 설명하기 위한 블록도이다.
도 8은 플립 칩 본딩이 끝난 반도체 소자에 언더필을 채운 단면도이다.
도 9는 본 발명의 바람직한 실시예에 의한 유. 브이 레이저를 사용한 플립 칩 본딩방법을 설명하기 위한 플로차트(flowchart)이다.
도 2는 반도체 웨이퍼의 단위 반도체 칩에 솔더볼을 범핑한 단면도이다.
도 3은 도2의 반도체 칩의 솔더볼의 측면도이다.
도 4는 도2의 반도체 칩을 다른 반도체 칩 위에 플립 칩 본딩한 단면도이다.
도 5는 도2의 반도체 칩을 반도체 패키지용 기본프레임에 플립 칩 본딩한 단면도이다.
도 6은 도5의 기본프레임의 연결부의 평면도이다.
도 7은 반도체 칩을 반도체 패키지용 기본프레임에 플립 칩 본딩할 때 UV 레이저를 조사하는 것을 설명하기 위한 블록도이다.
도 8은 플립 칩 본딩이 끝난 반도체 소자에 언더필을 채운 단면도이다.
도 9는 본 발명의 바람직한 실시예에 의한 유. 브이 레이저를 사용한 플립 칩 본딩방법을 설명하기 위한 플로차트(flowchart)이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 1은 반도체 웨이퍼의 평면도이다.
도 1을 참조하면, 반도체 웨이퍼(100)는 실리콘 단결정에 집적회로 제조 기술을 적용하여 수십~수백개의 단위 반도체 칩(101)이 형성된 구조이다. 상기 단위 반도체 칩(101)은 상기 반도체 웨이퍼(100) 위에서 스크라이브 라인(scribe line)에 의해 서로 구분되어 정방형으로 정렬된 구조이다. 한편, 상기 반도체 칩(101)은 마이크로 프로세서, 로직, 마이크로 컨트롤러, 메모리, LSI 및 아날로그와 같은 정해진 종류의 전자회로가 내부에 집적회로 구조로 형성된 구조이다. 상기 집적회로 구조로 형성된 전자회로를 반도체 칩(101) 외부로 연결하기 위하여 연결단자의 기능을 수행하는 본드패드(102)가 반도체 칩(101)의 가장자리를 따라 형성된다. 상기 본드패드(102)는 필요에 따라 반도체 칩(101)의 중앙을 따라 1열 혹은 2열로 형성될 수도 있다.
도 2는 반도체 웨이퍼의 단위 반도체 칩에 솔더볼을 범핑한 단면도이다.
도 2를 참조하면, 통상적으로 와이어 본딩 방식에서는 반도체 칩(101)의 본드패드에 금선(gold wire)을 연결하지만, 플립 칩 본딩 방식에서는 이곳에 솔더볼(104)을 연결하여 반도체 칩(101) 외부에 있는 범핑되는 소자, 예컨대 반도체 패키지의 기본프레임으로 사용되는 인쇄회로기판 혹은 다른 반도체 칩 혹은 엘.씨.디(LCD) 소자용 글라스(glass) 기판과 연결한다.
이때, 상기 반도체 칩(101)의 본드패드(102)에 상기 솔더볼(104)을 부착하는 방법은, ①스탠실(stencil)을 사용하여 스크린 프린팅(screen printing)을 통하여 범프를 형성하는 방법, ② 볼 범핑 장비에서 직접 솔더볼(104)을 플럭스(flux)가 도포된 본드패드에 올려놓은 후, 리플로우 공정(reflow process)을 통하여 부착하는 방법 및 ③ 반도체 칩(101)의 본드패드(102) 위에 포토레지스트 막을 형성한 후, 직접 전해도금을 실시하여 범프를 형성하는 방법 등이 사용될 수 있다.
상기 솔더볼(104)이 부착되는 반도체 칩(101)의 본드패드는, 솔더의 확산을 방지하고, 솔더볼(104)과 본드패드 계면의 접착을 용이하게 하기 위해 UBM(Under Bump Metalization)층(미도시)이 알루미늄(Al), 니켈(Ni), 구리(Cu) 및 금(Au)을 사용하여 형성될 수 있다.
도 3은 도2의 반도체 칩의 솔더볼의 측면도이다.
도 3을 참조하면, 도3의 솔더볼(104)은 내부에 홈(grooving, 도면의 A) 혹은 스크래치(scratch, 도면의 B)와 같은 문양이 형성된 것(104A, 104B)이 적합하다. 상기 문양은(A, B)은 후속 공정에서 솔더 페이스트(solder paste)를 사용하여 다른 반도체 칩 혹은 반도체 패키지의 기본프레임인 인쇄회로기판에 연결될 때, 접합 정도를 개선할 수 있는 수단이 된다. 이와 함께, 반도체 칩(도3의 101)에 솔더볼(104A, 104B)이 범핑될 때에도 솔더볼(103)과 반도체 칩(101)의 본드패드의 접합면에서 접합성을 높일 수 있다.
도 4는 도2의 반도체 칩을 다른 반도체 칩 위에 플립 칩 본딩한 단면도이고, 도 5는 도2의 반도체 칩을 반도체 패키지용 기본프레임에 플립 칩 본딩한 단면도이다.
도 4 및 도 5를 참조하면, 상기 홈(grooving)이 있는 솔더볼(도4의 104A 혹은 104B)이 범핑된 반도체 칩(101)을 UV 레이저(Laser)를 사용하는 플립 칩 본딩 장비(미도시)로 이송한다. 상기 플립 칩 본딩 장비의 범핑 헤드(bumping head, 200)가 진공(vacuum)을 사용하여 상기 반도체 칩(101)을 흡착한다. 이어서 범핑 헤드(200)는 도 4와 같이 범핑되는 소자인 다른 반도체 칩(101') 위에 정렬된다. 이때 반도체 칩(101)의 솔더볼(104)과 다른 반도체 칩(101')의 본드패드가 서로 연결될 수 있도록, 상기 범핑 헤드(200)가 위치를 정렬하는 것이 바람직하다.
한편, 도 4는 반도체 칩(101)이 다른 반도체 칩(101') 위에 정렬되는 것을 도시하였으나, 도 5는 반도체 칩(101)이 반도체 패키지용 기본프레임으로 사용되는 인쇄회로기판(110)에 정렬된 것을 보여준다. 이때, 반도체 패키지용 기본프레임으로 사용되는 인쇄회로기판(110)은, 엘.씨.디(LCD)용 소자에 사용되는 회로패턴이 내장된 글라스(glass) 기판일 수도 있다. 도면에서 참조부호 112는 인쇄회로기판 혹은 글라스 기판에 형성된 연결부를 나타내며, 116은 인쇄회로기판의 하부면에 형성된 솔더볼 패드를 각각 가리킨다.
도 6은 도5의 인쇄회로기판의 연결부의 평면도이다.
도 6을 참조하면, 인쇄회로기판의 연결부(112A, 112B)에도 상술한 도 3과 같이 홈(114, grooving)이 형성된 것이 적합하다. 상기 홈(114, grooving)은 도5(a)와 같이 사선형으로 형성될 수도 있으며, 도5(b)와 같이 그물(mesh)형으로 형성될 수도 있다. 이러한 홈(114, grooving) 형태는 그 목적에 따라 다양한 형태로 변화가 가능하며, 홈(114)의 깊이는 솔더 페이스트를 잔류할 수 있는 정도면 충분하다. 상기 홈(114)을 갖는 연결부(112A, 112B)는 후속 공정에서 솔더 페이스트(solder paste)를 사용하여 반도체 칩의 솔더볼(도3의 104A, 104B)과 접할 될 때, 접합 정도를 개선할 수 있는 수단이 된다.
도 7은 반도체 칩을 반도체 패키지용 기본프레임에 플립 칩 본딩할 때 UV 레이저를 조사하는 것을 설명하기 위한 블록도이다.
도 7을 참조하면, UV 레이저(Laser)를 사용하는 플립 칩 본딩 장비에서, 범핑 헤드(200)에 의해 정렬이 완료된 반도체 칩(101)의 솔더볼(104)과 인쇄회로기판(110)의 연결부(112)의 접합 계면에 UV 레이저(204)가 조사된다. 상기 UV 레이저(204)는 상기 UV 레이저(Laser)를 사용하는 플립 칩 본딩 장비 내부에 설치된 UV 레이저 광원(202)으로부터 발생된다. 이때, 상기 인쇄회로기판(110)의 연결부(112) 표면에는 솔더 페이스트(미도시)가 도포된 것이 바람직하다. 상기 솔더 페이스트는 ACF(Anisotropic Conductive Film) 혹은 ACP(Anisotropic Conductive Paste)가 될 수 있다. 만약, 솔더볼(104)과 연결부(104) 사이에 전기적 연결이 필요하지 않은 경우, ACF 및 ACP 대신에 NCF(Non Conductive Film) 혹은 NCP(Non Conductive Paste)를 사용해도 무방하다.
또한, 상기 UV 레이저(204)는 상기 솔더볼(104)과 연결부(112)의 접합면에 사선 방향으로 5~45도의 각도로 조사되는 것이 적합하다. 상기 UV 레이저(204)가 조사되는 량은, 상기 솔더볼(104)과 연결부(112)의 온도가 230~~250℃되는 범위에서 3초 이내로 조사되는 것이 적합하다.
그 이유는, 기존에 약 300℃의 온도에서 10초 이상 솔더볼(104)과 연결부(112)를 접합하는 열압착 방식과 비교하여, 반도체 칩(101)이 높은 열에 노출되는 시간을 줄여 반도체 칩(101)이나 인쇄회로기판(110)의 연결부(112)에서 열적 피로(Thermal Fatigue)의 발생을 줄일 수 있기 때문이다. 이에 따라 반도체 칩(101)에서 휨 결함(warpage defect)이 발생하는 것을 현저히 줄일 수 있다. 이러한 효과는 반도체 칩(101)의 밑면이 연마되어 그 두께가 얇을수록 더욱 우수한 효과를 달성할 수 있다.
이와 함께 기존의 열압착식 접합방식은 10초 이상의 공정 시간이 소용되었으나, 본 발명에 의한 UV 레이저를 이용한 접합방식은 3초 이내에 열 손상이 없이 공정을 끝낼 수 있기 때문에 높은 생산성을 달성할 수 있다. 즉 기존 공정에서는 약 10초의 공정시간이 필요하며, 본원 발명과 같이 3초 이내로 공정을 진행할 경우, 약 3배 이상의 높은 생산성을 달성할 수 있는 장점이 있다.
그리고 솔더볼(104)과 연결부(112)에 열적 손상이 가해진 정도가 미세하므로, 솔더볼(104)과 연결부(112)의 접합을 떼어내어 플립 칩 본딩 장비 내에서 위치를 보정하여 재작업(re-work)을 수행하더라도 큰 무리가 발생하지 않기 때문에 원부자재를 재 사용할 수 있는 이점이 발생한다.
마지막으로 기존의 열 압착 방식은, 높은 온도에서 10초 이상 시간을 두고 반도체 칩(101)에 압력을 가해야 하는 공정인 반면, 본원 발명에 의한 UV 레이저를 이용한 플립 칩 본딩 방식은, 공정 변수(process parameter)에서 압력에 의한 변수를 배제할 수 있기 때문에 공정 변수의 제어가 용이한 장점이 발생하며, 솔더볼(104)과 연결부(112)의 접합 계면을 제외한 영역은 온도가 80℃ 이상 올라가지 않기 때문에 저온 접합이 가능한 차이점이 있다.
도 8은 플립 칩 본딩이 끝난 반도체 소자에 언더필을 채운 단면도이다.
도 8을 참조하면, 도 7의 UV 레이저를 이용한 솔더볼(104)과 연결부(112)의 접합이 완료된 결과물(300)에서, 언더필 소재(118, underfill material)를 상기 반도체 칩(101)과 상기 범핑되는 소자인 인쇄회로기판(110) 사이에 채운다. 상기 언더필 소재(118)는 에폭시(epoxy)와 같은 액체 상태의 레진(resin)을 사용한 후, 경화 공정을 통해 채울 수 있다. 상기 언더필 소재(118)는 상기 반도체 칩(101)과 인쇄회로기판(110)과의 열팽창계수의 차이로 발생하는 스트레스를 흡수할 수 있는 버퍼(buffer)의 역할을 수행할 수 있다. 또한 상기 언더필 소재(118)는 상기 반도체 칩(101)과 인쇄회로기판(110) 사이에 불순물이 침투하여 반도체 소자(300)의 기능이 저하되는 것을 막는 역할을 수행할 수 있다.
도 9는 본 발명의 바람직한 실시예에 의한 유. 브이 레이저를 사용한 플립 칩 본딩방법을 설명하기 위한 플로차트(flowchart)이다.
도 9를 참조하면, 먼저 도2 및 도3과 같은 홈(grooving)이 있는 솔더볼이 부착된 반도체 칩을 준비(S100)한다. 이어서, 상기 반도체 칩을 범핑 헤드를 흡착(S110)한다. 그 후, 범핑되는 소자, 예컨대, 다른 반도체 칩, 반도체 패키지용 기본프레임으로 사용되는 인쇄회로기판 및 LCD용 글라스 기판 등을 준비(S120)한다. 그리고 상기 범핑 헤드를 범핑되는 소자 위에 도4 혹은 도 5와 같이 정렬(S130)한다.
계속해서 플립 칩 본딩 장비 내에서 UV 레이저로 솔더볼과 연결부의 접합면에 UV 레이저를 경사지게 조사하되, 조사량이 솔더볼과 연결부의 접합면의 온도가 230~250℃ 되는 범위에서 3초 이내로 조사(S140)한다. 마지막으로 반도체 칩과 밤핑되는 소자 사이에 언더필 소재를 채운다(S150).
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
본 발명은 전자 부품의 제조공정에 사용할 수 있다. 구체적으로는 반도체 칩에 부착된 솔더볼을 이용하여 상기 반도체 칩을 다른 반도체 칩에 플립 칩 본딩하거나, 혹은 반도체 패키지용 기본프레임인 인쇄회로기판에 플립 칩 본딩하거나, 혹은 엘.시.디(LCD) 소자에 사용되는 글라스(glass) 기판에 플립 칩 본딩할 때 적용될 수 있다. 또한 솔더볼이 형성된 반도체 패키지를 모 기판(mother board)에 탑재할 때에도 변형 적용이 가능하다.
100: 반도체 웨이퍼, 101: 반도체 칩,
102: 본드 패드, 104: 솔더볼,
110: 기본프레임, 112: 연결부,
114: 홈(grooving), 116: 솔더볼 패드,
118: 언더필 소재, 200: 범핑 헤드,
202: UV 레이저 광원, 204: UV 레이저.
102: 본드 패드, 104: 솔더볼,
110: 기본프레임, 112: 연결부,
114: 홈(grooving), 116: 솔더볼 패드,
118: 언더필 소재, 200: 범핑 헤드,
202: UV 레이저 광원, 204: UV 레이저.
Claims (10)
- 솔더볼이 부착된 반도체 칩을 준비하는 제1 단계;
상기 반도체 칩을 범핑 헤드로 흡착하는 제2 단계;
상기 범핑 헤드를 범핑되는 소자 위에 정렬하는 제3 단계; 및
상기 반도체 칩의 솔더볼에 UV 레이저를 조사하여 상기 반도체 칩과 상기 범핑되는 소자를 부착하는 제4 단계를 구비하는 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법. - 제1항에 있어서,
상기 제1 단계의 솔더볼은,
표면에 홈(grooving)이 형성된 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법. - 제1항에 있어서,
상기 제3 단계의 범핑되는 소자는,
반도체 패키지의 기본 프레임으로 사용되는 인쇄회로기판인 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법. - 제1항에 있어서,
상기 제3 단계의 범핑되는 소자는,
다른 반도체 칩인 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법. - 제1항에 있어서,
상기 제3 단계의 범핑되는 소자는,
엘.씨.디(LCD) 소자에 사용되는 회로패턴이 내장된 글라스(glass)인 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법. - 제3 또는 5항에 있어서,
상기 제3 단계의 범핑되는 소자는,
상기 솔더볼과 접촉되는 연결부에 홈(grooving)이 형성된 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법. - 제1항에 있어서,
상기 제3 단계의 범핑되는 소자는,
솔더볼과 접촉되는 연결부에 솔더 페이스트(solder paste)가 도포된 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법. - 제1항에 있어서,
상기 제4 단계의 UV 레이저를 조사하는 각도는,
5 ~ 45도로 경사지게 조사하는 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법. - 제1항에 있어서,
상기 제4 단계의 UV 레이저를 조사하는 방법은,
솔더볼의 접합면의 온도가 230~250℃로 되는 범위에서 3초(sec) 이내로 조사하는 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법. - 제1항에 있어서,
상기 제4 단계의 반도체 칩과 범핑되는 소자를 부착한 후,
상기 반도체 칩과 상기 범핑되는 소자 사이에 언더필(underfill) 소재를 채우는 제5 단계를 더 진행하는 것을 특징으로 하는 유. 브이(UV) 레이저를 사용한 플립 칩 본딩방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100044048A KR20110124579A (ko) | 2010-05-11 | 2010-05-11 | 유. 브이 레이저를 사용한 플립 칩 본딩방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100044048A KR20110124579A (ko) | 2010-05-11 | 2010-05-11 | 유. 브이 레이저를 사용한 플립 칩 본딩방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110124579A true KR20110124579A (ko) | 2011-11-17 |
Family
ID=45394307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100044048A KR20110124579A (ko) | 2010-05-11 | 2010-05-11 | 유. 브이 레이저를 사용한 플립 칩 본딩방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110124579A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9853010B2 (en) | 2015-11-17 | 2017-12-26 | Electgronics And Telecommunications Research Institute | Method of fabricating a semiconductor package |
| KR20230099397A (ko) | 2021-12-27 | 2023-07-04 | 주식회사 에스에프에이 | 레이저 본딩 시스템 |
| KR20230099398A (ko) | 2021-12-27 | 2023-07-04 | 주식회사 에스에프에이 | 레이저 본딩 시스템 |
-
2010
- 2010-05-11 KR KR1020100044048A patent/KR20110124579A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9853010B2 (en) | 2015-11-17 | 2017-12-26 | Electgronics And Telecommunications Research Institute | Method of fabricating a semiconductor package |
| KR20230099397A (ko) | 2021-12-27 | 2023-07-04 | 주식회사 에스에프에이 | 레이저 본딩 시스템 |
| KR20230099398A (ko) | 2021-12-27 | 2023-07-04 | 주식회사 에스에프에이 | 레이저 본딩 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI529886B (zh) | 封裝體、裝置的封裝方法以及封裝層疊裝置 | |
| TWI499022B (zh) | Laminated semiconductor device and manufacturing method thereof | |
| US6475830B1 (en) | Flip chip and packaged memory module | |
| TW201826463A (zh) | 配線基板及配線基板的製造方法 | |
| TW201344819A (zh) | 半導體晶片的熱壓縮鍵合 | |
| JPH11233687A (ja) | サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法 | |
| CN105762084B (zh) | 倒装芯片的封装方法及封装装置 | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| US20120032321A1 (en) | Electrical Contact Alignment Posts | |
| JP2008135521A (ja) | 半導体装置およびその製造方法 | |
| TWI487921B (zh) | 半導體封裝件之測試方法 | |
| US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
| TWI493669B (zh) | 半導體元件的封裝方法及封裝用夾具 | |
| TWI741207B (zh) | 半導體裝置 | |
| US20140252657A1 (en) | Package Alignment Structure and Method of Forming Same | |
| TW201813014A (zh) | 柱頂互連之封裝堆疊方法與構造 | |
| KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| US20130277828A1 (en) | Methods and Apparatus for bump-on-trace Chip Packaging | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100871710B1 (ko) | 플립 칩 패키지 및 그 패키지 제조방법 | |
| JP2010177604A (ja) | 半導体製造方法及び製造装置 | |
| KR101440342B1 (ko) | 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법 | |
| US8829687B2 (en) | Semiconductor package and fabrication method thereof | |
| KR20110124579A (ko) | 유. 브이 레이저를 사용한 플립 칩 본딩방법 | |
| TWI529825B (zh) | 半導體結構之製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E601 | Decision to refuse application |