TW201826463A - 配線基板及配線基板的製造方法 - Google Patents

Abstract

提供可以抑制具備了轉接板的FCBGA用配線基板的良率的降低，良好地安裝半導體晶片的配線基板及其製造方法。本實施形態的配線基板(100)具備FCBGA用配線基板(1)、和接合於FCBGA用配線基板(1)的包含增建基板的轉接板(3)，轉接板(3)有10μm以上300μm以下的厚度，FCBGA用配線基板(1)和轉接板(3)係由設置在FCBGA用配線基板(1)和轉接板(3)之間的焊料凸塊(24)電性接合，在FCBGA用配線基板(1)和轉接板(3)之間的間隙填充底部填料(2)，轉接板(3)係在與FCBGA用配線基板(1)為相反側的面具有半導體晶片(4)連接用的墊(14)。

Description

配線基板及配線基板的製造方法

本發明係關於配線基板及配線基板的製造方法。

近年來，在半導體裝置的高速、高積體化發展中，對於FCBGA(Flip Chip-Ball Grid Array，覆晶球閘陣列)用配線基板，也要求與半導體晶片連接的連接端子的窄間距化、基板配線的細微化。

另一方面，FCBGA用配線基板和母板的連接，要求用間距與現有者幾乎沒變的連接端子進行連接。

由於此與半導體晶片連接的連接端子的窄間距化、基板配線的細微化，故在矽上形成配線而作為晶片連接用的基板(矽轉接板，Silicon Interposer)，將其連接至FCBGA用配線基板的方式係公開在專利文獻1。此外，用CMP(Chemical Mechanical Polishing，化學機械研磨)等將FCBGA用配線基板的表面平坦化，然後形成細微配線的方式係公開在專利文獻2。

先前技術文獻 專利文獻

專利文獻1 日本特開2002-280490號公報

專利文獻2 日本特開2014-225671號公報

專利文獻3 國際公開第2015/199030號

矽轉接板方式係利用矽晶圓，使用半導體前製程用的設備製作。矽晶圓係形狀、尺寸有限制，能夠由1片晶圓製作出的轉接板的數量少，製造設備也昂貴，故轉接板也變得昂貴。此外，矽晶圓係半導體，故有傳送特性也劣化這樣的課題。

此外，在進行FCBGA用配線基板的平坦化並在其上形成細微配線層的方式中，雖然沒有矽轉接板的傳送特性劣化的課題，但有以下課題：除了FCBGA用配線基板的製造不良再加上難度高的細微配線層形成時的不良等所致良率變差的課題；對於FCBGA用配線基板的翹曲、歪斜所產生的半導體晶片安裝的課題。

因此，本發明係著眼於上述課題而完成者，目的在於提供可以抑制具備了轉接板的FCBGA用配線基板的良率的降低，良好地安裝半導體晶片的配線基板及配線基板的製造方法。

根據本發明的一態樣，提供一種配線基板，具備第一配線基板、和接合於第一配線基板的包含增建基板的第二配線基板，第二配線基板有10μm以上300μm以下的厚度，第一配線基板和第二配線基板係透過突起 電極電性接合，並且在第一配線基板和第二配線基板的間隙填充絕緣性的接著構件，第二配線基板係在與第一配線基板為相反側的面具有墊。

根據本發明的一態樣，能夠藉由將分別製造的第一配線基板和第二配線基板接合來形成。因此，對於第一配線基板和第二配線基板，能夠只選定良品來將它們組合，從而製成一個配線基板，能夠抑制作為配線基板的良率的降低。

此外，半導體晶片係透過第二配線基板接合於第一配線基板，由於第二配線基板是較薄的基板，故對於和第一配線基板及半導體晶片的接合所帶來的CTE(Coefficient of Thermal Expansion，熱膨脹係數)差的影響小。而且，底部填料起了作為緩衝材的作用，因此能夠降低第一配線基板和半導體晶片的CTE差所產生的影響，能夠良好地安裝半導體晶片。

1‧‧‧FCBGA用配線基板

2‧‧‧底部填料

3‧‧‧轉接板

4‧‧‧半導體晶片

5‧‧‧載體基板

6‧‧‧剝離層

7‧‧‧接著層

10‧‧‧定盤

11‧‧‧銅箔

13‧‧‧阻劑圖案

14‧‧‧連接墊

15‧‧‧絕緣樹脂

17‧‧‧導通通路

18‧‧‧種晶層

19‧‧‧阻劑圖案

20‧‧‧配線

21‧‧‧絕緣樹脂層

23‧‧‧墊表面處理層(Ni/Pd/Au)

24‧‧‧焊料凸塊

26‧‧‧黏著帶

100‧‧‧配線基板

圖1係顯示本發明的一實施形態的將半導體晶片安裝在配線基板的一例的剖面圖。

圖2係顯示本發明的一實施形態的具備有載體基板的狀態的轉接板的一例的剖面圖。

圖3係顯示本發明的一實施形態的附轉接板的配線基板的一例的剖面圖。

圖4係顯示本發明的一實施形態的配線基板的製造步驟的一例的剖面圖。

圖5係顯示圖4的製造步驟的後續步驟的剖面圖。

圖6係顯示圖5的製造步驟的後續步驟的剖面圖。

圖7係顯示圖6的製造步驟的後續步驟的剖面圖。

圖8係顯示圖7的製造步驟的後續步驟的剖面圖。

圖9係顯示圖8的製造步驟的後續步驟的剖面圖。

圖10係顯示圖9的製造步驟的後續步驟的剖面圖。

圖11係顯示圖10的製造步驟的後續步驟的剖面圖。

圖12係顯示圖11的製造步驟的後續步驟的剖面圖。

圖13係供說明連接墊的形狀用的剖面圖。

圖14係顯示連接墊的一例的剖面圖。

用以實施發明的形態

以下，針對本發明的一實施形態的配線基板，參照圖式進行說明。但是，在以下說明的各圖中對相互對應的部分賦予同一符號，在重複部分方面，適宜省略在後述的說明。此外，為了容易進行說明，各圖式係適度誇大表現。

另外，本發明的實施形態係例示用以將本發明的技術性思想具體化的構成者，各部分的材質、形狀、構造、配置、尺寸等不限於下述者。本發明的技術性思想，能夠在申請專利範圍中所記載的請求項規定的技術性範圍內加入各種變更。

以下，一邊參照圖式一邊說明本發明的實施形態。

圖1係顯示本發明的一實施形態的將半導體晶片安裝在配線基板的半導體封裝的一例的剖面圖。

本發明的一實施形態的半導體封裝，係在FCBGA用配線基板1的一面，用焊料凸塊、Cu柱(Cu pillar)或金凸塊24接合有薄轉接板3，該薄轉接板3具備了僅用積層樹脂和配線而成的增建配線層所形成的細微配線層。此外，FCBGA用配線基板1和轉接板3的間隙係被作為絕緣性的接著構件的底部填料(樹脂)2所填埋並固定。另外，轉接板3的在與FCBGA用配線基板1為相反側的面所形成的連接墊14、和半導體晶片4係用焊料凸塊、Cu柱或金凸塊31接合，半導體晶片4和轉接板3的間隙係用底部填料32加以填埋並固定。

此外，連接墊14的表面和轉接板3的表面成為同平面。此外，在連接墊14的厚度方向上的剖視下，連接墊14的FCBGA用配線基板1側的端部係寬度變得比連接墊14的表面側的端部還寬。

底部填料2係為了將FCBGA用配線基板1和轉接板3固定及密封所使用的接著劑。作為底部填料2，例如，可使用在環氧樹脂、聚胺基甲酸酯樹脂、矽樹脂、聚酯樹脂、氧雜環丁烷樹脂、及馬來醯胺樹脂中的1種或者混合了這些樹脂中的2種以上的樹脂中加入了作為填料的氧化矽、氧化鈦、氧化鋁、氧化鎂、或氧化鋅等的材料。底部填料2也可以藉由填充液狀的樹脂來 形成。此外，可以藉由使用異向性導電薄膜(ACF)、或同時具有接著及絕緣功能的薄膜狀連接材料(NCF)來取代底部填料2作為絕緣性的接著構件，來將FCBGA用配線基板1和轉接板3固定，並將它們之間密封。

底部填料32係為了將半導體晶片4和轉接板3固定及密封所使用的接著劑，用與底部填料2同樣的材料構成。又，在此情況下，可以使用異向性導電薄膜(ACF)或者薄膜狀連接材料(NCF)來取代底部填料32。

轉接板3的與半導體晶片4接合的部分的配線間距，變得比將半導體晶片4和FCBGA用配線基板1直接接合的情況的FCBGA用配線基板1的與半導體晶片4接合的部分的配線間距還窄。即，轉接板3的安裝半導體晶片4的側的面，成為比與半導體晶片4接合的情況的FCBGA用配線基板1還細微的配線。

例如，為了支援現在的高頻寬記憶體(HBM)的規格，轉接板3需要將配線寬度設為2μm以上6μm以下。為了將特性阻抗調整為50Ω，在配線寬度為2μm、配線高度為2μm的情況下，配線間的絕緣膜厚成為2.5μm。包含配線在內的一層的厚度成為4.5μm，在以此厚度製作5層轉接板3的情況下，轉接板3成為總厚度25μm左右的極薄的轉接板。即，為了將轉接板3的總厚度設為10μm左右，若積層2層上述4.5μm厚的層即可。但是，在需要抑制電氣特性的損失的情況下，為了壓低電阻，需要將配線厚度加厚，在該情況下，為了調整阻抗，絕緣層也需要加厚。即使層數為5層，也有轉接板 3的總厚度達到100μm左右的情況。另外，也有因裝置晶片的針數增加、組合電源線、接地層，而需要增加轉接板3的積層數，使得轉接板3的總厚度達到300μm左右的情況。

此外，在轉接板3的總厚度超過300μm的情況下，有可撓性變低，產生翹曲的情況。

為了在確保平坦性之後進行這樣的薄轉接板3和FCBGA用配線基板1的接合，如圖2所示，將成為轉接板3的一部分的細微的配線層3a形成在形成了剝離層6的載體基板5上，該剝離層6係之後用於將配線層3a和載體基板5分離。又，圖2(b)係將圖2(a)的包含焊料凸塊24的一部分放大者。此外，如圖2(b)所示，在剝離層6和連接墊14之間，例如，可以形成有接著層7、銅箔11。

然後，如圖3所示，將此保持為形成在載體基板5上之狀態的配線層3a覆晶安裝在另外製造的FCBGA用配線基板1。然後，將FCBGA用配線基板1和配線層3a之間用底部填料2等的樹脂固定後，將載體基板5等從配線層3a剝離，使形成在配線層3a的與半導體晶片4接合用的連接墊14露出。藉此，形成本發明的一實施形態的配線基板100。又，圖3中，省略了圖2(b)所示的接著層7、銅箔11的記載。

用上述操作順序，將厚度300μm以下的配線層3a接合至FCBGA用配線基板1，從而能夠將厚度300μm以下的薄配線層3a平坦地接合至FCBGA用配線基板1。

一般而言，FCBGA用配線基板1是堅硬的，且具有若與半導體晶片4之間有CTE(熱膨脹係數)差時，則接合容易破壞，但若其接合高度高，則接合變得很難破壞的性質。

本發明的一實施形態的配線基板100，係以透過薄的轉接板3的兩階段接合來接合FCBGA用配線基板1和半導體晶片4。因此，彼此間的CTE差很難產生影響而能夠確保高可靠性。

接著，伴隨圖4至圖12，說明本發明的一實施形態的具備轉接板3的配線基板100的製造步驟的一例。

此處，作為載體基板5，例如使用玻璃基板。玻璃基板係平坦性優異，適合於形成配線層3a的細微圖案。此外，玻璃基板係CTE小而很難發生歪斜，因此就確保與FCBGA用配線基板1接合時的圖案配置精度及平坦性來說是優異的。在使用玻璃基板作為載體基板5的情況下，從抑制在製程中產生翹曲的觀點而言，厚度越厚較理想。較佳為例如0.7mm以上1.1mm以下左右的厚度。此外，玻璃基板的CTE較佳為9ppm/℃左右者。

首先，製作作為轉接板3的配線基板。如圖4(a)所示，在載體基板5的一面形成用以在後製程剝離載體基板5的剝離層6。此剝離層6係調整為某種程度地透射紫外線的厚度。

接著，如圖4(b)所示，在此剝離層6上，塗布藉紫外線硬化的接著劑而形成接著層7。

接著，如圖4(c)所示，在真空中，將形成了接著層7的載體基板5以接著層7與銅箔11相接的方式放置在舖設在平坦定盤10上的薄銅箔11上，在此狀態下照射紫外線12而將接著層7硬化。由於銅箔11係在保持著定盤10的平坦性下固定，因而可以在其上形成細微圖案。

接著，如圖5(a)所示，在銅箔11上形成阻劑圖案13，在其開口部13a將銅箔11作為種晶層，利用電解鍍覆形成與半導體晶片4連接用的連接墊14。如圖3所示，連接墊14的構造，係以將作為轉接板3的配線層3a與FCBGA用配線基板1接合後，剝離載體基板5等，當使連接墊14露出時，以連接墊14的表面會成為Au的方式從銅箔11側形成Au/Ni/Cu的鍍覆。此時，為了防止Cu擴散至Au，在銅箔11和Au之間也形成薄的Ni。因此，在圖5(a)中，在銅箔11上以Ni/Au/Ni/Cu的順序進行鍍覆。之後，如圖5(b)所示，除去阻劑圖案13。

依此方式操作，形成連接墊14，因此能夠將連接墊14的露出表面和轉接板3(配線層3a)的露出表面作成同平面。

此外，例如，將阻劑圖案13的開口部13a的剖面形狀作成銅箔11側窄且越接近開口部13a的開口端側越寬的錐狀，從而能夠將連接墊14的FCBGA用配線基板1側的端部寬度作成比連接墊14的露出表面側的端部寬度還寬。又，對於阻劑圖案13的開口部13a的各種形狀，將於後面述及。

接著，如圖6所示，形成絕緣樹脂15。絕緣樹脂15係以連接墊14被埋入絕緣樹脂15的層內的方式形成。在本實施形態中，使用感光性的環氧系樹脂，利用旋轉塗布法形成絕緣樹脂15。感光性環氧系樹脂能夠在較低溫下硬化，之後的導通通路形成後的硬化(cure)所產生的收縮少而可以遏止階差，另外，就之後形成細微圖案來說是優異的。在絕緣樹脂15方面，除了使用感光性的環氧系樹脂利用旋轉塗布法形成以外，也可以用真空層疊機進行壓縮硬化而形成絕緣樹脂薄膜，在此情況下，能夠形成平坦性佳的絕緣膜。若在曝光步驟中能夠容許些許階差，則也可以使用聚醯亞胺作為絕緣樹脂15。

接著，如圖7(a)、(b)所示，在連接墊14形成導通通路17。在本實施形態中絕緣樹脂15使用感光性環氧系樹脂，能夠藉由進行UV曝光16及顯影來形成導通通路17。在使用非感光的層疊樹脂、聚醯亞胺的情況下，可以利用雷射光照射來形成導通通路17。

接著，用灰化等除去殘渣後，連續濺鍍Ti和Cu，如圖8(a)所示，形成電解鍍銅的種晶層18。在此種晶層18上形成細微圖案，但Ti能夠提升與下層的絕緣樹脂15的緊貼性，能夠防止鍍覆後的圖案剝落、倒塌。除此之外，能以TiW和Cu的濺鍍連續處理等形成種晶層18。在蝕刻經電解鍍銅後的種晶層18的步驟中，為了抑制配線細化，濺鍍Cu係以厚度成為300nm以下左右的方式薄薄地形成。

接著，如圖8(b)所示，在絕緣樹脂15上，形成阻劑圖案19，用電解鍍銅在其開口部19a形成配線20。

接著，如圖8(c)所示，除去阻劑圖案19後，將配線20作為遮罩以蝕刻構成種晶層18的濺鍍銅和濺鍍Ti。又，根據配線20的寬度選定抑制配線細化的蝕刻液，使用此蝕刻液進行蝕刻。

將以上說明的圖6到圖8的步驟作為配線層的形成步驟，根據重疊的配線層數，重複進行圖6到圖8所示的配線層的形成步驟。

接著，如圖9(a)所示，形成作為轉接板3的FCBGA用配線基板1側的最表面的絕緣樹脂層21。在本實施形態中，在絕緣樹脂方面是使用感光性環氧系樹脂形成絕緣樹脂層21。如圖9(a)所示，以覆蓋包含配線20及絕緣樹脂15的區域的方式形成絕緣樹脂層21。接著，如圖9(b)所示，藉由進行UV曝光22及顯影，使配線20露出而形成開口部21a，藉由烘烤使絕緣樹脂層21硬化並穩定。

接著，如圖9(c)所示，為了改善配線20表面的Cu的抗氧化力和焊料凸塊的潤濕性而進行表面處理。在本實施形態中，將包含Ni/Pd/Au的墊表面處理層23成膜在配線20表面。又，可以將OSP(Organic Solderability Preservative，利用水溶性預焊劑的表面處理)膜成膜在配線20的表面。接著，如圖9(d)所示，將焊料凸塊24搭載於此墊表面處理層23並進行回焊(reflow)後，將載體 基板5個體化，從而按每個半導體封裝完成附載體基板5的轉接板3。

接著，如圖10(a)所示，利用覆晶方式將附載體基板5的轉接板3接合在根據附載體基板5的轉接板3的端子，即焊料凸塊24的位置設計、製造的FCBGA用配線基板1，如圖10(b)所示，用底部填料2固定。又，在圖10(a)、(b)中，用符號3b表示「附載體基板5的轉接板3」。

接著，如圖11(a)、(b)所示，從載體基板5的背面，即，載體基板5的與FCBGA用配線基板1為相反側的面，將雷射光25照射在形成在與載體基板5的界面的剝離層6，卸除載體基板5。

接著，如圖11(c)所示，剝離載體基板5後，利用黏著帶26等的黏著性構件來將載體基板5及接著剝離層6和銅箔11的接著層7剝離。即，將黏著帶26貼附在剝離載體基板5後的曾接著有載體基板5的部分，剝去黏著帶26，從而將附著在轉接板3側的剝離層6、接著層7除去。

此接著層7具有耐熱性，不會因轉接板3的製程的熱而劣化，能夠簡單地除去。除了這樣的剝離方法外，也可以將如下特性的材料用作接著層7，從而剝離載體基板5，該材料係對轉接板3的製程溫度具有耐熱性，藉由比此轉接板3的製程溫度還高，且比轉接板3的耐熱溫度還低的溫度進行發泡會使接著力消失。此外，如圖3所示，可以在剝離載體基板5之際，將剝離層6、接著層7、銅箔11連同載體基板5一起除去。

最後，如圖12所示，蝕刻銅箔11和薄的Ni，使與半導體晶片4連接的連接墊14露出。藉此完成極薄的附轉接板3的配線基板100。

在本實施形態中，Au在連接墊14的表面露出。在此配線基板100的轉接板3側透過焊料凸塊31安裝半導體晶片4，在相反面的配線基板100的墊搭載焊料凸塊33並進行回焊，進一步在連接墊14和半導體晶片4之間填充底部填料32，從而能夠作出如圖1所示的半導體封裝。

依此方式，根據本發明的一實施形態，則分別製造FCBGA用配線基板1、和形成在作為轉接板3的載體基板5上的配線層3a並將它們接合，從而實現附轉接板3的配線基板100。在將FCBGA用配線基板1和具備載體基板5的配線層3a接合之際，只選定各自的良品，將良品彼此接合而形成配線基板100，從而能夠防止良率的降低。

此外，由於能夠不利用矽基板而利用其他基板(例如，玻璃基板)作為載體基板5，因此可以效率高地製造基板，能夠謀求成本削減。

此外，由於是在各自的製程結束後，將FCBGA用配線基板1和具備載體基板5的配線層3a接合及貼合，因此能夠避免配線基板100因基板的表背面的配線密度、層數、構造的差異而產生翹曲等。

另外，作為載體基板5，藉由使用堅硬且低CTE的歪斜少的載體作為基板，拿掉載體後的配線層的表面平坦且墊的配置精度也變高，變得容易安裝晶片。

此外，特別是在轉接板3為薄膜狀的薄基板的情況下，難以透過焊料凸塊接合於FCBGA用配線基板1。然而，在本實施形態中，如上所述，在載體基板5上形成配線層3a，將具備載體基板5的配線層3a透過焊料凸塊24接合於FCBGA用配線基板1，在填充底部填料32並接合配線層3a側和FCBGA用配線基板1後，除去載體基板5，從而實現將轉接板3接合於FCBGA用配線基板1的配線基板100，因此即使轉接板3是薄基板，也能夠容易地透過焊料凸塊24接合於FCBGA用配線基板1。

此外，也能夠使用Cu柱或Au凸塊取代焊料凸塊24，因此能夠提高配線基板的泛用性。

此外，若FCBGA用配線基板1和半導體晶片4之間有CTE差存在，則接合容易被破壞，但藉由將FCBGA用配線基板1和半導體晶片4透過轉接板3接合，接合距離擴大，因此能夠緩和CTE差所產生的影響。厚度薄的轉接板3，即使有其本身的CTE差存在，因其所產生的應力小，因此影響少，能夠提高可靠性而不妨礙FCBGA用配線基板1和半導體晶片4的CTE差所產生的影響的降低。即，轉接板3，即使是厚度厚者，也能夠實現配線基板100，若為300μm以下的厚度，則充分發揮本實施形態的配線基板100的效果，若為100μm以下的厚度，則進一步充分發揮配線基板100的效果。

此外，藉由將連接墊14的表面和轉接板3的表面作成同平面，能夠將配線基板100的厚度進一步減薄。

此外，在用上述操作順序作成配線基板100的情況下，如圖11所示，將轉接板3與FCBGA用配線基板1接合後，當使連接墊14露出時，有不會成為成為從上面用樹脂壓住此連接墊14的狀態的稱為SMD(Solder Mask Defined)的構造的可能性。即，如圖13所示，連接墊14係表面成為與絕緣樹脂15同高，與SMD構造相比，有連接墊14變得容易脫落的可能性。

特別是，由於將半導體晶片4與配線基板接合的步驟是在用底部填料2予以固定之前，因此應力容易因半導體晶片4和配線基板的CTE差而集中在接合部，有可能損傷連接墊14。將半導體晶片4接合後用底部填料2予以固定後，沒有連接墊14從底部填料2脫落這樣的情形，但為了使用底部填料2予以固定前的可靠性提升，或者基於防止連接墊14損傷的目的，可以在在銅箔11上形成連接墊14的步驟中，以其剖面形狀成為圖14(a)~(c)所示的形狀的方式形成連接墊14。

圖14(a)係使用薄阻劑層形成阻劑圖案13，在開口部13a比阻劑圖案13還厚地形成鍍銅層，將從開口部13a溢出至阻劑圖案13上部的部分作為錨使用者。

圖14(b)係將連接墊14的剖面形狀作成銅箔11側窄且越接近開口部13a的開口端側越寬的錐狀者。使正型阻劑的曝光圖案的邊緣模糊，將阻劑圖案13的形狀作成正錐狀，從而能夠形成如圖14(b)的倒錐狀鍍覆圖案。在連接墊14的厚度方向上的剖視下，連接墊14的開口部13a側寬度寬的部分產生出錨定效果。

圖14(c)係調整例如正型阻劑的圖案邊緣的曝光能量，形成階梯狀的圖案，即使鍍覆厚度薄，也能形成具有鍍覆溢出所產生的錨定效果的連接墊者。藉由根據圖案密度控制阻劑圖案的形狀，能夠控制連接墊的溢出量，能夠抑制在細微圖案中產生短路。

如上所述，在形成連接墊14的步驟中，可以將連接墊14形成為連接墊14越靠向與剝離層6為相反的側越寬的錐狀，也可以形成為在連接墊14的厚度方向上的剖視下，連接墊14的與剝離層6為相反側的端部比連接墊14的其他部分還寬的錨狀。

由上述方法所作成的連接墊14，在連接墊14的厚度方向上的剖視下，連接墊14的FCBGA用配線基板1側的端部，係寬度變得比連接墊14的表面側的端部還寬，因此可讓連接墊14很難從絕緣樹脂15脫落。

又，這些阻劑圖案13的形狀，能夠藉由加熱阻劑所產生的流動、或曝光的焦距調整、或直描曝光機的梯度曝光功能等進行控制。

藉由依此方式將連接墊14的形狀作成很難從絕緣樹脂15脫落的形狀，即使在在例如配線基板100安裝半導體晶片4的步驟中進行伴隨溫度變化的處理，因CTE差等而對配線基板100施力，也能夠避免連接墊14從絕緣樹脂15脫落。

此外，在上述實施形態中，針對使用玻璃基板作為載體基板5的情況下進行說明，但也能夠使用歪斜少且具有平坦性的金屬基板、或陶瓷基板等作為載體基板5。 例如在陶瓷基板方面，容易有意地控制CTE，能夠根據轉接板3的構成材料改變CTE。在應用金屬基板或陶瓷基板作為載體基板5的情況下，例如只要使用藉由加熱進行發泡的發泡樹脂層作為剝離層6，將附載體基板5的配線層3a接合於FCBGA用配線基板1後，加熱使發泡樹脂層發泡，從而將載體基板5從配線層3a剝離即可。

又，在上述實施形態中，FCBGA用配線基板1對應於第一配線基板，轉接板3對應於第二配線基板，焊料凸塊24對應於突起電極。此外，載體基板5對應於支撐體，連接墊14對應於第一墊，配線層3a對應於配線層，墊表面處理層23對應於第二墊。

以上，例示本發明的一實施形態，本發明不限於上述實施形態，只要不超出本實施形態的技術性思想，考慮作為配線基板的用途，基於提高所要求的其他物性的剛性、強度、衝擊性等的目的，當然能夠任意地形成其他層、構造。

此外，以上參照特定的實施形態說明本發明，但並非用這些說明來限定發明。藉由參照本發明的說明，同業者可明瞭所公開的實施形態的各種變形例以及本發明的其他實施形態。由此，申請專利範圍應解釋為也涵蓋本發明的範圍及宗旨所包含的這些變形例或實施形態。

產業上可利用性

本發明可利用具備有存在於主基板與IC晶片之間的轉接板等之配線基板的半導體裝置。

Claims (10)

1. 一種配線基板，其特徵為具備第一配線基板、和接合於該第一配線基板的包含增建基板的第二配線基板，前述第二配線基板有10μm以上300μm以下的厚度，前述第一配線基板和前述第二配線基板係透過突起電極電性接合，並且在前述第一配線基板和前述第二配線基板的間隙填充絕緣性的接著構件，前述第二配線基板係在與前述第一配線基板為相反側的面具有墊。
2. 如請求項1的配線基板，其中前述突起電極係焊料凸塊、Cu柱或Au凸塊。
3. 如請求項1或請求項2的配線基板，其中前述墊的表面和前述第二配線基板的表面為同平面，在前述墊的厚度方向上的剖視下，前述墊的前述第一配線基板側的端部係寬度比前述墊的表面側的端部還寬。
4. 如請求項1至請求項3中任一項的配線基板，其中前述第一配線基板係FCBGA用配線基板，前述第二配線基板係轉接板。
5. 如請求項1至請求項4中任一項的配線基板，其中前述第二配線基板有10μm以上100μm以下的厚度。
6. 一種配線基板的製造方法，係具備第一配線基板、和接合於該第一配線基板的包含增建基板的第二配線基板的配線基板的製造方法，其特徵為具備：具有在支撐體的主面上形成剝離層並在該剝離層上形成第一墊的步驟、和在形成了該第一墊的前述剝離層上形成配線層，在該配線層的與前述剝離層為相反的側形成第二墊的步驟的形成前述第二配線基板的步驟；在前述第二墊上形成突起電極的步驟；前述第一配線基板在一面具有墊，以前述第一配線基板的墊和前述第二配線基板的前述突起電極對向的方式將前述第二配線基板和前述第一配線基板電性接合的步驟；在透過前述突起電極電性接合的前述第一配線基板和前述第二配線基板的間隙，填充絕緣性的接著構件的步驟；和在填充前述接著構件後，將前述支撐體和前述剝離層從前述第二配線基板剝離，使前述第一墊露出作為前述配線基板的墊的步驟。
7. 如請求項6的配線基板的製造方法，其中前述第一墊的表面和前述第二配線基板的表面為同平面，在前述第一墊的厚度方向上的剖視下，前述第一墊的前述第一配線基板側的端部係寬度比前述第一墊的表面側的端部還寬。
8. 如請求項7的配線基板的製造方法，其中在形成前述第一墊的步驟中，將前述第一墊形成為該第一墊越靠向與前述剝離層為相反的側越寬的錐狀。
9. 如請求項7的配線基板的製造方法，其中在形成前述第一墊的步驟中，在前述第一墊的厚度方向上的剖視下，前述第一墊的與前述剝離層為相反側的端部形成為比前述第一墊的其他部分還寬的錨狀。
10. 如請求項6至請求項9中任一項的配線基板的製造方法，其中前述支撐體係玻璃基板。