JP6398264B2 - インターポーザ構造体及び半導体装置の製造方法 - Google Patents

インターポーザ構造体及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6398264B2
JP6398264B2 JP2014073808A JP2014073808A JP6398264B2 JP 6398264 B2 JP6398264 B2 JP 6398264B2 JP 2014073808 A JP2014073808 A JP 2014073808A JP 2014073808 A JP2014073808 A JP 2014073808A JP 6398264 B2 JP6398264 B2 JP 6398264B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
interposer
resin layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014073808A
Other languages
English (en)
Other versions
JP2015198114A (ja
Inventor
剛司 神吉
剛司 神吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014073808A priority Critical patent/JP6398264B2/ja
Publication of JP2015198114A publication Critical patent/JP2015198114A/ja
Application granted granted Critical
Publication of JP6398264B2 publication Critical patent/JP6398264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laminated Bodies (AREA)
  • Paints Or Removers (AREA)

Description

本発明は、インターポーザ構造体及び半導体装置の製造方法等に関する。
近年、電子機器に対する小型化及び高性能化等の要求に応えるべく種々の高集積技術が提案されている。例えば、プリント基板上にインターポーザを介して複数の大規模集積回路(LSI:large scale integration)チップ等の半導体チップが搭載された半導体装置が提案されている。この高集積化技術は2.5Dとよばれることがある。従来、この半導体装置を製造するために、次の工程が行われている。すなわち、支持基板上にインターポーザを形成し、インターポーザをプリント基板に固定し、支持基板をインターポーザから取り外し、インターポーザの支持基板を取り外した面に半導体チップを実装する。この高集積化技術によれば、更なる小型化及び高性能化の実現が期待される。
しかしながら、従来、支持基板のインターポーザからの取り外しが、化学薬液を用いた化学エッチング法又は物理的な剥離により行われているが、いずれの方法でも支持基板の取り外しの際に問題が生じている。すなわち、化学エッチングで支持基板を溶解させようとすると、インターポーザも化学薬液に長時間さらされるため、ダメージを受けてしまう。支持基板とインターポーザとの間に中間層を設けておき、中間層を化学エッチングで溶解させる方法もあるが、この方法でもインターポーザが化学薬液に長時間さらされる。また、中間層の使用の有無にかかわらず、プリント基板が化学薬液の影響を受けることもある。また、物理的な剥離では、インターポーザにも剥離の際の応力が作用するため、インターポーザに損傷が生じることがある。
特開2002−53821号公報 特表2009−502584号公報
本発明の目的は、インターポーザへのダメージを抑制しながら、支持基板を容易に取り外すことができるインターポーザ構造体及び半導体装置の製造方法等を提供することにある。
インターポーザ構造体の一態様には、インターポーザと、前記インターポーザを支持する支持基板と、が含まれる。前記支持基板には、基板と、前記基板上の第1の導電層と、ハロゲン化合物又は硫黄化合物の少なくとも一方を含有する、前記第1の導電層上の樹脂層と、前記第1の導電層から前記樹脂層により電気的に絶縁された、前記樹脂層上の第2の導電層と、が含まれる。前記第2の導電層は、前記樹脂層とは反対側の面にTi層を有する。
インターポーザ構造体の製造方法の一態様では、支持基板を形成し、前記支持基板上にインターポーザを形成する。前記支持基板を形成する際に、基板上に第1の導電層を形成し、前記第1の導電層上に、ハロゲン化合物又は硫黄化合物の少なくとも一方を含有する樹脂層を形成し、前記樹脂層上に、前記第1の導電層から前記樹脂層により電気的に絶縁される、前記樹脂層とは反対側の面にTi層を有する第2の導電層を形成する。
半導体装置の製造方法の一態様では、上記のインターポーザ構造体をプリント基板に固定し、前記第1の導電層と前記第2の導電層の結線された前記Ti層との間に通電し、前記第1の導電層と前記第2の導電層との間に電界を発生させて、前記第2の導電層の前記樹脂層との界面を酸化させ、前記基板、前記第1の導電層及び前記樹脂層を除去する。前記基板、前記第1の導電層及び前記樹脂層の除去後に、前記第2の導電層を除去し、前記インターポーザ上に半導体チップを搭載する。
上記のインターポーザ構造体等によれば、第1の導電層と第2の導電層との間での電界の発生により、インターポーザへのダメージを抑制しながら、支持基板を容易に取り外すことができる。
第1の実施形態に係るインターポーザ構造体を示す断面図である。 半導体装置の製造方法を工程順に示す断面図である。 第2の実施形態に係るインターポーザ構造体の製造方法を工程順に示す断面図である。 図3Aに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。 図3Bに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。 図3Cに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。 図3Dに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。 図3Eに引き続き、インターポーザ構造体の製造方法を工程順に示す断面図である。 半導体装置の製造方法を工程順に示す断面図である。 図4Aに引き続き、半導体装置の製造方法を工程順に示す断面図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。
(第1の実施形態)
先ず、第1の実施形態について説明する。第1の実施形態は、インターポーザ及び支持基板を備えたインターポーザ構造体に関する。図1は、第1の実施形態に係るインターポーザ構造体を示す断面図である。
第1の実施形態に係るインターポーザ構造体には、図1に示すように、インターポーザ120及びインターポーザ120を支持する支持基板110が含まれる。支持基板110には、基板111、基板111上の第1の導電層112、第1の導電層112上の樹脂層113、第1の導電層112から樹脂層113により電気的に絶縁された樹脂層113上の第2の導電層114が含まれている。樹脂層113は、ハロゲン化合物及び/又は硫黄化合物を含有している。
次に、第1の実施形態に係るインターポーザ構造体を用いた半導体装置の製造方法について説明する。図2は、半導体装置の製造方法を工程順に示す断面図である。
先ず、図2(a)に示すように、導電材172を介してプリント基板171とインターポーザ120の端子とが電気的に接続されるように、第1の実施形態に係るインターポーザ構造体をプリント基板171に固定する。更に、プリント基板171とインターポーザ120との間の隙間を埋めるアンダーフィル材173を形成する。
次いで、図2(b)に示すように、第1の導電層112に直流電源174の負極を接続し、第2の導電層114に直流電源174の正極を接続し、第1の導電層112と第2の導電層114との間に電界を発生させる。この結果、樹脂層113に含まれるハロゲン化合物及び/又は硫黄化合物の作用により第2の導電層114の樹脂層113と接している面が酸化され、そこに酸化部115が形成される。そして、酸化部115の形成に伴って第2の導電層114と樹脂層113との間の密着力が低下し、樹脂層113が第2の導電層114から離脱する。つまり、インターポーザ120上には、第2の導電層114及び酸化部115が残り、基板111、第1の導電層112及び樹脂層113は除去される。
その後、図2(c)に示すように、第2の導電層114及び酸化部115を除去する。第2の導電層114及び酸化部115は、例えばエッチングにより除去することができる。酸化部115のほぼ全面が露出しているため、酸化部115は短時間で除去することができる。酸化部115の除去後には第2の導電層114のほぼ全面が露出しているため、第2の導電層114も短時間で除去することができる。従って、第2の導電層114及び酸化部115の除去の際に、インターポーザ120にはほとんどダメージが生じない。
続いて、図2(d)に示すように、インターポーザ120上に半導体チップ181を搭載する。すなわち、導電材182を介して半導体チップ181をインターポーザ120上に固定し、半導体チップ181とインターポーザ120との間の隙間を埋めるアンダーフィル材183を形成する。
(第2の実施形態)
次に、第2の実施形態について説明する。図3A乃至図3Fは、第2の実施形態に係るインターポーザ構造体の製造方法を工程順に示す断面図である。
先ず、図3A(a)に示すように、表面に金属層212が形成された基板211を準備し、金属層212上に樹脂層213を形成する。基板211は、例えば厚さが200μm程度の鉄板又は鋼板であり、金属層212は、例えば厚さが200nm程度のTi層である。基板211として、ガラス基板、シリコン基板等を用いてもよい。樹脂層213としては、ハロゲン化合物及び/又は硫黄化合物を含有するものを用いる。また、樹脂層213としては、加水分解により有機酸を生じやすいものを用いることが好ましい。樹脂層213の形成では、例えば、液体状の熱硬化性樹脂にハロゲン化合物及び/又は硫黄化合物を混合し、これを金属層212上に塗布し、キュアを行う。加水分解しやすい熱硬化性樹脂としては、例えばフェノール系樹脂、エポキシ系樹脂、及びポリイミド系樹脂が挙げられる。
次いで、図3A(b)に示すように、樹脂層213上に金属層214を形成する。金属層214としては、ハロゲン化合物及び/又は硫黄化合物により容易に酸化するものを用いることが好ましく、例えば厚さが300nm程度のCu層を形成する。金属層212が第1の導電層の一例であり、金属層214が第2の導電層の一例である。
続いて、図3A(c)に示すように、金属層214上にTi膜231膜を形成し、Ti膜231上にCu膜232を形成する。例えば、Ti膜231の厚さは50nm程度とし、Cu膜232の厚さは100nm程度とする。Ti膜231及びCu膜232は、例えばスパッタリング法により形成する。
次いで、図3A(d)に示すように、Cu膜232上にフォトレジスト膜233を形成する。例えば、フォトレジスト膜233の厚さは5μm程度とする。
その後、図3B(e)に示すように、露光及び現像によりフォトレジスト膜233に開口部234を形成する。現像液としては、例えばテトラメチルアンモニウムハイドロオキサイド(TMAH:tetra-methyl ammonium hydroxide)を用いる。
続いて、図3B(f)に示すように、Cu膜232をシード層とするめっき法によりCu膜235を開口部234内でCu膜232上に形成する。例えば、めっき液として硫酸酸性銅めっき液を用い、Cu膜235の厚さは5μm程度とする。
次いで、図3B(g)に示すように、フォトレジスト膜233を除去する。フォトレジスト膜233は、例えばアセトン又はN−メチルピドロジン(NMP)により除去することができる。
その後、図3B(h)に示すように、Cu膜232のCu膜235から露出している部分を除去する。この除去では、例えば硫酸水素カリウムを用いたウェットエッチングを行う。
続いて、図3C(i)に示すように、Cu膜235及びCu膜232を覆うフォトレジスト膜241をTi膜231上に形成する。例えば、フォトレジスト膜241の厚さは8μm程度とする。
次いで、図3C(j)に示すように、露光及び現像によりフォトレジスト膜241にCu膜235を露出する開口部242を形成する。現像液としては、例えばTMAHを用いる。
その後、図3C(k)に示すように、全面に導電膜243を形成する。つまり、フォトレジスト膜241の上面上、並びに開口部242内のフォトレジスト膜241の側面上及びCu膜235の上面上に導電膜243を形成する。導電膜243の形成では、例えば、スパッタリング法により、厚さが50nm程度のTi膜を形成し、その上に厚さが100nm程度のCu膜を形成する。
続いて、図3C(l)に示すように、導電膜243上にフォトレジスト膜244を形成する。例えば、フォトレジスト膜244の厚さはフォトレジスト膜241の上方で8μm程度とする。
次いで、図3D(m)に示すように、露光及び現像によりフォトレジスト膜244に開口部242と連通する開口部245を形成する。現像液としては、例えばTMAHを用いる。
その後、図3D(n)に示すように、導電膜243をシード層とするめっき法によりCu膜246を開口部245内で導電膜243上に形成する。例えば、めっき液として硫酸酸性銅めっき液を用い、Cu膜246の厚さは5μm程度とする。
続いて、図3D(o)に示すように、フォトレジスト膜244を除去する。フォトレジスト膜244は、例えばアセトン又はNMPにより除去することができる。
次いで、図3D(p)に示すように、導電膜243のCu膜246から露出している部分を除去する。導電膜243中のCu膜は、例えば硫酸水素カリウムを用いたウェットエッチングにより除去することができ、導電膜243中のTi膜は、例えばCF4ガスを用いたドライエッチング又はフッ化アンモニウムを用いたウェットエッチングにより除去することができる。
その後、図3E(q)に示すように、Cu膜246及び導電膜243を覆うフォトレジスト膜251をフォトレジスト膜241上に形成する。例えば、フォトレジスト膜251の厚さは10μm程度とする。
続いて、図3E(r)に示すように、露光及び現像によりフォトレジスト膜251にCu膜246を露出する開口部252を形成する。現像液としては、例えばTMAHを用いる。
次いで、図3E(s)に示すように、全面に導電膜253を形成する。つまり、フォトレジスト膜251の上面上、並びに開口部252内のフォトレジスト膜251の側面上及びCu膜246の上面上に導電膜253を形成する。導電膜253の形成では、例えば、スパッタリング法により、厚さが50nm程度のTi膜を形成し、その上に厚さが100nm程度のCu膜を形成する。
その後、図3E(t)に示すように、導電膜253上にフォトレジスト膜254を形成する。例えば、フォトレジスト膜254の厚さはフォトレジスト膜251の上方で10μm程度とする。
続いて、図3F(u)に示すように、露光及び現像によりフォトレジスト膜254に開口部252と連通する開口部255を形成する。現像液としては、例えばTMAHを用いる。
次いで、図3F(v)に示すように、導電膜253をシード層とするめっき法によりCu膜256を開口部255内で導電膜253上に形成する。例えば、めっき液として硫酸酸性銅めっき液を用い、Cu膜256の厚さは10m程度とする。
その後、図3F(w)に示すように、フォトレジスト膜254を除去する。フォトレジスト膜254は、例えばアセトン又はNMPにより除去することができる。なお、フォトレジスト膜241又は251の材料としては、フォトレジスト膜244又は254の除去に用いる液に対する耐性を有するものを用いる。このような材料は永久レジストとよばれることがある。
続いて、図3F(x)に示すように、導電膜253のCu膜256から露出している部分を除去する。導電膜253中のCu膜は、例えば硫酸水素カリウムを用いたウェットエッチングにより除去することができ、導電膜253中のTi膜は、例えばCF4ガスを用いたドライエッチング又はフッ化アンモニウムを用いたウェットエッチングにより除去することができる。
このようにしてインターポーザ構造体を製造することができる。なお、基板211上に複数のインターポーザ構造体を製造する場合には、例えば図3F(x)に示す処理を行った後にダイシングによる個片化を行う。
第2の実施形態に係るインターポーザ構造体には、図3F(x)に示すように、支持基板210及びインターポーザ220が含まれる。支持基板210には、基板211、金属層212、樹脂層213、金属層214、及びTi膜231が含まれる。インターポーザ220には、Cu膜232、235、246、及び256、導電膜243及び253、並びにフォトレジスト膜241及び251が含まれる。金属層214は、金属層212から樹脂層213により電気的に絶縁されている。樹脂層213は、ハロゲン化合物及び/又は硫黄化合物を含有している。
樹脂層213に含まれるハロゲン化合物は、例えば塩化物、臭化物、フッ化物、ヨウ化物である。樹脂層213に含まれる硫黄化合物は有機化合物、無機化合物のいずれであってもよい。有機化合物の例として、メタンチオエーテル、チオフェン、及びジメチルエーテル等のチオエーテル系化合物、ジメチルスルフィド等のジスルフィド系化合物、並びにチオケトン系が挙げられる。無機化合物の例として、硫化物及び酸化硫黄系化合物が挙げられる。硫黄化合物として単体の硫黄を用いてもよい。
基板211と金属層212とが一つの物体から構成されていてもよい。つまり、一つの金属基板を基板211及び金属層212として用いてもよい。
フォトレジスト膜241の形成以降の処理では、外周部においてTi膜231の上面の一部を露出したままとすることが好ましい。これは、後述のように、金属層214に直流電源の正極を接続する際の結線を容易にするためである。
次に、第2の実施形態に係るインターポーザ構造体を用いた半導体装置の製造方法について説明する。図4A乃至図4Bは、半導体装置の製造方法を工程順に示す断面図である。
先ず、図4A(a)に示すように、プリント基板271上に設けた半田ボール272にCu膜256が対向するように、第2の実施形態に係るインターポーザ構造体をプリント基板271上方に位置させる。
次いで、図4A(b)に示すように、Cu膜256が半田ボール272に接するまでインターポーザ構造体を降下させる。その後、加熱及び冷却により半田ボール272を融解及び硬化させ、インターポーザ構造体をプリント基板271に固定する。更に、プリント基板271とインターポーザ220との間の隙間を埋めるアンダーフィル材273を形成する。
続いて、図4A(c)に示すように、金属層212に直流電源274の負極を接続し、金属層214に直流電源274の正極を接続し、金属層212と金属層214との間に電界を発生させる。この結果、樹脂層213に含まれるハロゲン化合物及び/又は硫黄化合物の作用により金属層214の樹脂層213と接している面が酸化され、そこに酸化部215が形成される。基板211が導電性を帯びている場合、直流電源の負極を基板211に結線してもよい。Ti膜231の一部が露出している場合、直流電源の正極をTi膜231に結線してもよい。基板211、金属層212及び樹脂層213に開口部を形成し、基板211及び金属層212から絶縁させながら、直流電源の正極を金属層214に結線してもよい。
そして、酸化部215の形成に伴って金属層214と樹脂層213との間の密着力が低下し、樹脂層213が金属層214から離脱する。つまり、図4B(d)に示すように、インターポーザ220上には、Ti膜231、金属層214及び酸化部215が残り、基板211、金属層212及び樹脂層213は除去される。
次いで、図4B(e)に示すように、金属層214及び酸化部215を除去し、更にTi膜231を除去する。金属層214、酸化部215は及びTi膜231は、例えばエッチングにより除去することができる。金属層214としてCu層が用いられている場合、金属層214及び酸化部215のエッチングには、例えば硫酸水素カリウムを用いる。Ti膜231は、例えばCF4ガスを用いたドライエッチング又はフッ化アンモニウムを用いたウェットエッチングにより除去することができる。酸化部215のほぼ全面が露出しているため、酸化部215は短時間で除去することができる。酸化部215の除去後には金属層214のほぼ全面が露出しているため、金属層214も短時間で除去することができる。金属層214の除去後にはTi膜231のほぼ全面が露出しているため、Ti膜231も短時間で除去することができる。従って、金属層214、酸化部215は及びTi膜231の除去の際に、インターポーザ220にはほとんどダメージが生じない。また、金属層214及び酸化部215のエッチング時にTi膜231が形成されているため、金属層214としてCu層が用いられている場合でも、Cu膜232及びCu膜235はエッチングされない。つまり、Ti膜231はエッチングストッパとして機能し、Cu膜232及びCu膜235を保護する。
その後、図4B(f)に示すように、インターポーザ220上に半導体チップ281を搭載する。すなわち、半田ボール282を介して半導体チップ281をインターポーザ220上に固定し、半導体チップ281とインターポーザ220との間の隙間を埋めるアンダーフィル材283を形成する。
次に、本願発明者らが行った第2の実施形態に関する種々の実験について説明する。これらの実験では、表1に示す化合物をフェノール系の樹脂層213に含有させた。そして、種々の条件を変化させて、樹脂層213の離脱しやすさを調査した。下記の表中の○は10回程度の調査のすべてで樹脂層213が1日間以内に離脱したことを示し、△は1日間以内に離脱した場合及び離脱しなかった場合があることを示し、×は1日間では離脱しなかったことを示す。
Figure 0006398264
(第1の実験)
第1の実験では、金属層212と金属層214との間に印加する電圧を表2に示すように変化させて、樹脂層213の離脱しやすさを調査した。なお、樹脂層213の厚さを10.0μmとし、表1に示す化合物の含有量を1.0質量%とした。この結果を表2に示す。
Figure 0006398264
この結果から、1日間で樹脂層213を離脱させるために、電界強度を0.5MV/m以上とすることが好ましい。
(第2の実験)
第2の実験では、表1に示す化合物の含有量を表3に示すように変化させて、樹脂層213の離脱しやすさを調査した。なお、樹脂層213の厚さを10.0μmとし、金属層212と金属層214との間に印加する電圧を5.0V(電界強度:0.5MV/m)とした。この結果を表3に示す。
Figure 0006398264
この結果から、1日間で樹脂層213を離脱させるために、樹脂層213に含有させるハロゲン化合物及び/又は硫黄化合物の総量を1.0質量%以上とすることが好ましい。
(第3の実験)
第3の実験では、樹脂層213の厚さを表4に示すように変化させて、樹脂層213の離脱しやすさを調査した。なお、表1に示す化合物の含有量を1.0質量%とし、金属層212と金属層214との間に印加する電圧を5.0V(電界強度:0.5MV/m)とした。この結果を表4に示す。
Figure 0006398264
この結果から、1日間で樹脂層213を離脱させるために、樹脂層213の厚さを10.0μm以下とすることが好ましい。
(第4の実験)
第4の実験では、試験環境を表5に示すように変化させて、樹脂層213の離脱しやすさを調査した。なお、樹脂層213の厚さを10.0μmとし、表1に示す化合物の含有量を1.0質量%とし、金属層212と金属層214との間に印加する電圧を5.0V(電界強度:0.5MV/m)とした。この結果を表5に示す。
Figure 0006398264
この結果から、1日間で樹脂層213を離脱させるために、電界を、水中で、又は温度が85℃以上かつ相対湿度が85%以上の環境下で発生させることが好ましい。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
インターポーザと、
前記インターポーザを支持する支持基板と、
を有し、
前記支持基板は、
基板と、
前記基板上の第1の導電層と、
ハロゲン化合物又は硫黄化合物の少なくとも一方を含有する、前記第1の導電層上の樹脂層と、
前記第1の導電層から前記樹脂層により電気的に絶縁された、前記樹脂層上の第2の導電層と、
を有することを特徴とするインターポーザ構造体。
(付記2)
前記樹脂層は、ハロゲン化合物又は硫黄化合物の少なくとも一方を総量で1.0質量%以上含有することを特徴とする付記1に記載のインターポーザ構造体。
(付記3)
前記樹脂層は、ハロゲン化合物又は硫黄化合物の少なくとも一方を総量で15質量%以下含有することを特徴とする付記2に記載のインターポーザ構造体。
(付記4)
前記インターポーザは第1の樹脂を含有し、
前記樹脂層は、前記第1の樹脂よりも加水分解しやすい第2の樹脂を含有することを特徴とする付記1乃至3のいずれか1項に記載のインターポーザ構造体。
(付記5)
前記樹脂層の厚さは10.0μm以下であることを特徴とする付記1乃至4のいずれか1項に記載のインターポーザ構造体。
(付記6)
前記第2の導電層と前記インターポーザとの間のエッチングストッパを有することを特徴とする付記1乃至5のいずれか1項に記載のインターポーザ構造体。
(付記7)
支持基板を形成する工程と、
前記支持基板上にインターポーザを形成する工程と、
を有し、
前記支持基板を形成する工程は、
基板上に第1の導電層を形成する工程と、
前記第1の導電層上に、ハロゲン化合物又は硫黄化合物の少なくとも一方を含有する樹脂層を形成する工程と、
前記樹脂層上に、前記第1の導電層から前記樹脂層により電気的に絶縁される第2の導電層を形成する工程と、
を有することを特徴とするインターポーザ構造体の製造方法。
(付記8)
前記樹脂層は、ハロゲン化合物又は硫黄化合物の少なくとも一方を総量で1.0質量%以上含有することを特徴とする付記7に記載のインターポーザ構造体の製造方法。
(付記9)
前記樹脂層は、ハロゲン化合物又は硫黄化合物の少なくとも一方を総量で15質量%以下含有することを特徴とする付記8に記載のインターポーザ構造体の製造方法。
(付記10)
前記インターポーザは第1の樹脂を含有し、
前記樹脂層は、前記第1の樹脂よりも加水分解しやすい第2の樹脂を含有することを特徴とする付記7乃至9のいずれか1項に記載のインターポーザ構造体の製造方法。
(付記11)
前記樹脂層の厚さは10.0μm以下であることを特徴とする付記7乃至10のいずれか1項に記載のインターポーザ構造体の製造方法。
(付記12)
前記支持基板を形成する工程は、前記第2の導電層上にエッチングストッパを形成する工程を有することを特徴とする付記7乃至11のいずれか1項に記載のインターポーザ構造体の製造方法。
(付記13)
付記1乃至5のいずれか1項に記載のインターポーザ構造体をプリント基板に固定する工程と、
前記第1の導電層と前記第2の導電層との間に電界を発生させて、前記第2の導電層の前記樹脂層との界面を酸化させ、前記基板、前記第1の導電層及び前記樹脂層を除去する工程と、
前記基板、前記第1の導電層及び前記樹脂層の除去後に、前記第2の導電層を除去する工程と、
前記インターポーザ上に半導体チップを搭載する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記14)
付記6に記載のインターポーザ構造体をプリント基板に固定する工程と、
前記第1の導電層と前記第2の導電層との間に電界を発生させて、前記第2の導電層の前記樹脂層との界面を酸化させ、前記基板、前記第1の導電層及び前記樹脂層を除去する工程と、
前記基板、前記第1の導電層及び前記樹脂層の除去後に、前記第2の導電層をエッチングにより除去する工程と、
前記第2の導電層の除去後に、前記エッチングストッパを除去する工程と、
前記インターポーザ上に半導体チップを搭載する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記15)
前記電界を、水中で、又は温度が85℃以上かつ相対湿度が85%以上の環境下で発生させることを特徴とする付記13又は14に記載の半導体装置の製造方法。
(付記16)
前記電界の強さを0.5MV/m以上とすることを特徴とする付記13乃至15のいずれか1項に記載の半導体装置の製造方法。
110、210:支持基板
111、211:基板
112:第1の導電層
113、213:樹脂層
114:第2の導電層
115、215:酸化部
120、220:インターポーザ
171、271:プリント基板
174、274:直流電源
181、281:半導体チップ
212、214:金属層

Claims (7)

  1. インターポーザと、
    前記インターポーザを支持する支持基板と、
    を有し、
    前記支持基板は、
    基板と、
    前記基板上の第1の導電層と、
    ハロゲン化合物又は硫黄化合物の少なくとも一方を含有する、前記第1の導電層上の樹脂層と、
    前記第1の導電層から前記樹脂層により電気的に絶縁された、前記樹脂層上の第2の導電層と、
    を有し、
    前記第2の導電層は、前記樹脂層とは反対側の面にTi層を有することを特徴とするインターポーザ構造体。
  2. 前記樹脂層は、ハロゲン化合物又は硫黄化合物の少なくとも一方を総量で1.0質量%以上含有することを特徴とする請求項1に記載のインターポーザ構造体。
  3. 前記インターポーザは第1の樹脂を含有し、
    前記樹脂層は、前記第1の樹脂よりも加水分解しやすい第2の樹脂を含有することを特徴とする請求項1又は2に記載のインターポーザ構造体。
  4. 支持基板を形成する工程と、
    前記支持基板上にインターポーザを形成する工程と、
    を有し、
    前記支持基板を形成する工程は、
    基板上に第1の導電層を形成する工程と、
    前記第1の導電層上に、ハロゲン化合物又は硫黄化合物の少なくとも一方を含有する樹脂層を形成する工程と、
    前記樹脂層上に、前記第1の導電層から前記樹脂層により電気的に絶縁される、前記樹脂層とは反対側の面にTi層を有する第2の導電層を形成する工程と、
    を有することを特徴とするインターポーザ構造体の製造方法。
  5. 請求項1乃至3のいずれか1項に記載のインターポーザ構造体をプリント基板に固定する工程と、
    前記第1の導電層と前記第2の導電層の結線された前記Ti層との間に通電し、前記第1の導電層と前記第2の導電層との間に電界を発生させて、前記第2の導電層の前記樹脂層との界面を酸化させ、前記基板、前記第1の導電層及び前記樹脂層を除去する工程と、
    前記基板、前記第1の導電層及び前記樹脂層の除去後に、前記第2の導電層を除去する工程と、
    前記インターポーザ上に半導体チップを搭載する工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 前記電界を、水中で、又は温度が85℃以上かつ相対湿度が85%以上の環境下で発生させることを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記電界の強さを0.5MV/m以上とすることを特徴とする請求項5又は6に記載の半導体装置の製造方法。
JP2014073808A 2014-03-31 2014-03-31 インターポーザ構造体及び半導体装置の製造方法 Expired - Fee Related JP6398264B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014073808A JP6398264B2 (ja) 2014-03-31 2014-03-31 インターポーザ構造体及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014073808A JP6398264B2 (ja) 2014-03-31 2014-03-31 インターポーザ構造体及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015198114A JP2015198114A (ja) 2015-11-09
JP6398264B2 true JP6398264B2 (ja) 2018-10-03

Family

ID=54547656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014073808A Expired - Fee Related JP6398264B2 (ja) 2014-03-31 2014-03-31 インターポーザ構造体及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6398264B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168510A (ja) * 2016-03-14 2017-09-21 Shマテリアル株式会社 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
WO2018047861A1 (ja) * 2016-09-08 2018-03-15 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP7087369B2 (ja) * 2017-12-13 2022-06-21 凸版印刷株式会社 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法
JP7347440B2 (ja) * 2018-10-26 2023-09-20 凸版印刷株式会社 半導体パッケージ用配線基板の製造方法
JP7196936B2 (ja) * 2018-12-10 2022-12-27 凸版印刷株式会社 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP7472484B2 (ja) 2019-12-16 2024-04-23 Toppanホールディングス株式会社 複合配線基板及び複合配線基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291993A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 薄膜ユニットの接合方法
JP3848490B2 (ja) * 1999-05-14 2006-11-22 積水化学工業株式会社 剥離方法及び剥離性接合体
US7332218B1 (en) * 1999-07-14 2008-02-19 Eic Laboratories, Inc. Electrically disbonding materials
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
WO2007018239A1 (ja) * 2005-08-09 2007-02-15 The Yokohama Rubber Co., Ltd. 通電剥離用組成物およびそれを用いた接着剤、通電剥離性多層接着剤

Also Published As

Publication number Publication date
JP2015198114A (ja) 2015-11-09

Similar Documents

Publication Publication Date Title
JP6398264B2 (ja) インターポーザ構造体及び半導体装置の製造方法
JP4413240B2 (ja) 半導体装置の製造方法
JP6365106B2 (ja) 半導体装置及び半導体装置の製造方法
US20110291263A1 (en) Ic having dielectric polymeric coated protruding features having wet etched exposed tips
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
CN104600024B (zh) 半导体装置及其制造方法
KR20110025250A (ko) 미세 피치의 구리 범프 제조 방법
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
JP2014183127A (ja) 半導体装置およびその製造方法
JP2014232815A (ja) コイル部品
JP2007150175A (ja) 半導体装置の製造方法
JP2014039032A (ja) プリント回路基板の製造方法
JP2016213254A (ja) 配線構造及びその製造方法、並びに半導体装置
JP2008198766A (ja) 半導体装置およびその製造方法
JP2008218494A (ja) 半導体装置およびその製造方法
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JP2015195324A (ja) インターポーザ構造体及び半導体装置の製造方法
JP6003369B2 (ja) 半導体装置の製造方法
JP7172105B2 (ja) 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法
JP5910151B2 (ja) 配線構造及びその製造方法並びに電子装置及びその製造方法
JP2013207067A (ja) 半導体装置、及びその製造方法
JP2019012771A (ja) 回路基板、電子装置、及び、回路基板の製造方法
JP4971960B2 (ja) 半導体装置の製造方法
JP2018026464A (ja) 配線基板、半導体装置および配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6398264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees