JP2013207067A - 半導体装置、及びその製造方法 - Google Patents

半導体装置、及びその製造方法 Download PDF

Info

Publication number
JP2013207067A
JP2013207067A JP2012073883A JP2012073883A JP2013207067A JP 2013207067 A JP2013207067 A JP 2013207067A JP 2012073883 A JP2012073883 A JP 2012073883A JP 2012073883 A JP2012073883 A JP 2012073883A JP 2013207067 A JP2013207067 A JP 2013207067A
Authority
JP
Japan
Prior art keywords
film
rewiring
insulating film
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012073883A
Other languages
English (en)
Inventor
Yoshiaki Funatsu
圭亮 船津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP2012073883A priority Critical patent/JP2013207067A/ja
Publication of JP2013207067A publication Critical patent/JP2013207067A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】密着性向上層残渣を除去でき、再配線部分の耐圧の向上、及びイオンマイグレーション耐性の向上させた配線構造を有する半導体装置を提供することである。
【解決手段】半導体ウエハに形成された半導体素子上に再配線が設けられた半導体装置の製造方法であって、半導体ウエハ上に層間絶縁膜を設ける工程と、前記層間絶縁膜上に配線用の金属膜を設ける工程と、前記金属膜をエッチングして配線パターンを形成する工程と、前記配線パターン形成によって露出した下層の層間絶縁膜を異方性ドライエッチングし、前記配線金属膜を越える下方まで掘り下げた溝を形成する工程とを具備する。
【選択図】図3

Description

本発明は半導体装置に関する。例えば、ウェハレベルチップサイズパッケージに関する。特に、再配線部分の配線間耐圧の向上およびマイグレーション現象が抑止されたウェハレベルチップサイズパッケージに関する。
電子装置に搭載されるLSIチップは、小型化が求められている。この一つの方法として、チップサイズパッケージの採用が挙げられる。この為、通常のウエハ工程が完了した後、ワイヤボンディングを想定した周辺配置パッドを、更にその上部に配線層を追加してフリップチップを想定した面状パッド配置へ引き直す、所謂、再配線プロセスが追加される。
この再配線の形成では、チップサイズに収める為、配線の微細化が必須である。従って、配線間耐圧の向上、又、イオンマイグレーション耐性の向上が、信頼性の高い半導体装置として不可欠の要素である。
更に、前記配線の信頼性を向上させるのみではなく、再配線部分の微細化に伴い、微細配線の下地絶縁膜からの剥離を防止し、形状を維持する為に、配線層と下地絶縁膜との密着性向上も併せて満たすことが重要な要素である。
ウェハレベルチップサイズパッケージにおける再配線層の形成は、通常、層間絶縁膜(バッファーコート膜)を形成後、スパッタや真空蒸着にて配線密着性向上用金属膜(例えば、Ti膜)及び配線金属膜(例えば、Cu膜)のシード膜を形成し、その上にめっき法にて配線となる配線層を形成する。その後、配線間のスペース部分の金属部分(例えば、Cu)及び配線密着性向上用金属膜(例えば、Ti膜)を、ウェットエッチングにて除去する方法が採用されている。
しかしながら、この方法では、配線密着性向上用金属が所期の目的(密着性向上)を果たせば果たす程、今度は、逆に、エッチングが難しくなる。すなわち、下地の絶縁膜(バッファーコート膜)と配線密着性向上用金属膜(例えば、Ti膜)との界面に、配線密着性向上用金属膜の残渣が残り易い問題が生じる。
しかるに、その残渣除去を考慮してエッチングを行おうとすると、どうしても、エッチング過多になる。この結果、配線部分の側面にサイドエッチが生じる。ところが、配線部分の幅は微細配線で狭く、その面積も小さい為、最悪の場合、配線が剥がれてしまう。
さて、配線密着性向上用金属膜の残渣除去が十分行えなければ、配線間の耐圧向上やイオンマイグレーション耐性の向上が難しくなり、再配線部分の信頼性が低下する。
特開2007−317860号公報
前記特許文献には、従来のめっき用レジストを無機薄膜に変更し、電解めっき法を用いた再配線プロセスが開示されている。
すなわち、表面に電極やパッシベーションが形成された半導体基板(半導体ウエハ)を覆う前記電極が露呈する開口部を有する絶縁樹脂層が形成される。この後、前記絶縁樹脂層が形成された半導体基板を覆うように、その上に、めっき層の種となるシード層が設けられる。このシード層は、例えばスパッタ法によって形成できる。その厚さは、例えばCrからなる密着層が40nm程度、Cuからなる給電層が150nm程度である。引き続き、シード層上(正確には、給電層のCuの上)に無機薄膜層が形成される。この無機薄膜層は、例えばCr膜が10〜100nm程度、スパッタ法で成膜される。尚、ウエハを真空チャンバから大気下に取り出す前に、一旦、ウエハを酸素雰囲気下に暴露すると、Cr表面の自然酸化膜がより緻密、かつ、均質になるので、めっきレジストとしての信頼性を向上させたい場合は、酸素暴露の工程を挟むと効果的である。更に、無機薄膜層(Cr膜)上に、例えばスピンコート法により感光性樹脂が塗布される。そして、フォトリソグラフィ技術によってパターニングが行われ、無機薄膜層用のパターニングマスクが形成される。次いで、パターニングマスクのパターンに沿って無機薄膜層(Cr膜)がエッチングされる。このエッチングには、薬液によるウェットエッチング、あるいは(CF+O)ガスによるドライエッチングなどが利用可能である。その後、パターニングマスクが剥離され、所定パターンの無機薄膜層が完成する。次に、Cuの電解めっきにより、導電部が形成される。導電部形成後、不要な無機薄膜層がエッチングにより除去される。かつ、不要なシード層のエッチングが行われる。具体的には、Cu給電層をエッチングし、更にCr密着層をエッチングして除去する。その後、導電部を覆うように封止樹脂層が成膜される。尚、封止樹脂層には、例えば感光性樹脂が塗布され、そしてフォトリソグラフィ技術により、開口部(バンプを形成する際の下地となる導電部を露呈させる為の開口部)が形成される。
この技術は、配線層と下地絶縁膜との密着性向上を目的としているので、配線層の剥離の低減において一応の効果を奏している。
しかしながら、上記技術は、配線層(Cu)の密着性を確保する為、Cr膜が設けられている。Crは、Tiと同じように、配線密着性向上用金属として優秀である。
さて、前記した通り、エッチングで残渣を完全に除去することが難しいにも拘わらず、配線間の部分を除去する際のエッチング技術に関しては、上記技術は触れる処が無い。
密着性向上層(Cr膜)を除去する際、下地絶縁膜上の密着性向上層の残渣が残留した場合、光学顕微鏡で識別できないほどの残渣であっても、電流が流れてしまう。そして、配線耐圧の低下、イオンマイグレーション耐性の低下と言った問題ばかりでなく、現場の作業工程では確認できない為、歩留まりの低下も避けられない。
又、前記特許文献は、配線層と下地絶縁膜層との密着性向上を目的にしているにも拘わらず、接着面積の減少を伴う微細配線の形成で一層顕著になる配線側面のサイドエッチによる密着力の低下、剥離の増加に関する対策には触れて無い。
従って、本発明が解決しようとする第1の課題は、密着性向上層残渣を除去でき、再配線部分の耐圧の向上、及びイオンマイグレーション耐性の向上した半導体装置を提供することである。
本発明が解決しようとする第2の課題は、密着性向上層側面がエッチングされる際、アンダーカット量を出来るだけ少なくし、接着性の確保、再配線部分の耐圧の向上、及びイオンマイグレーション耐性の向上した半導体装置を提供することである。
前記問題点についての検討が、本発明者によって、推し進められて行った。その結果、所定パターンの配線膜を形成する為に金属膜をウェットエッチングする度合いを過度に行うことを試みた。すなわち、全ての再配線形成工程をウェットエッチングで行えば、処理は簡単である。ところが、この手法では、どうしても、残渣が残ってしまうものであった。
このような経験を踏まえ、残渣の耐圧に及ぼす影響を鑑みて、エッチング工程を分けてみてはどうだろうかとの啓示を得るに至った。すなわち、密着性向上金属層をウェットエッチングで除去した後、下地層間絶縁膜をドライエッチングすることで、発生した密着性向上層の残渣(残留物)を減らすと共に、微量に残存しているかも知れない残渣(残留物)も除去できるのではなかろうかと考えるに至ったのである。
エッチング処理を二段階とし、二段階目にドライエッチングを施すと、下地絶縁層(バッファコート膜)が掘り下がった構造となる。層を重ねて2層目の絶縁層(バッファコート膜)を形成する際に、下地絶縁層(バッファコート膜)との密着性向上の為、酸素アッシング(処理圧力:133Pa程度)が行われることが有るものの、下地絶縁層のエッチングレートは数nm/分程度であり、エッチングと言われる程のものでは無い(図7参照)。積極的にエッチングが行われる為には、異方性ドライエッチング(RIE)が行われる必要が有った。
ところで、異方性ドライエッチングの結果、仮に、掘り下がった凹溝部の底部の絶縁膜上に残渣(残留物)が残っても、配線間距離を実質的に伸ばすことが出来ることから、電流パスが長くなる。従って、リーク電流を実用上無視できるレベルにすること出来、再配線個所の耐圧の向上、及びイオンマイグレーション耐性の向上が可能となり、高信頼性配線が得られたことが、実験により、確認された。
又、密着性向上層(金属膜)除去の際、絶縁スペースを確保するに十分なだけエッチング処理を施せば良く、過度な残渣除去を目的にエッチング処理時間を過度に延長する必要が無いので、密着性向上層(金属膜)側面のアンダーカットに起因する配線層の剥離を考えなくても良かった。下地絶縁膜層部分を異方性ドライエッチングで除去することも、アンダーカットを避けるのに効果が有った。
更に、再配線と再配線との間の部分の密着性向上金属層を除去した後に残存する密着性向上層残渣を除去することが考えられた。その手法とし、密着性向上層(金属膜)を除去した後、下地絶縁膜を直接有機溶剤にてライトエッチングすることが試みられた。そして、この処理により、残渣(残留物)の除去が行えた。
尚、絶縁材料(バッファーコート材料)が有機系樹脂(例えば、ポリイミドを筆頭とする塗布系の有機系樹脂)の場合、これらの材料は一度高温にてキュアして固化すると優れた薬品耐性を有している。この為、そのまま、ライトエッチング処理しても残渣(残留物)除去には余り有効ではなかった。ところが、一度、絶縁膜(有機樹脂系塗膜)が異方性ドライエッチング(RIE)を受けていると、残渣量が減る上に、絶縁膜の表層部分の高分子量成分が低分子量成分に分解(変性)したものとなっており、これ等の成分(前記残渣をも含む。)が簡単に除去できた。従って、更に高い耐圧を求めるのであれば、異方性ドライエッチング(RIE)後に、溶液(有機溶剤)によるウェットエッチングを行うことが好ましいことも判って来た。
上記知見に基づいて本発明が達成された。
すなわち、前記課題は、
半導体ウエハに形成された半導体素子上に再配線が設けられた半導体装置の製造方法であって、
半導体ウエハ上に層間絶縁膜が設けられる工程と、
前記層間絶縁膜上に再配線用金属膜が設けられる工程と、
前記再配線用金属膜が所定パターンにエッチングされて前記再配線が形成される工程と、
前記エッチングによって形成された前記再配線と前記再配線との間の位置において露出した前記層間絶縁膜が前記再配線用金属膜下端面を越える下方の位置にまで掘り下がる異方性ドライエッチングが行われる工程
とを具備することを特徴とする半導体装置の製造方法によって解決される。
好ましくは、上記半導体装置の製造方法であって、前記異方性ドライエッチング工程の後、前記再配線用金属膜を実質上溶解せず、前記層間絶縁膜上に残っている残渣を除去できる溶液にてエッチングが行われる工程を具備することを特徴とする半導体装置の製造方法によって解決される。
好ましくは、上記半導体装置の製造方法であって、前記再配線用金属膜が設けられる工程は、前記層間絶縁膜上に密着性向上膜が設けられる工程と、前記密着性向上膜上に金属膜が設けられる工程とを具備し、前記再配線用金属膜が所定パターンにエッチングされる工程は、前記密着性向上膜までエッチングされる工程であり、前記異方性ドライエッチング工程は、前記密着性向上膜より下層の層間絶縁膜中にまで掘り下がる工程であることを特徴とする半導体装置の製造方法によって解決される。
好ましくは、上記半導体装置の製造方法であって、前記層間絶縁膜の掘り下げ深さが0.3μm以上であることを特徴とする半導体装置の製造方法によって解決される。
前記の課題は、
上記半導体装置の製造方法によって製造されてなることを特徴とする半導体装置によって解決される。
前記の課題は、
半導体ウエハに形成された半導体素子上に再配線が設けられた半導体装置において、
層間絶縁膜と、
前記層間絶縁膜上に設けられた前記再配線
とを具備してなり、
前記再配線と前記再配線との間にある前記層間絶縁膜が前記再配線の膜の下面より下側にまで掘り下げられてなる
ことを特徴とする半導体装置によって解決される。
好ましくは、上記半導体装置であって、前記再配線の膜の下面より下側にまで掘り下げられた前記層間絶縁膜の掘り下げ深さが0.3μm以上であることを特徴とする半導体装置によって解決される。
本発明の半導体装置は、再配線の配線間耐圧が向上し、かつ、イオンマイグレーション耐性が向上している。
本発明の半導体装置を示す平面図 本発明の半導体装置を示す断面図 本発明の製造工程図 本発明による配線完成断面図 従来法による配線完成断面図 本発明による配線電気特性図 酸素ガスによる絶縁膜のエッチング特性図
第1の本発明は半導体装置の製造方法である。この半導体装置は、半導体ウエハに形成された半導体素子上に再配線が設けられた半導体装置である。本方法は、半導体ウエハ上に層間絶縁膜が設けられる工程を具備する。前記層間絶縁膜は、例えば樹脂系の絶縁膜である。例えば、有機樹脂を含む塗料を塗布し、硬化(焼成)させることによって、層間絶縁膜が構成される。前記有機樹脂は、好ましくは、例えばRIE装置による処理によって、その表層(表面)部分の成分が分解・変性するタイプのものである。例えば、ポリイミド系樹脂とかポリベンゾオキサゾール系樹脂などが挙げられる。勿論、これに限られるものでは無い。本方法は、前記工程で形成された層間絶縁膜上に再配線用金属膜が設けられる工程を具備する。本工程は、好ましくは、前記層間絶縁膜上に密着性向上膜(層)が設けられる工程を具備する。密着性向上膜(層)は、例えばCr,Ni,Ti,Ti−W等の金属(合金)で構成される。密着性向上膜(層)は、スパッタや蒸着と言った乾式めっき手段で構成できる。勿論、これに限られるものでは無い。本工程は、好ましくは、シード層が設けられる工程を具備する。シード層(膜)は、例えばCuで構成される。シード層(膜)は、例えばスパッタや蒸着と言った乾式めっき手段で構成できる。勿論、これに限られるものでは無い。前記工程による層(膜)の厚さは薄い。そして、前記薄膜形成後に、前記薄膜より厚さが厚い金属膜が設けられる工程を具備する。本工程の膜は、一般的には、例えばCuで構成される。この膜、例えばCu膜は電解めっきと言った湿式めっき手段で構成される。勿論、これに限られるものでは無い。本方法は、前記工程で設けられた再配線用金属膜がエッチングされる工程を具備する。このエッチング工程によって、前記配線用金属膜が所定パターンに形成され、前記再配線が形成される。本エッチング工程によるエッチングは、前記層間絶縁膜との界面、例えば前記密着性向上膜まで行われる。本工程(所定パターンにエッチングされて再配線パターンが形成される工程)は、湿式エッチングにより行われる。例えば、硫酸と過酸化水素とを含む水溶液が用いられる。勿論、これに限られるものでは無い。本方法は異方性ドライエッチング(RIE)が行われる工程を具備する。すなわち、所定パターンの再配線を形成する為のエッチング(湿式エッチング)後に、異方性ドライエッチング(RIE)が行われる。この異方性ドライエッチング(RIE)工程によって、前記エッチング(湿式エッチング)によって形成された前記再配線と前記再配線(前記再配線に隣接した再配線)との間の位置において露出した前記層間絶縁膜が前記再配線用金属膜下端面を越える下方の位置にまで掘り下がったものとなる。例えば、再配線と再配線との間の位置において、層間絶縁膜には凹部が形成され、断面凹状のものになる。言い換えるならば、再配線と再配線との間の位置において、前記層間絶縁膜と前記再配線用金属膜(前記密着性向上層(膜))との界面より、前記層間絶縁膜まで入り込んだ個所まで、異方性ドライエッチング(RIE)が行われる。或いは、再配線と再配線との間の位置において露出している前記層間絶縁膜の表層部分が、異方性ドライエッチング(RIE)によって、除去される。
本方法は、好ましくは、前記異方性ドライエッチング工程の後にウェットエッチングが行われる工程を具備する。このウェットエッチング工程で用いられるエッチング溶液は、前記再配線用金属膜(密着性向上層(金属膜)をも含む)を溶解(実質上溶解)せず、層間絶縁膜(バッファコート膜)上に残っている残渣を除去できる溶液である。例えば、再配線用金属膜(密着性向上層(金属膜)をも含む)を溶解(実質上溶解)しないものの、層間絶縁膜上に残っている残渣のみを溶解できる溶液である。又は、再配線用金属膜(密着性向上層(金属膜)をも含む)を溶解(実質上溶解)しないものの、層間絶縁膜(バッファコート膜)を溶解できる溶液である。これによっても、層間絶縁膜上に残っている残渣は、ほぼ、完全に除去される。このようなエッチング(ライトエッチング)により、層間絶縁膜上に残っている残渣が、ほぼ、完全に除去される。
本方法によって形成される層間絶縁膜の凹部深さ(層間絶縁膜の掘り下げ深さ)は、好ましくは、0.3μm以上である。上限値は、例えば1μmである。
第2の本発明は半導体装置である。本半導体装置は、上記半導体装置の製造方法によって製造されたものである。本半導体装置は、半導体ウエハに形成された半導体素子上に再配線が設けられた半導体装置である。本半導体装置は、層間絶縁膜を具備する。本半導体装置は、前記層間絶縁膜上に設けられた前記再配線を具備する。そして、前記再配線と前記再配線との間にある前記層間絶縁膜が前記再配線の膜の下面より下側にまで掘り下げられている。例えば、再配線と再配線との間の位置において、層間絶縁膜には凹部が形成され、断面凹状である。例えば、異方性ドライエッチング(RIE)により、再配線と再配線との間の位置において、前記層間絶縁膜と前記再配線用金属膜(前記密着性向上層(膜))との界面より、前記層間絶縁膜まで入り込んだ個所まで、掘り下げられている。異方性ドライエッチング(RIE)によって、再配線と再配線との間の位置において露出している前記層間絶縁膜の表層部分が除去されている。この層間絶縁膜の凹部深さ(層間絶縁膜の掘り下げ深さ)は、好ましくは、0.3μm以上である。上限値は、例えば1μmである。
上記のようにして得られた半導体装置は、再配線の配線間耐圧が向上したものであった。かつ、イオンマイグレーション耐性が向上したものであった。更には、配線層接着面積が確保されており、剥離が起き難いものであった。そして、信頼性が高いものである。特に、従来では、再配線形成工程中は、加工結果の良否判断が出来ず、再配線を完成させた後に、高信頼を保証する為に高圧の電圧を掛けた耐圧テストをしなければならなかった。そして、再配線層が2層以上になると、歩留まりが急激に低下するリスクが高かった。しかしながら、本発明ではそれを避けるのに大きな効果があり、微細配線であって、多層配線層による再配線の形成に特に有効である。
以下、本発明の実施形態が挙げられて更に詳しく説明される。尚、本発明は下記の実施形態に限定されるものでは無い。
図1は本発明になる半導体装置の平面図、図2(1)(2)は図1におけるA−A‘線、B−B‘線断面図、図3(1)〜(7)は本発明になる半導体装置の製造工程図(図1中、B−B‘線位置での断面図)である。
本半導体装置は半導体基板1を具備する。半導体基板1上にはパッシベーション膜2が設けられている。半導体基板1には電極(半導体素子の外部接続用端子)3が配設されている。絶縁膜4が半導体基板1(パッシベーション膜2)の表面を覆うように配設されている。絶縁膜4(パッシベーション膜2)には開口部4aが形成されている。この開口部4aから電極3が露呈する。密着性向上層(金属膜)5が絶縁膜4を覆うように設けられている。シード層6が密着性向上層(金属膜)5を覆うように設けられている。金属配線層7がシード層6上に設けられている。金属配線層7と電極3とは、開口部4aの位置において、電気的に接続されている。金属配線層7の形成後に、絶縁膜8が金属配線層7を覆うように配設されている。
絶縁膜4,8の構成材料としては、絶縁性が高く、耐熱性および耐薬品性を有し、更には機械的強度が高く、難燃性に優れている樹脂が望ましい。更に、開口部4aを形成する際に、リソグラフィ技術が用いられることから、感光性を有する樹脂であることが好ましい。又、塗布手段(例えば、スピンコート法)で成膜できるタイプのものであることが好ましい。例えば、ポリイミド樹脂やポリベンゾオキサゾール樹脂などが好ましい樹脂として挙げられる。絶縁膜4,8の厚さは、好ましくは、1〜30μm、より好ましくは5〜20μmである。多層配線の場合には、ビアを形成する必要上薄い層となり、パッシベーションとしての膜としては厚い層とすることが好ましい。
密着性向上層(金属膜)5は、下地絶縁膜4と配線(金属配線層)7との密着性を確保する為の膜である。金属膜5は、例えばスパッタ法にて成膜される。金属膜5の構成材料としては、例えばTi,Ti−W,Ni,Cr等が用いられる。
シード層6は、例えばスパッタ法などの乾式めっき、又は無電解めっき等の湿式めっきで成膜される。例えば、スパッタ法においては、密着性向上層(金属膜)5の成膜後、真空中にて搬送することにより連続成膜できる。シード層6の構成材料としては、例えばCuが用いられる。
金属配線層7は、例えば電気めっき法で成膜される。金属配線層7の構成材料としては、例えばCuが用いられる。
上記構造の半導体装置の製造方法が図3を参照しながら詳しく説明される。
図3(1)は、半導体基板1(パッシベーション膜2)を覆うように絶縁膜4を形成し、その上に、密着性向上層(金属膜)5と、電気めっきの種となるシード層6が設けられた段階での断面図である。尚、図3では、便宜上、パッシベーション膜2は省略されている。
図3(2)は、シード層6上に、めっきレジスト膜11が設けられた段階での断面図である。めっきレジスト膜11は、感光性樹脂がスピンコート法等により塗布され、リソグラフィ技術により、露光、現像されることによって、所定パターンに構成されたものである。
図3(3)は、めっきレジスト膜11が所定のパターンで除去されたスペース部に、電解めっき法により、金属配線層(Cu)7が埋め込まれた段階での断面図である。Cu形成部(Cu埋込部)7が再配線の配線部となる。
図3(4)は、レジスト剥離液により、更にライトアッシングを施すことにより、めっきレジスト膜11が除去された段階での断面図である。
図3(4)の状態のままでは、配線間(非配線部)の密着性向上層(金属膜)5、及びシード層6が除去されていない。この為、密着性向上層(金属膜)5やシード層6を介して、電流が流れる。そこで、斯かる問題を解決する為、ウェットエッチングによる除去が行われる。例えば、硫酸+過酸化水素水溶液やフッ酸によるウェットエッチング法を用いて除去する。その際、めっき形成を行った配線部も密着性向上層(金属膜)5の厚さに相当する量だけ削られる。そして、配線部7のCu膜厚の減少を伴うが、めっき膜7の厚さに比べて、密着性向上層(金属膜)5の厚さは薄い為、実用上の問題は殆ど無い。上記ウェットエッチング処理を行った後の断面図が図3(5)である。
さて、従来においては、図3(5)の段階で、この状態のまま、半導体基板1を覆うように2層目の絶縁膜8が設けられ、パターニングが行われていた(図5参照)。しかしながら、本発明においては、更に、図3(6)(7)に示される工程が行われた。
図3(6)は、図3(5)の後、配線間スペース部の絶縁膜4を、異方性ドライエッチング装置(RIE(リアクティブイオンエッチング)装置)にて、エッチングし、掘り下げた段階での断面図である。異方性ドライエッチング装置にてエッチングしている際に、表面に付着していた配線間の密着性向上層(金属膜)5の残留物は縁膜膜4の揮発成分と共に大部分は除去される。尚、この時点において、縁膜膜4の掘り下がった底面に除去し切れなかった密着性向上層(金属膜)5の残留物が存在していても、残留物を介して流れる電流パスは配線間隔より長くなっており、残渣中を流れる電流は低減でき、実用上無視できるレベルまでリーク電流の低減が可能となった。
図3(7)は、図3(6)の工程にて除去できなかった縁膜膜4の掘り下がった底面に残存する密着性向上層(金属膜)5の残留物を有機溶剤にて除去した段階での断面図である。縁膜膜4は薬品耐性に優れた膜である。そして、縁膜膜4が有機溶剤処理で過剰に削られることは無く、図3(6)で行われた異方性ドライエッチングにより高分子量成分が低分子量成分に分解(変性)した表面層が主として溶解・除去される為、残留成分除去には非常に有効である。
図3(7)における処理後、半導体基板1を覆うように2層目の絶縁膜8がスピンコート法と言った塗布で形成され、そしてパターニングが行われた段階での断面図が図4である。
上記本発明の製造工程を経て得られた半導体装置(図4参照)と、上記図3(6)(7)の工程を経なかった従来の半導体装置(図5参照)との対比から、本願発明の半導体装置と従来の半導体装置との相違点が一目瞭然である。すなわち、配線間に残存する密着性向上層(金属膜)5の残渣が、従来においては、残されていたのに対して、本発明にあっては、除去されていることである。このことから、残留物を介して流れる電流パスが消滅し、配線間耐圧およびイオンマイグレーション耐性が格段に向上していることが判る。
以下、更に具体的な実施例が図3に沿って説明される。
本実施例において用いられた半導体基板1は、Siウェハ上にCVD装置にて500nm厚のSiN膜が設けられたものである。半導体基板1の上面が覆われるように絶縁膜4が設けられた。この絶縁膜4は、ポリイミド系樹脂含有溶液がスピンコート法にて塗布され、炉にて140℃で30分間に亘ってキュア(焼成)され、その後で更に350℃で60分間に亘ってキュアされたものである。キュア後における絶縁膜4の膜厚は7μmである。密着性向上層5が、絶縁膜4の上に設けられた。めっきの種となるシード層6が密着性向上層5の上に設けられた(図3(1)参照)。密着性向上層5は厚さが10nmのTi膜である。シード層6は厚さが60nm厚のCu膜である。密着性向上層5およびシード層6は、スパッタ装置が用いられて成膜された。
次に、めっきレジスト膜(i線レジスト膜)11が、スピンコート法により、塗布された。この後、リソグラフィ技術により、露光・現像が行われ、所定のパターンに形成された(図3(2)参照)。前記マスク(配線)パターンは、配線間スペース0.5μmを含む櫛型パターンである。
この後、電解めっき法により、Cu膜7が設けられた。この結果、Cu膜7が、i線レジスト膜11の空白部(スペース部)に埋め込まれた(図3(3)参照)。膜厚は1μmであった。Line/Space=5/0.5μmで、アスペクト比が2であった。本発明は、微細配線パターンに有効であり、スペースとしては、配線金属部分のエッチング方法によるが、アスペクト比は、例えば3までは可能である。
次に、レジスト剥離液により、i線レジスト膜11が除去された。この後、20秒間に亘って、ライトアッシングが行われた(図3(4)参照)。
この後、硫酸と過酸化水素とを含む水溶液が用いられ、シード層(Cu)6が除去された。この後、フッ酸水溶液が用いられ、密着性向上層(Ti)5が除去された(図3(5)参照)。
次に、O(酸素ガス)を用いた異方性ドライエッチング(RIE)装置による異方性ドライエッチングが行われた。エッチング条件は30Pa,4.4kW/mにて1分間である。これにより、Cu配線とCu配線との間に在る絶縁膜4の表層部分(上層部分)が除去された。例えば、約0.5μmの深さに亘って絶縁膜4の表層部分(上層部分)が除去された(図3(6)参照)。この結果、密着性向上層(Ti)5の残渣が、ほぼ、完全に、除去された。
上記工程では、密着性向上層(Ti)5の残渣が完全に除去できて無い恐れも考えられたので、より、完全に、前記残渣を除去する為、γ―ブチロラクトン溶液を用いて10秒間に亘る処理が行われた。γ―ブチロラクトン溶液は、Cu膜6,7及びTi膜5を溶解せず、絶縁膜4を溶解する。これにより、密着性向上層(Ti)5の残渣が完全に除去された(図3(7)参照)。
図6は、図3の工程を経て作製された配線(配線間スペース0.5μm)の耐圧を示した図である。この配線間における溝(凹部)の掘り下げ深さは0.5μmであった。前記深さを、色々、変えて実験した結果によれば、溝(凹部)の掘り下げ深さが0.3〜1μmも有れば、実用上の耐圧は確保できることが判った。0.3μm未満の浅すぎた場合、リーク電流のパスが取れず、残渣が取り切れない恐れが有り、効果が小さいと考えられる。それでも、全く掘り下げられなかった場合に比べると、効果は有った。1μmより深くしても良いものの、加工時間が長くなる。又、2層目の絶縁膜8を塗布形成時に絶縁膜8塗布液が溝底部まで侵入(到達)せずに空隙が発生してしまう恐れも有ったことから、1μmより浅いことが好ましい。尚、測定装置の都合上、印加電圧0Vから200Vまでの結果であるが、電界強度4MV/cm以上有ることが判る。
1 半導体基板
3 電極
4 絶縁膜
4a 開口部
5 密着性向上層(金属膜)
6 シード層
7 金属配線層
8 絶縁膜

Claims (7)

  1. 半導体ウエハに形成された半導体素子上に再配線が設けられた半導体装置の製造方法であって、
    半導体ウエハ上に層間絶縁膜が設けられる工程と、
    前記層間絶縁膜上に再配線用金属膜が設けられる工程と、
    前記再配線用金属膜が所定パターンにエッチングされて前記再配線が形成される工程と、
    前記エッチングによって形成された前記再配線と前記再配線との間の位置において露出した前記層間絶縁膜が前記再配線用金属膜下端面を越える下方の位置にまで掘り下がる異方性ドライエッチングが行われる工程
    とを具備することを特徴とする半導体装置の製造方法。
  2. 前記異方性ドライエッチング工程の後、前記再配線用金属膜を実質上溶解せず、前記層間絶縁膜上に残っている残渣を除去できる溶液にてエッチングが行われる工程
    を具備することを特徴とする請求項1の半導体装置の製造方法。
  3. 前記再配線用金属膜が設けられる工程は、前記層間絶縁膜上に密着性向上膜が設けられる工程と、前記密着性向上膜上に金属膜が設けられる工程とを具備し、
    前記再配線用金属膜が所定パターンにエッチングされる工程は、前記密着性向上膜までエッチングされる工程であり、
    前記異方性ドライエッチング工程は、前記密着性向上膜より下層の層間絶縁膜中にまで掘り下がる工程である
    ことを特徴とする請求項1又は請求項2の半導体装置の製造方法。
  4. 前記層間絶縁膜の掘り下げ深さが0.3μm以上である
    ことを特徴とする請求項1〜請求項3いずれかの半導体装置の製造方法。
  5. 請求項1〜請求項4いずれかの半導体装置の製造方法によって製造されてなる
    ことを特徴とする半導体装置。
  6. 半導体ウエハに形成された半導体素子上に再配線が設けられた半導体装置において、
    層間絶縁膜と、
    前記層間絶縁膜上に設けられた前記再配線
    とを具備してなり、
    前記再配線と前記再配線との間にある前記層間絶縁膜が前記再配線の膜の下面より下側にまで掘り下げられてなる
    ことを特徴とする半導体装置。
  7. 前記再配線の膜の下面より下側にまで掘り下げられた前記層間絶縁膜の掘り下げ深さが0.3μm以上である
    ことを特徴とする請求項5又は請求項6の半導体装置。

JP2012073883A 2012-03-28 2012-03-28 半導体装置、及びその製造方法 Pending JP2013207067A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012073883A JP2013207067A (ja) 2012-03-28 2012-03-28 半導体装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012073883A JP2013207067A (ja) 2012-03-28 2012-03-28 半導体装置、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013207067A true JP2013207067A (ja) 2013-10-07

Family

ID=49525866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012073883A Pending JP2013207067A (ja) 2012-03-28 2012-03-28 半導体装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013207067A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155591A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置
JP2021506137A (ja) * 2018-02-13 2021-02-18 レイセオン カンパニー ウェハレベル低融点相互接続体の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154712A (ja) * 1996-11-25 1998-06-09 Fujitsu Ltd 半導体装置の製造方法
JP2005093652A (ja) * 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154712A (ja) * 1996-11-25 1998-06-09 Fujitsu Ltd 半導体装置の製造方法
JP2005093652A (ja) * 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021506137A (ja) * 2018-02-13 2021-02-18 レイセオン カンパニー ウェハレベル低融点相互接続体の製造方法
JP7076551B2 (ja) 2018-02-13 2022-05-27 レイセオン カンパニー ウェハレベル低融点相互接続体の製造方法
JP2020155591A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置

Similar Documents

Publication Publication Date Title
CN100440460C (zh) 半导体器件及其制造方法
JP2011166072A (ja) 半導体装置及びその製造方法
JP4765947B2 (ja) 半導体装置およびその製造方法
US20140252571A1 (en) Wafer-level package mitigated undercut
JP2018107262A (ja) 半導体装置及び半導体装置の製造方法
US8309373B2 (en) Method of manufacturing semiconductor device
CN109727942B (zh) 半导体装置以及半导体装置的制造方法
JP2014183127A (ja) 半導体装置およびその製造方法
JP2013207067A (ja) 半導体装置、及びその製造方法
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
US20070284721A1 (en) Semiconductor device and method for producing the semiconductor device
JP2008244383A (ja) 半導体装置およびその製造方法
JPH10321634A (ja) 突起電極の製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2004140115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006270031A (ja) 半導体装置およびその製造方法
JP5170915B2 (ja) 半導体装置の製造方法
JP2009302340A (ja) 半導体装置の製造方法
JP5061653B2 (ja) 半導体装置及びその製造方法
JP2004140116A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW201930646A (zh) 具凸塊結構之半導體裝置及其製造方法
JP2013084998A (ja) 半導体パッケージの製造方法および半導体パッケージ
JP5910151B2 (ja) 配線構造及びその製造方法並びに電子装置及びその製造方法
JP2010062175A (ja) 半導体装置の製造方法
JP2009016869A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160210