JP5170915B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5170915B2
JP5170915B2 JP2011092610A JP2011092610A JP5170915B2 JP 5170915 B2 JP5170915 B2 JP 5170915B2 JP 2011092610 A JP2011092610 A JP 2011092610A JP 2011092610 A JP2011092610 A JP 2011092610A JP 5170915 B2 JP5170915 B2 JP 5170915B2
Authority
JP
Japan
Prior art keywords
layer
protective film
altered
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011092610A
Other languages
English (en)
Other versions
JP2011187969A (ja
Inventor
一郎 河野
修 岡田
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2011092610A priority Critical patent/JP5170915B2/ja
Publication of JP2011187969A publication Critical patent/JP2011187969A/ja
Application granted granted Critical
Publication of JP5170915B2 publication Critical patent/JP5170915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、この発明は半導体装置製造方法に関する。
従来の半導体装置には、半導体基板上にアルミニウムなどからなる複数の接続パッド、酸化シリコンなどからなる絶縁膜、ポリイミドからなる保護膜が設けられ、接続パッドが絶縁膜および保護膜に設けられた開口部を介して露出され、この露出された接続パッドの上面およびその近傍の保護膜の上面にチタン−タングステン合金からなる第1の下地金属層、金からなる第2の下地金属層および金からなるバンプ電極が設けられたものがある(例えば、特許文献1参照)。
特許第2698827号公報
そして、上記従来の半導体装置の製造方法では、第1の下地金属層を成膜する前に、アルミニウムなどからなる接続パッドの上面に形成された自然酸化膜をアルゴンイオンエッチングにより除去している。この場合、ポリイミドからなる保護膜の上面層がアルゴンイオンの影響を受けて変質し、保護膜の絶縁抵抗が低下し、最終的にはリーク不良を生じてしまうことがある。そこで、第1、第2の下地金属層およびバンプ電極を形成した後に、保護膜の少なくとも変質層を酸素プラズマエッチングにより除去している。
ところで、ポリイミドからなる保護膜に開口部を形成したとき、保護膜の開口部を介して露出された接続パッドの上面にスカムと呼ばれるポリイミドの残渣が残存する場合がある。そこで、この残渣を酸素プラズマエッチングにより除去することがある。この場合、ポリイミドからなる保護膜の上面層が酸素プラズマの影響を受けて変質し、変質層(以下、この変質層を変質層Aという)が形成される。
そして、次に、絶縁膜および保護膜の開口部を介して露出された接続パッドの上面に形成された自然酸化膜を除去するため、アルゴンイオンエッチングを行なうと、このエッチングがイオンガン方式であれば、保護膜上の変質層Aがさらに変質して別の変質層(以下、この変質層を変質層Bという)が形成される。しかしながら、変質層Bは、後で説明するが、チタンなどからなる第1の下地金属層との密着力が低く、その界面で剥離が生じやすくなってしまうという問題がある。
そこで、この発明は、保護膜の上面側に形成された変質層の下地金属層に対する密着力を向上させることができる半導体装置製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する樹脂からなる保護膜を形成する工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面に残存された前記保護膜の残渣を酸素プラズマアッシングにより除去し、当該酸素プラズマアッシングにより前記保護膜の上面層が変質された変質層Aが形成される工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面に形成された酸化膜を、不活性ガスを用いたプラズマエッチングにより除去し、当該プラズマエッチングにより前記変質層Aが変質され、当該変質層よりも表面粗さが粗く、かつ、網目構造を有する変質層Cが形成される工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面および前記変質層Cの上面に金属層をパターン形成する工程と、
前記金属層下以外の領域における前記変質層Cを酸素プラズマアッシングにより除去する工程と、
を有することを特徴とするものである。
この発明によれば、保護膜の上面側に変質層Bとは異なる変質層を形成することによって、この保護膜の上面側に形成された変質層の下地金属層に対する密着力を向上させることができる。
この発明の一実施形態としての半導体装置の断面図。 図1に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 (A)〜(D)はそれぞれ保護膜、変質層A、変質層Cおよび変質層Bの各上面のSEM写真を示す図。 シェア強度試験に用いた本発明品の斜視図。
図1はこの発明の一実施形態としての半導体装置の断面図を示す。この半導体装置は、一般的にはCSP(chip size package)と呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウムやアルミニウム合金などのアルミニウム系金属からなる複数の接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン、窒化シリコン、テオスなどからなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミドやポリベンゾオキサイド(PBO)などからなる保護膜5が設けられている。この場合、保護膜5の上面側において後述する第1の下地金属層7下には、後で説明するように、変質層(以下、この変質層を変質層Cという)がパターン形成されている。また、絶縁膜3の開口部4に対応する部分における変質層Cを含む保護膜5には、絶縁膜3の開口部4よりもやや大きめの開口部6が設けられている。
絶縁膜3および変質層Cを含む保護膜5の開口部4、6内および変質層Cの上面全体にはチタンやクロムなどからなる第1の下地金属層7が設けられている。第1の下地金属層7の上面全体には銅からなる第2の下地金属層8が設けられている。第2の下地金属層8の上面全体には銅からなる配線9が設けられている。第1、第2の下地金属層7、8を含む配線9の一端部は、絶縁膜3および変質層Cを含む保護膜5の開口部4、6を介して接続パッド2に接続されている。
配線9の接続パッド部上面には銅からなる柱状電極10が設けられている。配線9を含む保護膜5の上面にはエポキシ系樹脂やフェノール系樹脂などからなる封止膜11がその上面が柱状電極10の上面と面一となるように設けられている。柱状電極10の上面には半田ボール12が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン1(半導体基板)上にアルミニウム系金属からなる複数の接続パッド2および酸化シリコンなどからなる絶縁膜3が設けられ、接続パッド2の中央部が絶縁膜3に形成された開口部4を介して露出されたものを用意する。この場合、ウエハ状態のシリコン基板1には、各半導体装置が形成される領域に所定の機能の集積回路(図示せず)が形成され、接続パッド2は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図3に示すように、絶縁膜3の開口部4を介して露出された接続パッド2の上面を含む絶縁膜3の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミドやPBOなどからなる保護膜5を形成する。次に、フォトリソグラフィ法により、絶縁膜3の開口部3に対応する部分における保護膜5に、絶縁膜3の開口部4よりもやや大きめの開口部6を形成する。
ここで、ポリイミドやPBOなどの樹脂からなる保護膜5に開口部6を形成したとき、保護膜5の開口部6を介して露出された接続パッド2の上面にスカムと呼ばれるポリイミドやPBOなどの樹脂からなる残渣(図示せず)が残存する場合がある。そこで、次に、この残渣を酸素プラズマアッシングにより除去する。この場合、図4に示すように、保護膜5の上面層が酸素プラズマの影響を受けて変質し、変質層Aが形成される。
次に、絶縁膜3および変質層Aを含む保護膜5の開口部4、6を介して露出されたアルミニウム系金属からなる接続パッド2の上面に形成された自然酸化膜(図示せず)をアルゴンガスなどの不活性ガスを用いたプラズマエッチングにより除去する。このようなプラズマエッチングにより、変質層Aがさらに変質して変質層Cが形成される。不活性ガスを用いたプラズマエッチングの方式としては、1周波励起または2周波励起の反応性イオンエッチング(RIE)、ヘリコン波励起型反応性高密度プラズマ、2周波励起の誘導結合型プラズマ(ICP、inductively coupled plasma)、ISM(inductively super magneron)などがあり、特に、2周波励起のICP、ISMを用いたプラズマエッチングが好ましい。
ここで、図3に示す保護膜5の上面のSEM(走査型電子顕微鏡)写真である図12(A)を見ると、上面がほぼ平坦であり、変質層は形成されていない。次に、変質層Aの上面のSEM写真である図12(B)を見ると、上面が10〜100nmの凸凹構造となっており、変質層Aが形成されている。次に、変質層Cの上面のSEM写真である図12(C)を見ると、変質層Aよりも表面粗さが粗い網目構造となっており、変質層Cが形成されている。
この場合、変質層Cの網目の直径は10〜500nm、網の太さは10〜200nm、層厚は10〜1000nmである。また、保護膜5の材料であるポリイミドあるいはPBOの構成元素が炭素、酸素、窒素、水素であるので、変質層Cの構成元素は炭素、酸素、窒素、水素、不活性ガスとなる。この場合、変質層Cに含まれる不活性ガスは、不活性ガスとしてアルゴンガスを用いたプラズマエッチング処理ではアルゴンガスである。なお、変質層Aの構成元素は、保護膜5と同じで、炭素、酸素、窒素、水素である。
ところで、接続パッド2の上面の自然酸化膜を除去するために、アルゴンガスを用いたプラズマエッチングの代わりに、イオンガン方式によるアルゴンイオンエッチングを行なった場合には、保護膜5の上面側に、変質層Cではなく、変質層Bが形成される。そして、変質層Bの上面のSEM写真である図12(D)を見ると、図12(B)に示す変質層Aで見られた凸凹が減少して、図12(A)に示す保護膜5の上面に近い状態となっている。
次に、図5に示すように、絶縁膜3および変質層Cを含む保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む変質層Cの上面全体に、スパッタ法などにより、チタンやクロムなどからなる第1の下地金属層7および銅からなる第2の下地金属層8を連続して成膜する。この場合、第1の下地金属層7は変質層Cの上面に成膜されるため、後で説明するように、その界面の密着力は高い。なお、下地金属層は、接着機能とバリア機能を有するものであれば1層とすることもできる。
次に、第2の下地金属層8の上面にメッキレジスト膜21をパターン形成する。この場合、配線9形成領域に対応する部分におけるメッキレジスト膜21には開口部22が形成されている。次に、第1、第2の下地金属層7、8をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜21の開口部22内の第2の下地金属層8の上面に配線9を形成する。次に、メッキレジスト膜21を剥離する。なお、下地金属層を厚く形成することにより下地金属層のみからなる配線とすることも可能である。
次に、図6に示すように、配線9を含む第2の下地金属層8の上面にメッキレジスト膜23をパターン形成する。この場合、柱状電極10形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、第1、第2の下地金属層7、8をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜23の開口部24内の配線9の接続パッド部上面に柱状電極10を形成する。
次に、メッキレジスト膜23を剥離し、次いで、配線9をマスクとして第1、第2の下地金属層7、8の不要な部分をエッチングして除去すると、図7に示すように、配線9下にのみ第1、第2の下地金属層7、8が残存される。
この状態では、第1の下地金属層7下以外の領域における保護膜5の上面にも変質層Cが形成されている。変質層Cは導電性を有するため、このままでは、配線9間でショートが生じてしまう。そこで、次に、第1の下地金属層7下以外の領域における変質層Cを酸素プラズマアッシングにより除去すると、図8に示すように、第1の下地金属層7下にのみ変質層Cが残存される。
この場合の酸素プラズマアッシングとしては、ICP(Inductively Coupled Plasma)タイプのプラズマアッシング装置を用い、ウエハ1枚に対して、酸素量200〜500sccm、プラズマパワー500〜1000W、圧力20〜133Pa、ステージ温度40〜80℃、処理時間10〜60secの条件で行なった。
すると、オーバーアッシングとなり、第1の下地金属層7下以外の領域における保護膜の上面側の一部も除去され、第1の下地金属層7下以外の領域における変質層Cが完全に除去された。この場合、第1の下地金属層7下以外の領域における保護膜5の上面層が酸素プラズマの影響を受けて変質し、変質層Aが形成されるが、別に支障はない。
次に、図9に示すように、柱状電極10および配線9を含む保護膜5の上面全体に、スクリーン印刷法やスピンコート法などにより、エポキシ系樹脂などからなる封止膜11をその厚さが柱状電極10の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極10の上面は封止膜11によって覆われている。
次に、封止膜11および柱状電極10の上面側を適宜に研磨し、図10に示すように、柱状電極10の上面を露出させ、且つ、この露出された柱状電極10の上面を含む封止膜11の上面を平坦化する。次に、図11に示すように、柱状電極10の上面に半田ボール11を形成する。次に、ダイシング工程を経ると、図1に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、ポリイミドやPBOなどからなる保護膜5の上面側に、変質層Bではなく、網目構造の変質層Cを形成しているので、この網目構造の変質層Cのチタンやクロムなどからなる第1の下地金属層7に対する密着力を、次に説明するように、向上させることができる。
次に、上記製造方法により製造された半導体装置のプレッシャークッカーテスト(PCT)によるシェア強度試験について説明する。この場合、図13に示す本発明品を用意した。この本発明品は、シリコン基板1の上面にポリイミドからなる保護膜5が形成され、保護膜5の上面に変質層Cが形成され、変質層Cの上面に平面円形状のチタンからなる第1の下地金属層7、銅からなる第2の下地金属層8および銅からなる柱状電極10が形成された構造となっている。また、比較のために、図13に示す本発明品と同じ構造であるが、保護膜5の上面に変質層Bが形成された比較品を用意した。
そして、本発明品および比較品について、シリコン基板1を固定した状態で、柱状電極10の側面にシェア測定治具(図示せず)を押し付けて、第1の下地金属層7が変質層C(B)から剥離したときの強度(g)を求めた。この場合、本発明品および比較品共に、環境試験投入前のシェア強度を1とし、PCTの飽和(温度121℃、湿度100%Rh、2気圧)に500時間放置した後でのシェア強度を求めた。
すると、比較品の場合には、環境試験投入前のシェア強度を1としたとき、PCTの飽和に500時間放置した後でのシェア強度は0.1まで低下した。これに対し、本発明品の場合には、環境試験投入前のシェア強度を1としたとき、PCTの飽和に500時間放置した後でのシェア強度は0.68まで低下したが、比較品の6.8倍であり、界面密着力が向上したと言える。
なお、この発明は、CSPと呼ばれる半導体装置に限らず、例えば、上記従来例の如く、半導体基板上に複数の接続パッド、絶縁膜、保護膜が設けられ、接続パッドが絶縁膜および保護膜に設けられた開口部を介して露出され、この露出された接続パッドの上面およびその近傍の保護膜の上面に第1、第2の下地金属層およびバンプ電極が設けられたものにも適用することができる。
1 シリコン基板
2 接続パッド
3 絶縁膜
4 開口部
5 保護膜
6 開口部
7 第1の下地金属層
8 第2の下地金属層
9 配線
10 柱状電極
11 封止膜
12 半田ボール
A 変質層A
B 変質層B
C 変質層C

Claims (5)

  1. 上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する樹脂からなる保護膜を形成する工程と、
    前記保護膜の開口部を介して露出された前記接続パッドの上面に残存された前記保護膜の残渣を酸素プラズマアッシングにより除去し、当該酸素プラズマアッシングにより前記保護膜の上面層が変質された変質層Aが形成される工程と、
    前記保護膜の開口部を介して露出された前記接続パッドの上面に形成された酸化膜を、不活性ガスを用いたプラズマエッチングにより除去し、当該プラズマエッチングにより前記変質層Aが変質され、当該変質層よりも表面粗さが粗く、かつ、網目構造を有する変質層Cが形成される工程と、
    前記保護膜の開口部を介して露出された前記接続パッドの上面および前記変質層Cの上面に金属層をパターン形成する工程と、
    前記金属層下以外の領域における前記変質層Cを酸素プラズマアッシングにより除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の発明において、前記変質層Cを除去する工程は前記金属層下以外の領域における前記保護膜の上面側の一部を含んで除去することを特徴とする半導体装置の製造方法。
  3. 請求項に記載の発明において、前記変質層の網目構造は、網目の直径が10〜500nm、網の太さが10〜200nm、層厚が10〜1000nmであることを特徴とする半導体装置の製造方法。
  4. 請求項1に記載の発明において、前記保護膜は炭素、酸素、窒素、水素を含む樹脂によって形成することを特徴とする半導体装置の製造方法。
  5. 請求項に記載の発明において、前記不活性ガスはアルゴンガスであり、前記変質層Cは炭素、酸素、窒素、水素、アルゴンを含むものからなることを特徴とする半導体装置の製造方法。
JP2011092610A 2005-02-25 2011-04-19 半導体装置の製造方法 Active JP5170915B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011092610A JP5170915B2 (ja) 2005-02-25 2011-04-19 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005050342 2005-02-25
JP2005050342 2005-02-25
JP2011092610A JP5170915B2 (ja) 2005-02-25 2011-04-19 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005275631A Division JP2006270031A (ja) 2005-02-25 2005-09-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011187969A JP2011187969A (ja) 2011-09-22
JP5170915B2 true JP5170915B2 (ja) 2013-03-27

Family

ID=44793798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011092610A Active JP5170915B2 (ja) 2005-02-25 2011-04-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5170915B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432550B1 (ko) * 2015-10-15 2022-08-16 주성엔지니어링(주) 태양전지의 제조 방법 및 제조 시스템
JP2017208417A (ja) * 2016-05-17 2017-11-24 住友ベークライト株式会社 中空構造体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559741A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Preparation of semiconductor device
JP2698827B2 (ja) * 1993-11-05 1998-01-19 カシオ計算機株式会社 バンプ電極を備えた半導体装置の製造方法
JP4130706B2 (ja) * 1998-02-23 2008-08-06 ソニー株式会社 バンプ製造方法および半導体装置の製造方法
JPH11274374A (ja) * 1998-03-20 1999-10-08 Citizen Watch Co Ltd 半導体パッケージ及びその製造方法
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP4297652B2 (ja) * 2002-07-03 2009-07-15 新光電気工業株式会社 半導体装置の製造方法
JP4285079B2 (ja) * 2003-05-22 2009-06-24 カシオ計算機株式会社 半導体装置の製造方法
JP2005039017A (ja) * 2003-07-18 2005-02-10 Hitachi Ltd 半導体装置の製造方法および配線基板の製造方法
JP2006222232A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2011187969A (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
US8723322B2 (en) Method of metal sputtering for integrated circuit metal routing
US6605524B1 (en) Bumping process to increase bump height and to create a more robust bump structure
US6426281B1 (en) Method to form bump in bumping technology
US7465653B2 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
JP5118300B2 (ja) 半導体装置及びその製造方法
JP5582811B2 (ja) 半導体装置及びその製造方法
US20030102551A1 (en) Semiconductor device and method for manufacturing
US20060175686A1 (en) Semiconductor device and fabrication method thereof
US8749065B2 (en) Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JP4765947B2 (ja) 半導体装置およびその製造方法
US8309373B2 (en) Method of manufacturing semiconductor device
US6821877B1 (en) Method of fabricating metal interconnection of semiconductor device
JP2006270031A (ja) 半導体装置およびその製造方法
JP5170915B2 (ja) 半導体装置の製造方法
JP2008218494A (ja) 半導体装置およびその製造方法
US20070085224A1 (en) Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor
JP2016066820A (ja) 半導体装置
JP4686962B2 (ja) 半導体装置の製造方法
CN111739813A (zh) 芯片封装方法与芯片封装结构
JP2014197711A (ja) 半導体装置
JP2013207067A (ja) 半導体装置、及びその製造方法
JP2007258354A (ja) 半導体装置の製造方法
JP3721687B2 (ja) 半導体装置の製造方法
JP2007035875A (ja) 半導体装置およびその製造方法
JP2009060002A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121224

R150 Certificate of patent or registration of utility model

Ref document number: 5170915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250