JP4285079B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4285079B2 JP4285079B2 JP2003144638A JP2003144638A JP4285079B2 JP 4285079 B2 JP4285079 B2 JP 4285079B2 JP 2003144638 A JP2003144638 A JP 2003144638A JP 2003144638 A JP2003144638 A JP 2003144638A JP 4285079 B2 JP4285079 B2 JP 4285079B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing film
- manufacturing
- semiconductor device
- groove
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
この発明は半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置には、半導体基板上に形成された柱状電極を含む半導体基板上に熱硬化性樹脂からなる絶縁膜が形成されたものがある（例えば、特許文献１参照）。この場合、半導体ウエハに光硬化性樹脂を塗布し、柱状電極形成部以外の部分に紫外線を照射して、光を受けなかった部分を溶出することにより開口を開け、金属膜を形成した上、各開口部内に電解メッキ法により柱状電極を形成し、この後、半導体ウエハをダイシングして得られるものであるが、この方法は半導体ウエハの状態で柱状電極間に被着した樹脂をそのままダイシングによって得られる個々の半導体装置の封止材とするため、ウエハレベルパッケージとも言われ、生産性を向上する実装方法として知られている。しかして、上述の方法において、柱状電極間に充填した光硬化性樹脂を硬化して、そのまま、封止材とする方法では、ダイシング時に金属膜を切断可能なように柱状電極形成前にパターニングしておく必要があり、電解メッキ法により形成される柱状電極の高さや形状が不均一になってしまう。このため、柱状電極を形成した後、光硬化性樹脂を剥離し、半導体ウエハ上の柱状電極間に熱硬化性樹脂を充填し、しかる後、半導体ウエハをダインシングするような方法もある。
【０００３】
【特許文献１】
特開平１−１７３７３３号公報（図１、図２）
【０００４】
【発明が解決しようとする課題】
ウエハレベルパッケージ実装における従来の方法では、ダイシング前に、半導体ウエハ上全面に各柱状電極間に充填される熱硬化性樹脂を被着し、加熱によりこれを硬化して封止材とする方法であるために、加熱に伴う熱硬化性樹脂の収縮や熱硬化性樹脂と半導体ウエハとの熱膨張係数差に起因して、半導体ウエハに反りが発生し、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来すという問題があった。
そこで、この発明は、半導体ウエハの反りを低減することができる半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、ウエハ状態の半導体基板上に形成された柱状電極を含む前記半導体基板上に樹脂からなる封止膜を形成した後、前記封止膜に、少なくとも縦方向中心部と横方向中心部に対応するダイシングライン全長を含むように溝を形成し、研磨を行なった後に、前記柱状電極の上面に半田ボールを形成し、その後ダイシングすることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記溝は、前記封止膜を形成した後に形成することを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記溝は、前記封止膜下で前記半導体基板上に形成された絶縁膜の少なくとも上面側まで形成することを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記溝は、前記半導体基板の上面側まで形成することを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記溝は、ダイシングラインのすべてに沿って形成することを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記柱状電極は、前記半導体基板上に形成された再配線の接続パッド部上に形成されていることを特徴とするものである。
そして、この発明によれば、封止膜を形成した後からダイシングを行なう前に、封止膜に、少なくともダイシングラインの一部に沿う溝を形成しているので、溝によって分断された封止膜によるウエハ状態の半導体基板に対する位置規制力が緩和され、したがってウエハ状態の半導体基板の反りを低減することができる。
【０００６】
【発明の実施の形態】
図１はこの発明の一実施形態としての製造方法により製造された半導体装置の断面図を示す。この半導体装置はシリコン基板１を備えている。シリコン基板１の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属などからなる複数の接続パッド２が集積回路に接続されて設けられている。
【０００７】
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコンや窒化シリコンなどからなる絶縁膜３およびポリイミドなどからなる保護膜４が設けられている。接続パッド２の中央部は、絶縁膜３および保護膜４に設けられた開口部５を介して露出されている。
【０００８】
開口部５を介して露出された接続パッド２の上面から保護膜４の上面の所定の箇所にかけて下地金属層６が設けられている。下地金属層６の上面には銅からなる再配線７が設けられている。再配線７の接続パッド部上面には銅からなる柱状電極８が設けられている。
【０００９】
再配線７を含む保護膜４の上面にはエポキシ系樹脂などの熱硬化性樹脂からなる封止膜９がその上面が柱状電極８の上面と面一となるように設けられている。したがって、柱状電極８の上面は露出されている。この露出された柱状電極８の上面には半田ボール１０が設けられている。保護膜４は、厚さが１〜１０μｍ、下地金属層６は、厚さが０．１〜０．５μｍ、再配線７は、厚さが１〜２０μｍ、封止膜９は、厚さが１００〜１００μｍとされるものである。
【００１０】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）１の上面にアルミニウム系金属などからなる接続パッド２が形成され、その上面の接続パッド２の中央部を除く領域に酸化シリコンなどからなる絶縁膜３およびポリイミドなどからなる保護膜４が形成され、接続パッド２の中央部が絶縁膜３および保護膜４に形成された開口部５を介して露出されたものを用意する。
【００１１】
次に、図３に示すように、開口部５を介して露出された接続パッド２の上面を含む保護膜４の上面に下地金属層６を形成する。この場合、下地金属層６は、詳細には図示していないが、スパッタにより形成されたチタン層上にスパッタにより銅層を形成したものである。なお、下地金属層６は、無電解メッキにより形成された銅層のみであってもよい。
【００１２】
次に、下地金属層６の上面に第１のメッキレジスト膜１１をパターン形成する。この場合、再配線７形成領域に対応する領域における第１のメッキレジスト膜１１には開口部１２が形成されている。次に、下地金属層６をメッキ電流路として銅の電解メッキを行うことにより、第１のメッキレジスト膜１１の開口部１２内における下地金属層６の上面に再配線７を形成する。次に、第１のメッキレジスト膜１１を剥離する。
【００１３】
次に、図４に示すように、再配線７を含む下地金属層６の上面に第２のメッキレジスト膜１３をパターン形成する。この場合、再配線７の接続パッド部に対応する領域における第２のメッキレジスト膜１３には開口部１４が形成されている。次に、下地金属層６をメッキ電流路として銅の電解メッキを行うことにより、第２のメッキレジスト膜１３の開口部１４内における再配線７の接続パッド部上面に柱状電極８を形成する。次に、第２のメッキレジスト膜１３を剥離する。
【００１４】
次に、再配線７をマスクとして下地金属層６の不要な部分をエッチングして除去すると、図５に示すように、再配線７下にのみ下地金属層６が残存される。次に、図６に示すように、柱状電極８および再配線７を含む保護膜４の上面にエポキシ系樹脂などの熱硬化性樹脂からなる封止膜９をその厚さが柱状電極８の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極８の上面は封止膜９によって覆われている。次に、封止膜９を熱処理により硬化させる。
【００１５】
次に、図７に示すように、少なくともダイシングラインの一部に沿って封止膜９の厚さ方向全体にダイシングブレード（図示せず）を用いて溝１５を形成する。この場合、溝１５は、ウエハ状態のシリコン基板１の縦方向ほぼ中心部と横方向ほぼ中心部とに十字形状に形成するようにしてもよく、また、ウエハ状態のシリコン基板１のダイシングラインのすべてに沿って形成するようにしてもよい。
【００１６】
このように、少なくともダイシングラインの一部に沿って封止膜９の厚さ方向全体に溝１５を形成しているので、溝１５によって分断された封止膜９によるウエハ状態のシリコン基板１に対する位置規制力が緩和され、したがってウエハ状態のシリコン基板１の反りを低減することができる。
【００１７】
ちなみに、ウエハ状態のシリコン基板１が８型でその直径が約２０．３２ｍｍであり、封止膜９の厚さが１００μｍ程度の場合、溝１５を全く形成しない状態では、ウエハ状態のシリコン基板１の反りは１ｍｍ前後であった。これに対し、溝１５を、ウエハ状態のシリコン基板１の縦方向ほぼ中心部と横方向ほぼ中心部とに十字形状に形成した場合には、ウエハ状態のシリコン基板１の反りは０．６ｍｍであった。また、溝１５を、ウエハ状態のシリコン基板１のダイシングラインのすべてに沿って形成した場合には、ウエハ状態のシリコン基板１の反りは０．１ｍｍであった。
【００１８】
したがって、少なくともダイシングラインの一部に沿って封止膜９の厚さ方向全体に溝１５を形成すると、ウエハ状態のシリコン基板１の反りを０．１〜０．６ｍｍと低減することができる。この結果、エポキシ系樹脂などの熱硬化性樹脂からなる封止膜９を硬化させても、この硬化に伴う封止膜９の収縮や封止膜９とシリコン基板１との熱膨張係数差に起因して発生する、ウエハ状態のシリコン基板１の反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。なお、溝１５の深さは、封止膜９の厚さ全体に達するようにすることが望ましいが、加工精度の維持に要する能率の低下を考慮した場合、例えば、封止膜９の最下面から２０μｍ以下の位置に達する程度の、ほぼ封止膜９の厚さ全体に達するようにしたものであれば十分な効果が得られるものである。
【００１９】
次に、封止膜９および柱状電極８の上面側を適宜に研磨して除去することにより、図８に示すように、柱状電極８の上面を露出させるとともに、この露出された柱状電極８の上面を封止膜９の上面と面一とする。次に、図９に示すように、柱状電極８の上面に半田ボール１０を形成する。次に、図１０に示すように、ダイシング工程を経ると、図１に示す半導体装置が複数個得られる。
【００２１】
また、溝１５は、封止膜９のみに形成される深さに限らず、封止膜９下の保護膜（絶縁膜）４の上面側または厚さ方向全体まで達する深さに形成するようにしてもよく、また、絶縁膜３の上面側または厚さ方向全体まで達する深さに形成するようにしてもよく、さらに、シリコン基板１の上面側まで達する深さに形成するようにしてもよい。このようにした場合には、溝１５の底面は封止膜９下であればどこでもよいので、溝１５を形成する際のダイシングブレードの高さ位置の制御がより一層容易となる。
【００２２】
【発明の効果】
以上説明したように、この発明によれば、封止膜を形成した後からダイシングを行なう前に、封止膜に、少なくともダイシングラインの一部に沿う溝を形成しているので、溝によって分断された封止膜によるウエハ状態の半導体基板に対する位置規制力が緩和され、したがってウエハ状態の半導体基板の反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【符号の説明】
１ シリコン基板
２ 接続パッド
３ 絶縁膜
４ 保護膜
５ 開口部
６ 下地金属層
７ 再配線
８ 柱状電極
９ 封止膜
１０ 半田ボール
１５ 溝
Claims (6)
- ウエハ状態の半導体基板上に形成された柱状電極を含む前記半導体基板上に樹脂からなる封止膜を形成し、次いで少なくとも前記封止膜の上面側を研磨して前記柱状電極の上面を露出させ、次いでダイシングを行なって個々の半導体装置に分割する半導体装置の製造方法において、前記封止膜を形成した後、前記封止膜に、少なくとも縦方向中心部と横方向中心部に対応するダイシングライン全長を含むように溝を形成し、研磨を行なった後に、前記柱状電極の上面に半田ボールを形成し、その後ダイシングすることを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記溝は、前記封止膜を形成した後に形成することを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記溝は、前記封止膜下で前記半導体基板上に形成された絶縁膜の少なくとも上面側まで形成することを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記溝は、前記半導体基板の上面側まで形成することを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記溝は、ダイシングラインのすべてに沿って形成することを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記柱状電極は、前記半導体基板上に形成された再配線の接続パッド部上に形成されていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003144638A JP4285079B2 (ja) | 2003-05-22 | 2003-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003144638A JP4285079B2 (ja) | 2003-05-22 | 2003-05-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004349461A JP2004349461A (ja) | 2004-12-09 |
| JP4285079B2 true JP4285079B2 (ja) | 2009-06-24 |
Family
ID=33532043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003144638A Expired - Fee Related JP4285079B2 (ja) | 2003-05-22 | 2003-05-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4285079B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5170915B2 (ja) * | 2005-02-25 | 2013-03-27 | 株式会社テラミクロス | 半導体装置の製造方法 |
| JP2006270031A (ja) * | 2005-02-25 | 2006-10-05 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2007173325A (ja) * | 2005-12-19 | 2007-07-05 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
| JP4193897B2 (ja) | 2006-05-19 | 2008-12-10 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| US8587124B2 (en) | 2007-09-21 | 2013-11-19 | Teramikros, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
| JP4596001B2 (ja) | 2007-12-12 | 2010-12-08 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| US7952187B2 (en) * | 2008-03-31 | 2011-05-31 | General Electric Company | System and method of forming a wafer scale package |
| JP4666028B2 (ja) | 2008-03-31 | 2011-04-06 | カシオ計算機株式会社 | 半導体装置 |
| JP2014165200A (ja) * | 2013-02-21 | 2014-09-08 | Shin Etsu Chem Co Ltd | 半導体チップの製造方法 |
| JP6066854B2 (ja) * | 2013-07-30 | 2017-01-25 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2015079929A (ja) | 2013-09-11 | 2015-04-23 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
| JP6200765B2 (ja) * | 2013-10-24 | 2017-09-20 | 株式会社ディスコ | パッケージ基板の加工方法 |
| JP2019091945A (ja) * | 2019-03-08 | 2019-06-13 | 三星ダイヤモンド工業株式会社 | 半田ボール付き半導体チップの製造装置及び作製方法 |
-
2003
- 2003-05-22 JP JP2003144638A patent/JP4285079B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004349461A (ja) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI358803B (en) | Structure and process for wl-csp with metal cover | |
| JP4809957B2 (ja) | 半導体装置の製造方法 | |
| TW554453B (en) | Semiconductor device and method of manufacturing the same | |
| TWI539508B (zh) | 半導體裝置之製造方法及電子裝置之製造方法 | |
| JP4285079B2 (ja) | 半導体装置の製造方法 | |
| TWI796522B (zh) | 半導體器件封裝方法及半導體器件 | |
| TWI264782B (en) | Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices | |
| JP2000068401A (ja) | 半導体装置およびその製造方法 | |
| TW201413882A (zh) | 半導體裝置及成型一半導體裝置之方法 | |
| TW200414382A (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| JP2008252087A (ja) | 半導体装置パッケージ構造及びその方法 | |
| JP2001332643A (ja) | 半導体装置およびその製造方法 | |
| US9330947B2 (en) | Methods for forming package-on-package structures having buffer dams | |
| JP3617647B2 (ja) | 半導体装置及びその製造方法 | |
| JP3904496B2 (ja) | 半導体装置の製造方法 | |
| JP2004349610A (ja) | 半導体装置およびその製造方法 | |
| JP2005064473A (ja) | 半導体装置及びその製造方法 | |
| TW202036812A (zh) | 半導體裝置封裝方法及半導體裝置 | |
| JP2007317857A (ja) | 半導体装置及びその製造方法 | |
| JP2004342862A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール | |
| US20140091472A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2008288481A (ja) | 半導体装置およびその製造方法 | |
| JP2012033624A (ja) | ウエハレベルパッケージ構造およびその製造方法 | |
| JP3917121B2 (ja) | 半導体装置の製造方法 | |
| KR100891530B1 (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |