JP3917121B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3917121B2
JP3917121B2 JP2003336626A JP2003336626A JP3917121B2 JP 3917121 B2 JP3917121 B2 JP 3917121B2 JP 2003336626 A JP2003336626 A JP 2003336626A JP 2003336626 A JP2003336626 A JP 2003336626A JP 3917121 B2 JP3917121 B2 JP 3917121B2
Authority
JP
Japan
Prior art keywords
wafer
electrode
semiconductor device
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003336626A
Other languages
English (en)
Other versions
JP2004007016A (ja
Inventor
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003336626A priority Critical patent/JP3917121B2/ja
Publication of JP2004007016A publication Critical patent/JP2004007016A/ja
Application granted granted Critical
Publication of JP3917121B2 publication Critical patent/JP3917121B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本発明は、樹脂封止型半導体装置およびその製造方法、特に、ウエハ状態で封止をおこなう半導体装置とその製造方法に関するものである。
近年、携帯機器が急速に普及し、これに伴ってその中に搭載される樹脂封止型半導体装置も薄型、小型、軽量のものが要求されるようになっており、これらに対応するために数多くのものが提案されている。そのような技術として、半導体チップと同等のサイズに形成されたチップ・サイズ・パッケージ(以下CSPという)が開発されている。CSP形成方法の一例としては、まず、ウエハ状態で個々の素子領域の電極パッド上に突起電極を形成する。次に、この突起電極が形成されたウエハ全面上を樹脂で封止し、樹脂が硬化後、この樹脂を突起電極が露出するまで研磨する。その後、個々のチップに分割するという工程で形成する方法がある。このような技術を開示してる文献の例としては、特開平10−50772号公報に開示される技術がある。
しかしながら、従来のCSPの形成方法では、個片に分割する際に、ダイシングラインが樹脂にて覆われているため、ダイシングの位置が認識しにくいという問題点がある。
表面に複数のチップ領域が形成されているウエハの、チップ領域上に突起電極を形成し、この複数のチップ領域の境界領域に溝を形成する。その後、この溝の形成された前記ウエハの表面を樹脂で覆い、ウエハの裏面を研磨し、この裏面に溝を露出させる。次に、この露出した溝部分でウエハを個片に分割する。
本発明に係る半導体装置によれば、ウエハに溝を形成した後に、このウエハ表面を樹脂で覆い、ウエハ裏面から溝が露出するまで研磨するようにしたので、ウエハを個片に分割する際に、裏面から露出している溝を目印とすることができ、確実に個片に分割することが可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。まず、図1を用いて、本願発明により得られる半導体装置の構造を説明する。図1において、半導体チップ1上にはアルミ電極2が形成されている。このアルミ電極2は、導電層、例えば銅の配線3により、導電性の突起電極、例えば銅のポスト4と接続されている。また、このアルミ電極2は、半導体チップ1上に形成された図示しない集積回路と接続されている。このアルミ電極は、図示しない保護膜である例えば窒化膜などの素子領域を保護する保護膜に形成された開口部から露出している。配線3およびポスト4は、この保護膜上に形成されている。ポスト4の表面にはそれぞれはんだボールなどの金属電極5が形成されている。
以下、図1に示される半導体装置の製造方法について説明する。まず、図2(a)〜(d)を用いて、ウエハ10上にポスト4を形成する工程を説明する。図2(a)に示すように、電極2およびパッシベーション膜11の形成されたウエハ10上に、この電極2上に開口部12を有する、例えばポリイミドなどからなる層間膜13を形成する。次に、図2(b)に示すように、ウエハ全面上にメッキ電極14を形成する。メッキ電極としては、例えばチタン14a、銅14bを順次スパッタ形成する。このメッキ電極14上にレジスト15を形成し、レジスト15の配線3に対応する領域を除去する。図2(c)に示すようにレジストの除去された領域に厚さ5μm程度の銅からなる配線3を電解メッキにより形成する。配線3は5μm程度の幅で形成する。このレジストを除去した後に、この配線3の形成されたウエハ10全面上に、厚さ100μm程度のフィルム状のレジスト16を貼付け、再配線3と接続する位置に開口部を形成する。図2(d)に示すように、この開口部に電解メッキにより直径200〜250μm程度、厚さ100〜150μm程度の銅のポスト4を形成する。ポスト4を形成後、フィルム状のレジスト16を取り除く。
以下、図3(a)〜(d)、図4(a)〜(c)を用いて、ポスト4の形成されたウエハを樹脂封止し、個片に分割するまでの工程を説明する。図3(a)は、図2(d)における工程の後、フィルム状のレジスト16を除去したものである。この図3(a)では、図2(d)におけるパッシベーション膜11、保護膜13、メッキ電極14は図面から省略し、電極2、配線3、ポスト4のみを開示している。このようなポスト4の形成されたウエハ10を、図3(b)に示すように、各半導体素子間を例えばダイヤモンドブレードなどの刃21で削り、溝22を形成する。刃21の厚さは35μm程度のものを用い、溝22の幅を例えば35μm程度とする。この溝22の深さとしては、ウエハ10の厚さの半分より深く、好ましくはウエハ10の深さの2/3程度の深さとする。深くしすぎると、この状態で個片に分割されてしまい、また、深さが足りないと、樹脂封止時の樹脂収縮により溝部にクラックが入ってしまうおそれがある。例えば、ウエハ10の厚さが600μmとすれば、溝の深さは400μm程度とすることが好ましい。
次に、図3(c)に示すように、樹脂23にてウエハ10表面を封止する。この樹脂23は、ポスト4を50μm程度覆う厚さ、例えば、150μm程度の厚さに形成する。
ウエハ10表面を樹脂23にて封止し、この樹脂23を硬化させた後、図3(d)に示すように、研磨刃24を用いて樹脂23の表面を研磨し、ポスト4を露出させる。ポスト4上には、樹脂が50μm程度形成されており、ポスト4を完全に露出させるためには、樹脂を60〜70μm程度研磨するとよい。
その後、図4(a)に示すように、研磨刃25を用いてウエハ10の裏面を研磨する。この際に、完成デバイスのチップの厚さを200〜300μmとするために、研磨する厚さは300〜400μm程度とする。これにより溝22がウエハ10の裏面から完全に露出する。この状態で、露出しているポスト4の表面にはんだボールなどの金属電極5を形成する。
ウエハ10の裏面に露出している溝22を目印にして、ダイヤモンドブレードなどの刃26を用いてウエハ10を裏面から切断する。この刃26は、図3(b)に示される工程で用いた刃21よりも薄く、例えば25μm程度のものを用いる。これにより、図4(c)に示すような個々のチップ1の側面が樹脂で封止された半導体装置を得ることができる。
図3(c)に示される工程では、溝22内に樹脂23を充填させたが、この樹脂として、例えば粘度の高い樹脂を使用し、溝22内に樹脂が残らないようにウエハ10の表面を封止してもよい。さらに、この樹脂が硬化した後にウエハ10の裏面を研磨し、溝22を露出させると、各チップはその表面が樹脂に接している状態で個片に分割される。この場合は、溝内に樹脂が充填されないため、樹脂の収縮による樹脂封止後のウエハの反りが低減される。このように、溝22内に樹脂が充填されないように樹脂封止した後に個片に分割した場合、図5に示すようにチップ1の側面が露出している半導体装置が得られる。
また、図4(a)に示す工程で、金属電極5をポスト4上に形成せずにウエハ10を個片に分割してもよい。この場合は、図6に示すように、ポスト4の露出している表面の腐食を防止するために、ポスト4上にニッケルと金の積層膜13を無電解メッキにより形成することにより、金属電極のないタイプの半導体装置が得られる。このようなタイプの半導体装置は、実装される基板上に形成されたはんだなどの上にポスト4をあわせることにより、基板上に実装することが可能である。
また、この第1の実施形態では、図3(d)および図4(a)に示されるように、ウエハ10の表面上に形成した樹脂23を研磨してポスト4を露出させた後にウエハ10の裏面を研磨し、溝22をウエハ10の裏面から露出させたが、この順番を変えてもよい。すなわち、先にウエハ10の裏面を研磨し、溝22をウエハ10の裏面から露出させ、その後、樹脂23を研磨してポスト4を露出させてもよい。このようにすると、樹脂23を研磨する時には、既にウエハ10は個片のチップに分割された状態であるため、ウエハと樹脂との収縮応力の差によるウエハの反りを低減することが可能である。
本発明の第1の実施形態を示す図である。 本発明の第1の実施形態における製造工程を説明する図である。 本発明の第1の実施形態における製造工程を説明する図である。 本発明の第1の実施形態における製造工程を説明する図である。 本発明の第1の実施形態の変形例を示す図である。 本発明の第1の実施形態の変形例を示す図である。
符号の説明
1 半導体チップ
2 電極
3 配線
4 ポスト
5 金属電極
22 溝
23 封止樹脂
24 研磨刃
25 研磨刃
26 刃

Claims (11)

  1. 表面に複数のチップ領域を有するウエハの、前記チップ領域各々の上に突起電極を形成する工程と、
    前記複数のチップ領域の境界領域に溝を形成する工程と、
    前記溝内に樹脂が残らないように、前記ウエハの表面を樹脂で覆う工程と、
    前記樹脂と前記ウエハの裏面をそれぞれ研磨することで、研磨したウエハの表面からは前記突起電極の表面を露出させ、該裏面からは前記溝を露出させる工程と、
    前記ウエハを前記境界領域で分割する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記溝は、前記ウエハの厚さの半分よりも深く形成されることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記溝は、前記ウエハの表面から形成することを特徴とする請求項1または請求項2記載の半導体装置の製造方法。
  4. 前記ウエハを前記境界領域で分割する工程は、このウエハの裏面よりおこなうことを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
  5. 前記突起電極の表面を露出させ前記溝を露出させる工程と前記ウエハを前記境界領域で分割する工程との間に、該露出した突起電極の表面上に金属電極を設ける工程を有することを特徴とする請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
  6. 前記金属電極ははんだボールであることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記金属電極はメッキ層であることを特徴とする請求項5記載の半導体装置の製造方法。
  8. 前記突起電極を形成する工程において、
    前記複数のチップ領域には電極及び該電極と接続された配線が各々設けられており、
    前記チップ領域各々に設けられた前記配線上に前記突起電極を形成することを特徴とする請求項1〜7のいずれか1つに記載の半導体装置の製造方法。
  9. 前記配線は、銅により形成されることを特徴とする請求項8記載の半導体装置の製造方法。
  10. 前記突起電極は、銅により形成されることを特徴とする請求項1〜9のいずれか1つに記載の半導体装置の製造方法。
  11. 回路素子と、この回路素子に接続される電極と、この電極を露出して前記回路素子を覆う保護膜とからなる半導体素子がその表面に複数形成されたウエハの、前記保護膜上に一端が前記電極と接続されるメッキ配線を形成する工程と、
    前記メッキ配線の他端に突起電極を形成する工程と、
    前記複数の半導体素子間に溝を形成する工程と、
    前記溝内に樹脂が残らないように、前記突起電極を含む前記ウエハ表面を樹脂にて封止する工程と、
    前記ウエハを裏面から研磨し、前記溝を露出させる工程と、
    前記溝の露出しているウエハの前記裏面からこのウエハを切断する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2003336626A 2003-09-29 2003-09-29 半導体装置の製造方法 Expired - Fee Related JP3917121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003336626A JP3917121B2 (ja) 2003-09-29 2003-09-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003336626A JP3917121B2 (ja) 2003-09-29 2003-09-29 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP23189498A Division JP3516592B2 (ja) 1998-08-18 1998-08-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004007016A JP2004007016A (ja) 2004-01-08
JP3917121B2 true JP3917121B2 (ja) 2007-05-23

Family

ID=30439143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003336626A Expired - Fee Related JP3917121B2 (ja) 2003-09-29 2003-09-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3917121B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4507175B2 (ja) * 2004-09-09 2010-07-21 Okiセミコンダクタ株式会社 半導体装置の製造方法
JP4673167B2 (ja) * 2005-08-30 2011-04-20 Okiセミコンダクタ株式会社 半導体装置およびその製造方法
JP2009076839A (ja) * 2007-08-28 2009-04-09 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
JP4939452B2 (ja) * 2008-02-07 2012-05-23 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2004007016A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
JP3516592B2 (ja) 半導体装置およびその製造方法
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US7964446B2 (en) Semiconductor device and method of manufacturing the same
KR100575591B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US8063495B2 (en) Semiconductor device
US6852564B2 (en) Semiconductor device and method of fabricating the same
JP4497112B2 (ja) 半導体装置の製造方法
JP2008235401A (ja) 半導体装置及びその製造方法
JP2005322858A (ja) 半導体装置の製造方法
KR20200068958A (ko) 배선 구조체 및 이의 형성 방법
JP2003086762A (ja) 半導体装置及びその製造方法
JP2002025948A (ja) ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
KR20040090493A (ko) 반도체 패키지 및 그 제조 방법
JP5473959B2 (ja) 半導体装置
JP2006080284A (ja) 半導体装置および半導体装置の製造方法
JP2009176978A (ja) 半導体装置
JP2003124392A (ja) 半導体装置及びその製造方法
JP2006173548A (ja) 半導体装置および半導体装置の製造方法
JP2004103738A (ja) 半導体装置及びその製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
JP2005353837A (ja) 半導体装置及びその製造方法
JP3917121B2 (ja) 半導体装置の製造方法
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
JP2007123719A (ja) 半導体チップとその製造方法ならびに半導体装置
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070207

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees