JP4497112B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4497112B2
JP4497112B2 JP2006069189A JP2006069189A JP4497112B2 JP 4497112 B2 JP4497112 B2 JP 4497112B2 JP 2006069189 A JP2006069189 A JP 2006069189A JP 2006069189 A JP2006069189 A JP 2006069189A JP 4497112 B2 JP4497112 B2 JP 4497112B2
Authority
JP
Japan
Prior art keywords
resin layer
wafer
dicing
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006069189A
Other languages
English (en)
Other versions
JP2006352076A (ja
Inventor
博 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2006069189A priority Critical patent/JP4497112B2/ja
Publication of JP2006352076A publication Critical patent/JP2006352076A/ja
Application granted granted Critical
Publication of JP4497112B2 publication Critical patent/JP4497112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Dicing (AREA)

Description

本発明は、ウェハレベルでパッケージングを行い、最終段階で個片化する半導体装置の製造方法に関する。
近年、例えば携帯端末装置などのデバイスの多機能化や高機能化に伴い、これに使用される半導体装置は、小型で薄型、且つ高速で処理を行えるものが求められている。これに応える半導体装置として、いわゆるWL−CSP(Wafer Level Chip Size Package)と称される半導体装置が注目を集めている。このWL−CSPは、ウェハレベルで再配線の形成と電極端子の形成、並びに熱や光、物理的衝撃等から主にウェハの主面に形成されたIC(集積回路)を保護するための樹脂封止(パッケージング)までを行い、最終段階で個片化して製造される。これにより、半導体装置のパッケージ後の寸法をICチップとほぼ同等とすることができ、大幅に小型化を図ることが可能なものとされている。
しかしながら、従来のWL−CSP(半導体装置)は、最終段階でウェハの切断(ダイシング)を行い個々の半導体装置に個片化するため、個片化された半導体装置の基板(個片化されたウェハ)の主面が樹脂封止されているのに対し、基板の側面は切断面が露出された状態であった。この露出された側面は、製造過程において物理的衝撃等が負荷された場合に破損されやすいという問題があった。また、側面が露出されている場合には、基板の主面と樹脂層との間から水分が浸入し再配線や電極端子が酸化腐食される場合があった。
これに対して、個片化された段階で、基板の主面に加え、基板の側面、または側面と裏面とを樹脂で被覆して製造される半導体装置も存在する。このように基板の外面が樹脂で被覆された半導体装置は、基板の破損を防止可能に強化されるとともに、例えばダイシング時に基板に生じたチッピングなどの欠損部分を被覆できるため、欠損部分の修正作業を省略できるという利点をも有する。
一般に、図16に示すような基板1の側面1aおよび裏面1bが樹脂層2、3で被覆された半導体装置Aの製造は、図17に示すように、はじめに、主面1c側に複数のIC4が形成されたウェハ1が用意され、パッド電極5を介してIC4と電気的に接続される再配線6が形成され、さらに再配線6上に例えば銅製で柱状の電極端子(メタルポスト)7が形成される。
ついで、図18に示すように、ウェハ1の裏面1bに、弾性材のダイシングテープ8を貼り付けた樹脂板9(第2樹脂層3)を固定したのち、ウェハ1の主面1c側から、主面1cに直交する方向で1回目のダイシングを行う。この1回目のダイシングでは、ダイシング深さT1がダイシングテープ8の厚さ方向の途中までとされる。さらに、1回目のダイシングで画成されたダイシング溝10およびウェハ1の主面1c側を第1の樹脂で封止する。この第1の樹脂部分が第1樹脂層2とされ、第1樹脂層2は、ウェハ1の主面1cに形成されたメタルポスト7が埋設される程度の厚さで形成される。
さらに、図19に示すように、第1樹脂層2の表面2aを研磨し、メタルポスト7の上面7aを露出させるとともに、この露出された上面7aに電気や信号の出入り口となる突起電極(バンプ)11を取り付ける。ついで、1回目のダイシングで画成され第1の樹脂が充填されたダイシング溝10の幅方向略中央部分を第1樹脂層2の表面2a側から再度ダイシング(2回目のダイシング)する。このとき、1回目のダイシングによって画成された基板(個片化されたウェハ)1の側面(切断面)1aに、第1樹脂層2が被覆された状態で残されるように2回目のダイシングを行う。また、2回目のダイシングのダイシング深さT2は、第1樹脂層2の表面2aから若干ダイシングテープ8を切り込む程度までとされ、これにより、半導体装置Aが個片化される。
最後に、ダイシングテープ8を取り外して図16に示すような半導体装置Aの製造が完了する。この半導体装置Aは、基板1の主面1cに加えて側面1aおよび裏面1bが第1樹脂層2と樹脂板9(第2樹脂層3)とによって被覆され、耐衝撃性に優れたものとされる。
特開2001−144121号公報
しかしながら、上記の半導体装置の製造方法では、基板の側面と裏面とを被覆する第1樹脂層と第2樹脂層とが、それぞれ側面と裏面に面で固着されているため、例えばダイシング時の振動などによって剥離を生じやすいという問題があった。
また、第1樹脂層が基板の側面と主面とを被覆しているため、側面側の第1樹脂層が剥離した場合には、主面側の第1樹脂層の剥離を誘発することとなり、基板の主面に形成されたICや再配線などが損傷されてしまうという問題があった。
本発明は、上記事情を鑑み、樹脂層の剥離を招くことなく基板(個片化されたウェハ)を確実に強化する半導体装置の製造方法および半導体装置を提供することを目的とする。
上記の目的を達するために、この発明は以下の手段を提供している。
本発明の半導体装置の製造方法は、主面に複数の集積回路が形成されたウェハが用意され、パッド電極を介して前記集積回路と電気的に接続される再配線を形成するとともに、該再配線上に電極端子を形成した後に、前記ウェハをダイシングして個片化する半導体装置の製造方法において、前記ウェハの前記主面側に形成された少なくとも前記再配線と前記電極端子とを第1の樹脂で封止して第1樹脂層を形成し、該第1樹脂層を形成した段階で、前記ウェハの裏面側から前記ウェハの主面または前記第1樹脂層の途中まで1回目のダイシングを行ってダイシング溝を形成するとともに、前記ウェハの裏面に、該裏面から前記主面に向けて延び、前記裏面から前記主面に向かう方向の前記ダイシング溝の深さよりも浅い深さの断面凹状の凹状部を形成し、前記ダイシング溝と前記凹状部と前記ウェハの裏面とを第2の樹脂で連続的に封止して第2樹脂層を形成し、前記1回目のダイシングによって画成された側面を被覆する前記第2樹脂層を残しつつ、2回目のダイシングを行い個片化することを特徴とする。
また、本発明の半導体装置の製造方法は、主面に複数の集積回路が形成されたウェハが用意され、パッド電極を介して前記集積回路と電気的に接続される再配線を形成するとともに、該再配線上に電極端子を形成した後に、前記ウェハの前記主面側に形成された少なくとも前記再配線と前記電極端子とを第1の樹脂により埋設状態で封止して、該第1の樹脂を前記電極端子が露出されるように研磨しつつ前記第1樹脂層を形成し、露出した前記電極端子に半導体装置を外部と電気的に接続するための突起電極を搭載し、前記ウェハをダイシングして個片化する半導体装置の製造方法において、前記再配線と前記電極端子とを前記第1の樹脂で封止する段階、もしくは前記第1樹脂層を形成する段階、もしくは前記電極端子に前記突起電極を搭載する段階のいずれかの段階の前に、前記ウェハの裏面側から前記ウェハの主面または前記第1樹脂層の途中まで1回目のダイシングを行ってダイシング溝を形成するとともに、前記ウェハの裏面に、該裏面から前記主面に向けて延び、前記裏面から前記主面に向かう方向の前記ダイシング溝の深さよりも浅い深さの断面凹状の凹状部を形成し、前記ダイシング溝と前記凹状部と前記ウェハの裏面とを第2の樹脂で連続的に封止して第2樹脂層を形成し、前記1回目のダイシングによって画成された側面を被覆する前記第2樹脂層を残しつつ、2回目のダイシングを行い個片化することを特徴とする。
また、本発明の半導体装置の製造方法において、前記1回目のダイシングは、前記ダイシング溝が前記ウェハの裏面に対向する平面視で直線状に延設されるように行なわれ、前記ダイシング溝の延設方向に交差する方向から前記第2の樹脂を印刷して前記第2樹脂層を形成することが望ましい。
さらに、本発明の半導体装置の製造方法では、前記ダイシング溝の前記延設方向に対して15°から75°の角度で交差する方向から前記第2の樹脂を印刷することがより望ましい。
さらに、本発明の半導体装置の製造方法では、前記ウェハの裏面を封止した前記第2樹脂層を、前記ウェハの裏面を封止した状態で残しつつ研磨してもよい。
また、本発明の半導体装置の製造方法では、前記第2樹脂層を形成した後、金属層を接着し、その後個片化することが望ましい。
本発明の半導体装置は、主面に集積回路を備える基板と、パッド電極を介して前記集積回路と電気的に接続される再配線と、該再配線上に形成された電極端子と、厚さが前記基板の主面から前記電極端子の上面までとされ前記基板の主面側を封止する第1樹脂層と、該第1樹脂層の上面に露出された前記電極端子の上面に搭載される突起電極とを備える半導体装置において、前記基板の裏面には、該裏面から前記主面に向けて延びる断面凹状の凹状部が形成されており、該凹状部に充填されつつ、前記基板の裏面と、該裏面に交差する側面とを連続的に被覆する第2樹脂層が形成されていることを特徴とする。
また、本発明の半導体装置においては、前記第2樹脂層上に放熱板が配置されることが望ましい。
本発明の半導体装置の製造方法によれば、ウェハの裏面に凹状部が形成され、第2樹脂層がこの凹状部に充填されつつウェハの裏面と1回目のダイシングによって画成された側面とを一体的に被覆するように形成されることで、凹状部によって第2樹脂層と裏面との接着面積が大きく確保されるとともに、凹状部とこれに充填された樹脂部分とが係合され第2樹脂層の変位に対する抵抗が大きくなるため、第2樹脂層の剥離を防止することができる。
また、万一第2樹脂層が剥離された場合においても、第2樹脂層と第1樹脂層とが連続的に形成されていないため、第1樹脂層の剥離が誘発されることを防止できる。よって、ICや再配線などが損傷されることを防止できる。
さらに、本発明の半導体装置の製造方法においては、第2の樹脂をダイシング溝の延設方向に交差する方向から印刷することによって、ダイシング溝や凹状部に第2の樹脂が充填される際に、第2の樹脂の流動抵抗を小さく抑えることができ、且つ押出し流れ状態で充填することができるため、ダイシング溝や凹状部内に充填された第2の樹脂内に空気が包含されることを防止できる。よって、ダイシング溝や凹状部内に密実な状態で第2の樹脂を充填することができ、第2樹脂層の接着性を確実なものとすることができるため、半導体装置の強化を確実なものとすることが可能となる。また、ダイシング溝の延設方向に対して15°から75°の角度となる方向から第2の樹脂を印刷することによって、上記の効果をさらに確実なものとすることができる。
また、本発明の半導体装置の製造方法においては、第2樹脂層のウェハの裏面側の一部を研磨することによって、第1樹脂層と第2樹脂層とで強化しつつ半導体装置の薄型化を図ることが可能となる。
さらに、本発明の半導体装置の製造方法においては、第2樹脂層を形成した後に、金属層を接着し、その後個片化することによって、放熱性に優れた半導体装置を製造することができる。
また、本発明の半導体装置によれば、第2樹脂層が凹状部に充填されつつ基板の裏面と側面とを一体的に被覆するように形成されていることで、凹状部によって第2樹脂層と基板との接着面積が大きく確保され、且つ凹状部によって第2樹脂層の変位に対する抵抗が大きくなり、第2樹脂層の剥離を防止できる。また、万一第2樹脂層が剥離した場合においても、基板側面を被覆する第2樹脂層と基板の主面を被覆する第1樹脂層とが連続的に形成されていないため、第1樹脂層の剥離が誘発されることを防止でき、ICや再配線などが損傷されることを防止できる。よって、耐衝撃性に優れ、信頼性の高い半導体装置を提供することが可能となる。
さらに、本発明の半導体装置においては、第2樹脂層上、すなわち第2樹脂層の裏面に放熱板が配置されていることによって、放熱性を向上させることができ、より信頼性の高い半導体装置を提供することが可能になる。
以下、図1から図12を参照し、本発明の一実施形態に係る半導体装置Bおよびその製造方法について説明する。本実施形態に示す半導体装置Bは、例えば携帯端末装置などのデバイスに搭載されて使用されるものであり、特にウェハレベルで再配線や樹脂封止などが施されるWL−CSPに関するものである。
本発明に係る半導体装置Bは、図1に示すように、主面1cに集積回路4を備える薄板状の基板(個片化されたウェハ)1と、パッド電極5を介して集積回路4と電気的に接続される再配線6と、再配線6上に形成された柱状の電極端子(メタルポスト)7と、厚さが基板1の主面1cから電極端子7の上面7aまでとされ基板1の主面1c側を封止する第1樹脂層2と、第1樹脂層2の表面2aに露出された電極端子7の上面7aに搭載される突起電極(バンプ)11とから構成されている。
また、この半導体装置Bにおいて、基板1の側面(後述する1回目のダイシングによって画成された側面)1aは、基板1の幅H1が主面1cから裏面1bに向けて漸次小となるようにテーパー形状で形成されており、基板1の裏面1bには、幅H1方向の略中央に基板1の裏面1bに対向する平面視で直線状に延設された断面凹状の凹状部12が形成されている。さらに、基板1の側面1aおよび裏面1bには、裏面1bに形成された凹状部12の内部も含めて側面1aおよび裏面1bを被覆する第2樹脂層3が連続的に形成されている。この第2樹脂層3によって、半導体装置Bは、その幅H2が、第1樹脂層2の表面2aからこの表面2aと平行する第2樹脂層3の裏面3aに向けて同一寸法で形成され、これによりバンプ11を除いた部分が断面方形を呈するように形成されている。また、第2樹脂層3は、基板1の主面1c側に配される端部3bが第1樹脂層2の厚さZ1範囲内に位置され、端面3cと基板1側の側面3dとが第1樹脂層2に密着されている。
ここで、第1樹脂層2と第2樹脂層3とは、例えば同じエポキシ樹脂によって形成されており、また、バンプ11は、例えば金めっきや半田めっきなどにより形成されている。さらに、本実施形態において、基板1の厚さZ2は400〜500μmとされ、第1樹脂層2の厚さZ1は90μmとされている。また、基板1と第1樹脂層2とを加えた厚さZ3は、200〜800μm程度とされ、好ましくは300〜600μm程度、より好ましくは460μmとされている。一方、凹状部12は、基板1の裏面1bからの深さZ4が1μm以上で形成され、好ましくは1〜100μm程度で形成されている。また、第2樹脂層3の厚さZ5は、10〜400μm程度で形成され、好ましくは100〜200μm、より好ましくは140μmとされる。さらに、第2樹脂層3の第1樹脂層2の厚さZ1範囲内に位置される端部3bの、基板1の主面1cから端面3cまでの長さZ6は、10〜50μm程度とされ、基板1の厚さZ2が小さいときにはこの半分の長さでよいものとされている。
ついで、図1から図12を参照し、上記の構成からなる半導体装置Bの製造方法について説明する。
はじめに、図2に示すように、主面1cに集積回路4が形成された円板状のウェハ1を用意し、パッド電極5に接続された再配線6と、再配線6上に柱状のメタルポスト7とを形成する。ここで、再配線6は、エッチング処理が施されて形成されている。ついで、図3に示すように、第1の樹脂を用い再配線6やメタルポスト7を封止して、その上面(表面)2aがウェハ1の主面1cと平行するように第1樹脂層2を形成する。この段階では、第1樹脂層2の表面2aがメタルポスト7の上面7aよりも上方に位置され、メタルポスト7が完全に第1樹脂層2内に埋設された状態とされている。さらに、図4に示すように、第1樹脂層2の表面2a側を、ウェハ1の主面1cに対して表面2aを平行に維持しつつ研磨して第1樹脂層2の表面2aにメタルポスト7の上面7aを露出させる。
ついで、図5に示すように、ウェハ1の天地を逆にするとともに、裏面1b側から、個片化する半導体装置Bの大きさに合わせて例えばリング状の薄刃砥石により1回目のダイシングを行う。このとき、ダイシング深さT3は、ウェハ1の裏面1bから第1樹脂層2の途中までとし、この1回目のダイシングによってダイシング溝10を画成する。このダイシング溝10は、例えばリング状の薄刃砥石を高速回転させつつウェハ1の裏面1bに切り込ませるとともに回転軸線に直交する方向に移動させることによって、ウェハ1の裏面1bに対向する平面視で直線状に延設するように形成される。また、例えば外周から内周に向けて厚さ寸法が漸次大となる砥粒層を備えたリング状の薄刃砥石を用いることにより、第1樹脂層2の表面2aからウェハ1の裏面1bに向けて幅H3が漸次大となるテーパー形状の側面1aが形成される。ここで、1回目のダイシングを終えた段階において、第1樹脂層2は切断されず強度的厚さを残した状態とされるため、主面1cに集積回路4や再配線6などを備えたウェハ1は、第1樹脂層2に支持されつつ一体化されて個片化されない。このため、1回目のダイシング時には、ウェハ1がずれることなくダイシングを行うことができ、溝曲がりなどが生じることがないものとされる。
ついで、1回目のダイシングを終えた段階で、隣り合うダイシング溝10の略中央位置に、ダイシング溝10の延設方向(ウェハ1の裏面1bに対向する平面視で直線状に延設する方向)と平行して延設する、例えばライン状の凹状部12を例えば薄刃砥石を用いてダイシングすることにより形成する。このとき、凹状部12は、ウェハ1の裏面1bから主面1cに向けて延び、裏面1bから主面1cに向かう方向のダイシング溝10の深さ(ダイシング深さ)T3よりも浅い深さとなるように形成される。ここで、凹状部12は、薄刃砥石を用いダイシングで形成されることに限定する必要はなく、例えばサンドブラストやレーザーダイシング、エッチングなどで形成されてもよいものである。
ついで、図6に示すように、例えばウェハ1の主面1cから一定の高さを保ちつつウェハ1の主面1c上にてステージを移動することにより第2の樹脂を印刷して、画成されたダイシング溝10および凹状部12に第2の樹脂を充填するとともに、ウェハ1の裏面1b側を第2の樹脂で封止し第2樹脂層3を形成する。このとき、図9および図10に示すように、ダイシング溝10及び凹状部12の延設方向(矢印b方向と矢印c方向)と平行もしくは直交する方向から、第2の樹脂を印刷した場合(矢印a方向から印刷した場合)には、ダイシング溝10及び凹状部12の内部に第2の樹脂が入り込む際に、空気を包含した状態となりやすい。このため、本実施形態では、第2の樹脂を印刷する際に、図9に示した円板状のウェハ1の外周1d側に断面V字状で切り欠かれたノッチ(ウェハ1の位置を特定する目印)13を頼りに、ウェハ1を軸線O1回りに約45°の回転角度で回転しその位置を変える。図11および図12は、このようにウェハ1を回転させた状態を示しており、本実施形態では、ダイシング溝10及び凹状部12の延設方向に対し例えば45°の角度で交差する方向から第2の樹脂の印刷を行なう。これにより、ダイシング溝10及び凹状部12に流れ込む第2の樹脂は、流動抵抗を小さく抑えた状態で、且つ押出し流れ状態で充填されてゆき、その内部に空気を包含することがないものとされる。ここで、第2の樹脂の印刷は、その印刷方向がダイシング溝10の延設方向と交差していればよく、例えば15°から75°とすることができ、ダイシング溝10及び凹状部12に対し均一に充填する観点から好ましくは45°とされる。また、このとき、ウェハ1はこれに対応する角度で回転させるものとする。
第2の樹脂が硬化した段階で、ウェハ1の天地を元に戻し、図7に示すように、第1樹脂層2の表面2aに露出されたメタルポスト7の上面7aにバンプ11を搭載するとともに、ウェハ1の裏面1b側を封止した第2樹脂層3の裏面3aにダイシングテープ8を貼り付ける。
ついで、図8に示すように、ダイシング溝10の画成に使用した薄刃砥石よりも薄肉の薄刃砥石を用意し、ダイシング溝10の幅H3方向中央部分の第1樹脂層2の表面2a側から、1回目のダイシングの切断面(基板1の側面1a)1aに第2樹脂層3を被覆した状態で残しつつ2回目のダイシングを行う。このとき、ダイシング深さT4は、第1樹脂層2の表面2aからダイシングテープ8の途中までとされ、この段階で半導体装置Bが個片化される。2回目のダイシングでは、第1樹脂層2と第2樹脂層3の樹脂をダイシングするため切削負荷が小さいものとされる。これにより、ダイシングテープ8でウェハ1を保持した状態でダイシングを行っても溝曲がりは生じないものとされる。
最後に、ダイシングテープ8を引き伸ばすように引っ張り、ダイシングテープ8に貼りつき状態で保持され個片化された半導体装置Bを剥離する。これにより、図1に示す半導体装置Bの製造が完了する。
したがって、上記の半導体装置Bの製造方法及び半導体装置Bにおいては、基板(個片化されたウェハ)1の裏面1bに凹状部12を形成し、この凹状部12に第2の樹脂を充填しつつ第2樹脂層3を形成することにより、接着面積及び第2樹脂層3の変位に対する抵抗力を大きくすることができるため、基板1と第2樹脂層3とを強固に固着させることができ、第2樹脂層3を剥離しにくいものとすることができる。また、基板1の側面1aをテーパー形状で形成することによって、側面1aが基板1の裏面1bに直交する従来の半導体装置Aと比較して、第2樹脂層3と側面1aとの接着面積を大きくすることができるため、第2樹脂層3をさらに剥離しにくいものとすることができる。
また、基板1の側面1aと裏面1bとを被覆する第2樹脂層3が連続的に形成されるのに対して、側面1aを被覆する第2樹脂層3と主面1cを被覆する第1樹脂層2とが連続的に形成されないため、側面1aを被覆する第2樹脂層3が剥離を生じた場合においても第1樹脂層2の剥離を誘発する恐れがないものとすることができる。これにより、基板1の主面1cに形成された集積回路4が樹脂層の剥離に伴って破損することを防止できる。
さらに、第2の樹脂を印刷する際に、ダイシング溝10および凹状部12の延設方向に対して例えば45°の角度の方向から印刷することによって、ダイシング溝10および凹状部12に第2の樹脂を、押出し流れ状態で充填することができるとともに、充填時の流動抵抗を小さくすることができる。これにより、充填時に第2の樹脂に空気が包含されることを防止することができ、第2樹脂層3を密実な状態で形成することができるため、基板1の強化を確実なものにすることができる。
なお、本発明は、上記の一実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更可能である。例えば、本実施形態では、1回目のダイシング及び凹状部12の形成が第1樹脂層2を形成した後に行なわれるものとしたが、再配線6とメタルポスト7とを第1の樹脂で封止した段階、もしくは第1樹脂層2を研磨してメタルポスト7の上面7aを露出させた段階、もしくはメタルポスト7にバンプ11を搭載した段階のいずれかの段階の前に行なわれてもよいものである。また、第2の樹脂を印刷する際に、ダイシング溝10および凹状部12の延設方向に対して例えば45°の角度の方向から印刷するものとしたが、延設方向に対して15°から75°の角度の方向から印刷してもよいものであり、この場合においても同様の効果を得ることが可能である。さらに、ダイシング溝10は、ウェハ1の裏面1bの平面視で直線状に延設されるものとしたが、線状に延設されればよいものである。
さらに、本実施形態では、凹状部12が、断面方形状で、隣り合うダイシング溝10の略中央位置にダイシング溝10の延設方向と平行して形成されているものとして説明を行なったが、凹状部12は、断面方形状に限定される必要はなく曲面形状を有してもよい。また、隣り合うダイシング溝10の中央位置に設けられる必要はなく、ダイシング溝10の延設方向に平行する必要もない。よって、凹状部12は、基板1の裏面1bに凹状で形成されていることを除いて、その形状や設置位置が限定される必要のないものである。また、本実施形態では、ダイシング溝10によって画成された基板1の側面1aがテーパー形状で形成されているものとしたが、基板1の側面(1回目のダイシングによって画成される側面)1aの形状は特に限定を必要とするものではない。また、本実施形態において、凹状部12はライン状としたが、例えば、これを複数のライン状とし、各ラインがダイシング溝10を等分割するように配置して形成してもよい。
さらに、第2樹脂層3の樹脂が、第1樹脂層2の樹脂と同じエポキシ樹脂であるものとして説明を行ったが、それぞれの樹脂は、例えばフィラーの含有量が異なるなど、特性の異なるエポキシ樹脂であってもよいとともに、エポキシ樹脂以外の異なる樹脂であってもよいものである。また、1回目のダイシングのダイシング深さT3が第1樹脂層2の途中までとして説明を行ったが、この1回目のダイシングのダイシング深さT3は、ウェハ1の主面1cまでとしてもよく、この場合には、第1樹脂層2と密着される第2樹脂層3の端部3bは、端面3cのみで第1樹脂層2と密着されることとなる。また、ウェハ1の裏面1b側に形成された第2樹脂層3を、ウェハ1の裏面1bを封止した状態で残しつつ研磨してもよい。この場合には、図5に示した第2樹脂層3の厚さZ4が小さくなり、基板1の裏面1bを第2樹脂層3で強化しつつ半導体装置Bの薄型化を図ることができる。
また、本実施形態では、ダイシング溝10を形成した後、第2樹脂層3の印刷を行なうように説明したが、ダイシング溝10を形成した段階で、ウェハ1の裏面1bやダイシング溝10の内面を表面処理してもよい。このような表面処理を行うことによって、前記凹状部12を省略しても、第1及び第2樹脂層2、3の密着力を向上させることができる。また、凹状部12の内面のみを表面処理して第2樹脂層3の密着力を向上させてもよい。この表面処理は、例えばウェハ1の裏面1bに水と研磨剤(例えば金属、プラスチック片等)の混合液を吹き付けてその表面を荒らし、表面粗さRa(算術平均粗さ)を10〜100μmとすることによって、第2樹脂層3の密着力を好適に向上させることができる。また、表面処理は、水を用いずに空気で研磨剤を噴射して行なうことも可能であるが、この場合には、研磨剤にプラスチック片を用いると静電気が発生するおそれがあるため、他の研磨剤によることが望ましい。
さらに、本実施形態では、第2樹脂層3の裏面3aが、半導体装置Bの外面(上面)を形成するものとしたが、例えば図13に示すように、第2樹脂層3の裏面3a(第2樹脂層3上)に放熱板(金属層)20を設けて、この放熱板20の外面が半導体装置Bの上面を形成するようにしてもよい。この場合、図14に示すように、第2樹脂層3を形成した後に、第2樹脂層3の裏面3aに放熱板20を接着剤21で貼り付ける。この放熱板20としては、例えば厚さ50〜500μmの銅(Cu)、アルミニウム(Al)、チタン(Ti)、ニッケル(Ni)等の金属板を用い、Cu板を用いる場合は、防錆のためにNiめっきを施してもよい。そして、この放熱板20を第2樹脂層3に固着する接着剤21には、銀(Ag)粉末、Cu粉末、Ni粉末などの金属粉や二酸化珪素(SiO)などの熱伝導性のよい添加剤を混入したシリコン系もしくはエポキシ系接着剤の使用が望ましい。また、この接着剤21は、例えば20〜500μm厚となるように液状接着剤を塗布したり、同厚のシート状接着剤であってもよく、加熱および/または加圧することによって固化し放熱板20と第2樹脂層3を接着させる。さらに、図15に示すように、放熱板20はあらかじめ個片化したものを接着剤21で第2樹脂層3の裏面3aに接着させてもよい。そして、上記のように接着剤21を介し放熱板20を設けた場合には、放熱板20を固着した段階で、ダイシングテープ8を放熱板20の外面に固着し、以後の工程は上記の実施形態と同様に行なう。なお、この場合もダイシング深さT4は、第1樹脂層2の表面2aからダイシングテープ8の途中までとなり、放熱板20の厚さ分だけ、ダイシング深さT4を大きくする必要がある。このように、ダイシングして個片化された半導体装置Bは、その外面(上面)が放熱板20で形成されることになるため、この放熱板20を通じて半導体装置Bの熱を外部に放出することができ、放熱性に優れ、より信頼性の高い半導体装置Bにすることが可能になる。
本発明の一実施形態に係る半導体装置の断面図である。 図1の半導体装置の製造過程において、ウェハに再配線などを形成した状態を示す図である。 図1の半導体装置の製造過程において、第1樹脂層を形成した状態を示す図である。 図1の半導体装置の製造過程において、図3に示した第1樹脂層の表面を研磨して電極端子を露出させた状態を示す図である。 図1の半導体装置の製造過程において、ダイシング溝および凹状部を形成した状態を示す図である。 図1の半導体装置の製造過程において、第2の樹脂で封止を行った状態を示す図である。 図1の半導体装置の製造過程において、突起電極とダイシングテープを取り付けた状態を示す図である。 図1の半導体装置の製造過程において、2回目のダイシングを行った状態を示す図である。 第2の樹脂を印刷する印刷方向に対してウェハを変位させる前の状態を示す図である。 図9の側面図である。 第2の樹脂を印刷する印刷方向に対してウェハを変位させた状態を示す図である。 図11の側面図である。 本発明の一実施形態に係る半導体装置の変形例として示した断面図である。 図13の半導体の製造過程において、2回目のダイシングを行なう前に、放熱板を取り付けた状態を示す図である。 図13の半導体の製造過程において、2回目のダイシングを行なう前に、個片化した放熱板とダイシングテープを取り付けた状態を示す図である。 従来の半導体装置の断面図である。 図16の半導体装置の製造過程において、ウェハに再配線などを形成した状態を示す図である。 図16の半導体装置の製造過程において、第1樹脂層を形成した状態を示す図である。 図16の半導体装置の製造過程において、2回目のダイシングを行った状態を示す図である。
符号の説明
1・・・ウェハ(基板)、1a・・・側面(切断面)、1b・・・裏面、1c・・・主面、2・・・第1樹脂層、2a・・・表面、3・・・第2樹脂層、3b・・・端部、4・・・集積回路(IC)、5・・・パッド電極、6・・・再配線、7・・・電極端子(メタルポスト)、7a・・・上面、8・・・ダイシングテープ、10・・・ダイシング溝、11・・・突起電極(バンプ)、12・・・凹状部、20・・・放熱板(金属層)、21・・・接着剤、A,B・・・半導体装置

Claims (5)

  1. 主面に複数の集積回路が形成されたウェハが用意され、パッド電極を介して前記集積回路と電気的に接続される再配線を形成するとともに、該再配線上に電極端子を形成した後に、前記ウェハをダイシングして個片化する半導体装置の製造方法において、
    前記ウェハの前記主面側に形成された少なくとも前記再配線と前記電極端子とを第1の樹脂で封止して第1樹脂層を形成し、該第1樹脂層を形成した段階で、前記ウェハの裏面側から前記ウェハの主面または前記第1樹脂層の途中まで1回目のダイシングを行ってダイシング溝を形成するとともに、前記ウェハの裏面に、該裏面から前記主面に向けて延び、前記裏面から前記主面に向かう方向の前記ダイシング溝の深さよりも浅い深さの断面凹状の凹状部を形成し、前記ダイシング溝と前記凹状部と前記ウェハの裏面とを第2の樹脂で連続的に封止して第2樹脂層を形成し、前記1回目のダイシングによって画成された側面を被覆する前記第2樹脂層を残しつつ、2回目のダイシングを行い個片化し、
    前記1回目のダイシングは、前記ダイシング溝が前記ウェハの裏面に対向する平面視で直線状に延設されるように行なわれ、前記ダイシング溝の延設方向に交差する方向から前記第2の樹脂を印刷して前記第2樹脂層を形成することを特徴とする半導体装置の製造方法。
  2. 主面に複数の集積回路が形成されたウェハが用意され、パッド電極を介して前記集積回路と電気的に接続される再配線を形成するとともに、該再配線上に電極端子を形成した後に、前記ウェハの前記主面側に形成された少なくとも前記再配線と前記電極端子とを第1の樹脂により埋設状態で封止して、該第1の樹脂を前記電極端子が露出されるように研磨しつつ前記第1樹脂層を形成し、露出した前記電極端子に半導体装置を外部と電気的に接続するための突起電極を搭載し、前記ウェハをダイシングして個片化する半導体装置の製造方法において、
    前記再配線と前記電極端子とを前記第1の樹脂で封止する段階、もしくは前記第1樹脂層を形成する段階、もしくは前記電極端子に前記突起電極を搭載する段階のいずれかの段階の前に、前記ウェハの裏面側から前記ウェハの主面または前記第1樹脂層の途中まで1回目のダイシングを行ってダイシング溝を形成するとともに、前記ウェハの裏面に、該裏面から前記主面に向けて延び、前記裏面から前記主面に向かう方向の前記ダイシング溝の深さよりも浅い深さの断面凹状の凹状部を形成し、前記ダイシング溝と前記凹状部と前記ウェハの裏面とを第2の樹脂で連続的に封止して第2樹脂層を形成し、前記1回目のダイシングによって画成された側面を被覆する前記第2樹脂層を残しつつ、2回目のダイシングを行い個片化し、
    前記1回目のダイシングは、前記ダイシング溝が前記ウェハの裏面に対向する平面視で直線状に延設されるように行なわれ、前記ダイシング溝の延設方向に交差する方向から前記第2の樹脂を印刷して前記第2樹脂層を形成することを特徴とする半導体装置の製造方法。
  3. 請求項1又は2のいずれかに記載の半導体装置の製造方法において、
    前記ダイシング溝の前記延設方向に対して15°から75°の角度で交差する方向から前記第2の樹脂を印刷することを特徴とする半導体装置の製造方法。
  4. 請求項1から請求項のいずれかに記載の半導体装置の製造方法において、
    前記ウェハの裏面を封止した前記第2樹脂層を、前記ウェハの裏面を封止した状態で残しつつ研磨することを特徴とする半導体装置の製造方法。
  5. 請求項1から請求項のいずれかに記載の半導体装置の製造方法において、
    前記第2樹脂層を形成した後、金属層を接着し、その後個片化することを特徴とする半導体装置の製造方法。
JP2006069189A 2005-05-18 2006-03-14 半導体装置の製造方法 Expired - Fee Related JP4497112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069189A JP4497112B2 (ja) 2005-05-18 2006-03-14 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005145610 2005-05-18
JP2006069189A JP4497112B2 (ja) 2005-05-18 2006-03-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006352076A JP2006352076A (ja) 2006-12-28
JP4497112B2 true JP4497112B2 (ja) 2010-07-07

Family

ID=37647547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069189A Expired - Fee Related JP4497112B2 (ja) 2005-05-18 2006-03-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4497112B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165207B2 (ja) * 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2007266421A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7939916B2 (en) * 2007-01-25 2011-05-10 Analog Devices, Inc. Wafer level CSP packaging concept
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009117450A (ja) 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
KR100924551B1 (ko) 2007-11-21 2009-11-02 주식회사 하이닉스반도체 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5151907B2 (ja) * 2008-10-27 2013-02-27 ソニー株式会社 半導体装置及びその製造方法
JP2010225648A (ja) * 2009-03-19 2010-10-07 Casio Computer Co Ltd 半導体装置およびその製造方法
JP2012071258A (ja) * 2010-09-29 2012-04-12 Casio Computer Co Ltd クリーニング装置及びクリーニング方法
JP6199659B2 (ja) * 2013-08-15 2017-09-20 株式会社ディスコ パッケージ基板の加工方法
WO2021131044A1 (ja) * 2019-12-27 2021-07-01 太陽誘電株式会社 部品モジュール

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120295A (ja) * 1992-10-02 1994-04-28 Mitsubishi Electric Corp 半導体装置
JP2000243728A (ja) * 1999-02-18 2000-09-08 Nec Corp 半導体装置及び半導体装置の製造方法
JP2001035972A (ja) * 1999-07-16 2001-02-09 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP2001144121A (ja) * 1999-11-11 2001-05-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2001274182A (ja) * 2000-01-19 2001-10-05 Sanyu Rec Co Ltd 電子部品の製造方法
JP2003309228A (ja) * 2002-04-18 2003-10-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005505936A (ja) * 2001-10-09 2005-02-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電気又は電子部品及びその製造方法
JP2005175327A (ja) * 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006229113A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4103896B2 (ja) * 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120295A (ja) * 1992-10-02 1994-04-28 Mitsubishi Electric Corp 半導体装置
JP2000243728A (ja) * 1999-02-18 2000-09-08 Nec Corp 半導体装置及び半導体装置の製造方法
JP2001035972A (ja) * 1999-07-16 2001-02-09 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP2001144121A (ja) * 1999-11-11 2001-05-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2001274182A (ja) * 2000-01-19 2001-10-05 Sanyu Rec Co Ltd 電子部品の製造方法
JP2005505936A (ja) * 2001-10-09 2005-02-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電気又は電子部品及びその製造方法
JP2003309228A (ja) * 2002-04-18 2003-10-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005175327A (ja) * 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006229113A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4103896B2 (ja) * 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2006352076A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
JP4497112B2 (ja) 半導体装置の製造方法
KR100738730B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
JP4103896B2 (ja) 半導体装置の製造方法および半導体装置
CN110957229B (zh) 半导体器件和形成半导体器件的方法
US20160225733A1 (en) Chip Scale Package
JP6576038B2 (ja) マイクロ表面実装デバイスパッケージング
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
JP5112275B2 (ja) 半導体装置及び半導体装置の製造方法
CN104051353B (zh) 半导体装置
JP2008235401A (ja) 半導体装置及びその製造方法
US9842794B2 (en) Semiconductor package with integrated heatsink
JP7353770B2 (ja) バックメタルを備えた半導体装置及び関連する方法
JP2009032929A (ja) 半導体装置及びその製造方法
JP2007180395A (ja) 半導体装置の製造方法
JP2002025948A (ja) ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
JP5101157B2 (ja) 半導体装置の製造方法
TWI677035B (zh) 半導體封裝及半導體封裝的製程方法
JP2011109104A (ja) 電子部品を封入する方法
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
CN110867414B (zh) 保形虚设管芯
JP4334397B2 (ja) 半導体装置及びその製造方法
CN109003946B (zh) 封装结构及其制造方法
JP2010109182A (ja) 半導体装置の製造方法
JP3917121B2 (ja) 半導体装置の製造方法
JP2005191485A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4497112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees