JP6576038B2 - マイクロ表面実装デバイスパッケージング - Google Patents

マイクロ表面実装デバイスパッケージング Download PDF

Info

Publication number
JP6576038B2
JP6576038B2 JP2014543559A JP2014543559A JP6576038B2 JP 6576038 B2 JP6576038 B2 JP 6576038B2 JP 2014543559 A JP2014543559 A JP 2014543559A JP 2014543559 A JP2014543559 A JP 2014543559A JP 6576038 B2 JP6576038 B2 JP 6576038B2
Authority
JP
Japan
Prior art keywords
carrier
encapsulant
die
grinding
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014543559A
Other languages
English (en)
Other versions
JP2015504608A5 (ja
JP2015504608A (ja
Inventor
ポダー アニンディヤ
ポダー アニンディヤ
フェン タオ
フェン タオ
ケイ ウォン ウィル
ケイ ウォン ウィル
Original Assignee
日本テキサス・インスツルメンツ合同会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ合同会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ合同会社
Publication of JP2015504608A publication Critical patent/JP2015504608A/ja
Publication of JP2015504608A5 publication Critical patent/JP2015504608A5/ja
Application granted granted Critical
Publication of JP6576038B2 publication Critical patent/JP6576038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本願は、概して半導体パッケージングに関し、更に具体的には、本発明は、非常に低コストのマイクロ表面実装デバイス（μＳＭＤ）パッケージ、及びこのようなパッケージを形成するためのプロセスに関連する。
今日市販されている集積回路パッケージングには多くの異なるスタイルがある。このようなパッケージスタイルの一つは、マイクロ表面実装デバイス（μＳＭＤ）と呼ばれる。概して、μＳＭＤパッケージは、そのパッケージが保護するダイのフットプリントと同じスケールのフットプリントを有する。多くの応用例において、ダイを環境への露出から保護するため及び／又はダイを周囲光への露出から保護するため、そのダイの周りに幾つかの構造を提供することが望ましい。従って、シンプルなフリップチップ実装ダイとは異なり、μＳＭＤパッケージはダイの周りに提供される何らかのレベルの保護を有する。
現在、μＳＭＤパッケージを作成するために用いられるアプローチは多数ある。幾つかの応用例において、μＳＭＤパッケージ上のコンタクトは、その中に入れられるダイ上のボンドパッドと整合される。他の応用例において、コンタクトは、下にあるダイ上のコンタクトに関連して再分配される。μＳＭＤパッケージングに対する従来のアプローチの一つは、シリコンキャリアに形成される対応するキャビティに複数のダイを配置することである。その後、ウエハの頂部表面の上にスピンオンポリマー被覆が付けられる。このポリマー被覆に穴が形成され、堆積プロセスが用いられてポリマー被覆の上に再分配層が形成される。外部デバイスへの電気的接続を促進するため、再分配層の上にはんだバンプが形成される。このようなパッケージングアプローチは多くの場合にうまく機能するが、このようなプロセスにおいて用いられるキャリア、及び再分配層形成工程の両方が、比較的高価となりがちであり、そのため、全体的なパッケージングコストが比較的高い。従って、よりコスト効率のよいマイクロ表面実装デバイスパッケージング手法を開発するための取り組みが進められている。
集積回路をパッケージングするための種々の改善されたアプローチを説明する。１つの説明されるアプローチにおいて、キャリア上に複数のダイが搭載される。キャリアはプラスチックから形成されることが好ましいが、プラスチックキャリアが必ずしも必要とされるわけではない。各ダイは、その関連するＩ／Ｏパッドに固定される複数のワイヤボンディングされたコンタクトスタッドを有する。封止材キャリア構造を形成するため、ダイとコンタクトスタッドの少なくとも一部とを覆うようにキャリアの上に封止材が付けられる。幾つかの好ましい実施例において、封止材を付けるためにスクリーン印刷が用いられる。封止材が付けられた後、封止材の第１の表面とコンタクトスタッドがグラインドされて、コンタクトスタッドの露出された部分が、滑らかで、且つ、封止材と実質的に同一平面となるようにされる。これらの工程は、ダイに対する相互接続層を形成するための非常に低コストなアプローチを定義する。
幾つかの実施例において、封止材キャリア構造の上に再分配層構造が形成される。そのような実施例では、コンタクトスタッドがダイと再分配層との間の相互接続層を形成するように、コンタクトスタッドの幾つかが導電性再分配構造と電気的に通信している。再分配層が形成された後、結果のパッケージに対する電気的Ｉ／Ｏコンタクトとして機能するため再分配層にはんだバンプが取り付けられ得る。
幾つかの実施例において、封止材キャリア構造の上に第２の封止材層（コンタクト封止材層と呼ぶこともある）が付けられる。第２の封止材層は、はんだバンプの少なくとも一部を埋め込むように、及び再分配構造（存在する場合）を覆うように配される。
幾つかの実施例において、コンタクト封止材層の露出された頂部表面にシンギュレーション溝が切り込まれる。シンギュレーション溝はキャリア内に延びる。その後、キャリアの裏面が、キャリアを薄化するように、しかしキャリアを完全には犠牲にしないようにグラインドされる。グラインドは好ましくは、シンギュレーション溝に達するために充分なキャリアを取り除く。そのため、キャリアのバックグラインドは、結果のパッケージの薄化及びシンギュレートの両方を行う。この配置では、関連するダイが中に完全に入る、非常に薄いμＳＭＤパッケージが形成され得る。
改善されたμＳＭＤパッケージも説明される。
例示の実施例を添付の図面を参照して説明する。
本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 本発明の一実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 図１に示すプロセスに従って形成されるシンギュレートされた集積回路を図示する。 第２の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第２の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第２の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第２の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第２の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第３の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第３の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第３の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第３の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第４の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第４の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第４の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第４の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。 第４の実施例に従って集積回路をパッケージングするためのプロセスにおける工程を図示する。
本発明は、概して、完全に封止されるマイクロ表面実装デバイス（μＳＭＤ）パッケージを形成するためのウエハレベルアッセンブリ手法を用いた非常に低コストパッケージングに関連する。本発明は概して「ウエハ」レベルパッケージングアプローチを考え、このアプローチでは、多数のダイが適切なキャリア上に搭載され、残りのパッケージング工程の殆どが並列に、ポピュレート（実装）された（populated）キャリア上にそのキャリアを支持構造として用いて実行される。キャリアが用いられるため、ダイ及び対応する封止材層などのパッケージ内の種々の構造は、所望とされる場合著しく薄化され得、それにより、結果のパッケージの全体的な厚みを低減することを助ける。幾つかの好ましい実施例において、非常に低コストキャリア（例えばプラスチック／エポキシキャリア）が用いられ、非常に薄いμＳＭＤパッケージの作成を促進するためキャリア構造の殆どが（例えばバックグラインドにより）最終的に犠牲にされる。
まず図１Ａ〜図１Ｊを参照すると、１つの典型的なパッケージング方法が説明される。この実施例において、ダイは、それらがキャリア上に搭載される前にワイヤボンディングスタッドを用いてバンプされる（bumped）。ダイポピュレートされたキャリアは、スクリーン印刷などの低コスト封止手法を用いて覆われる（封止される）。その後、ワイヤボンディングスタッドは、封止材の頂部表面をグラインドすることにより露出及び平坦化される。結果の封止材キャリア構造は、種々の再分配手法の任意のものを用いて所望なように再分配され得る露出された電気的コンタクトを備えた、平坦な頂部表面を有する。その後、封止材キャリア構造はバンプされ、付加的な構造的強化を提供するために付加的な封止材材料がコンタクトバンプの一部の周りに任意で堆積されてもよい。キャリア（ウエハ、ストリップなど）はその後、低プロファイルパッケージを形成するため適宜グラインディング又は他の適切な手法により薄化され得る。封止されるキャリア構造は、バックグラインドが結果のμＳＭＤパッケージをシンギュレーションするようにも機能するように、バックグラインドオペレーションの前にハーフダイスされ得る。幾つかの実施例において、ダイを受けるためレーザーアブレーションを介してキャリアにキャビティ及び／又は他の構造が形成される。下記の詳細な説明から明らかなように、非常に経済的に、高い資本コストパッケージング装置を必ずしも必要とすることなくアセンブルされ得るパッケージを提供するため多数の手法が組み合わせて用いられる。
まず図１Ａに示すように適切なキャリア１０５が形成される。概して、キャリア１０５は、任意の適切なキャリア形成手法を用いて様々の材料から形成され得る。例示の実施例において、キャリア１０５はプラスチックから形成されるが、これは厳密な要件ではなく、代替の実施例において、シリコンウエハ、アルミニウムキャリアなどを含む他の適切なキャリア構造が用いられ得る。プラスチックキャリアを用いる一つの利点は、それらが非常に廉価に形成され得、キャリア構造としてうまく機能する点である。プラスチックキャリア１０５が用いられるとき、それらは任意の適切な方式で形成され得、それらは種々のエポキシを含む任意の適切なプラスチック材料から形成され得る。エポキシタイプの材料を用いる利点は、キャリア１０５を製造するトータル償却原価（amortized cost）が非常に低くなるように、トランスファモールディングなどの非常に低い資本コストのモールディング手法を用いてキャリアが形成され得ることであることに留意されたい。もちろん、他の実施例において、キャリアウエハを形成するために、インジェクションモールディング、スタンピングなどを含む種々のその他の利用可能なプロセスのうちの任意のものが用いられ得る。
キャリア上に搭載されるダイ１２１は好ましくは、外部デバイスへの電気的接続を促進する多数のＩ／Ｏパッド１２２（通常はボンドパッドと呼ばれる）を有する。高くされた導電性「バンプ」１２３がＩ／Ｏパッド上に形成されることが好ましい。当業者であれば、多数の従来のバンプ技術があり、従って、バンプは任意の適切な方式で形成され得ることが理解されよう。例として、はんだバンプ、ワイヤボンディングスタッドバンプ、銅ピラー、無電解ニッケルバンプ、及び／又は任意の他の適切なバンプ手法が用いられ得る。種々の適切なダイバンプ手法が用いられ得るが、図１Ｂに図示するようなワイヤボンディングされたスタッドバンプは、それらが、大抵のパッケージング施設において容易に利用可能な比較的低資本コストの装置である従来のワイヤボンディングマシンのみを用いて形成され得るため、特にコスト効率がよいことに留意されたい。典型的に、スタッドバンプ１２３は、金又は銅ボンディングワイヤから形成される。しかし、スタッドバンプを形成するために他の適切な材料から形成されるボンディングワイヤが代替として用いられてもよいことを理解されたい。例示の実施例において、ダイはそれらがキャリア上に搭載される前にバンプされる。このアプローチが好ましいのだが、これは厳格な要件ではない。
キャリア１０５及びダイ１２１が選択された後、ダイ１２１は、従来のダイ取り付け手法を用いてキャリア１０５上に搭載されて、図１Ｃで見られる構造となる。単に例示の目的で、図１Ｃの概略的表示において、２つのみのダイ１２１がキャリア１０５上に搭載されるように示されている。しかし、実際の実施例において、典型的に多数のダイ１２１がキャリア１０５上に搭載されることを理解されたい。任意のキャリア／ウエハ上に搭載されるダイの実際の数は、特定の応用例のニーズによって変化し得る。しかし、例として、多くの実施例において、数十、数百、又は数千のダイが各キャリア１０５上に搭載され得る。キャリア１０５は、その後用いられるパッケージング装置と共に用いるのに適する任意の幾何学的フォームファクタを有し得る。例として、キャリアは実質的に円形のジオメトリ又は従来のシリコンウエハのジオメトリを有し得る。代替として、キャリア１０５は、実質的に矩形形状のパネル又はストリップを有し得るか、又は任意の他の適切なジオメトリを仮定し得る。
ダイ１２１がキャリア１０５に取り付けられた後、図１Ｄに図示するようにキャリアの上のバッチとしてダイ及びそれらのスタッド１２３が「封止される」。ダイは、スクリーン印刷、ステンシル印刷、モールディング、スピンオン被覆などを含む任意の適切な封止手法を用いてプラスチック封止材材料１３２で封止され得る。任意の適切な封止手法が用いられ得るが、スクリーン及びステンシル印刷手法が、特にコスト効率がよく、キャピタル装置をわずかしか必要としないことに留意されたい。封止の結果は、封止材キャリア構造１３０である。種々の異なる材料が封止材材料１３２として用いられ得る。しかし、封止後に封止されたキャリア構造が歪まない（或いは過剰に歪まない）ように、封止材の特性（例えば熱膨張係数（ＣＴＥ）及びヤング率（Ｅ））を、キャリア及びダイと適切に合致させることが概して望ましい。概して、キャリア１０５と同様のＣＴＥ及びＥ特性を有する封止材１３２はうまく機能しがちであるが、これは要件ではない。実際、幾つかの実施例において同じ種類のエポキシがキャリア１０５及び１３２双方として用いられ得るが、異なる充填材及び／又は他の特性を有することが望ましいことがしばしばある。例として、日立化成株式会社から入手可能な２９５０−Ｌ２は、封止材材料として用いるために適したエポキシ材料の１つである。
ダイ１２１が封止された後、図１Ｅに図示するようにスタッドバンプ１２３の露出された表面を露出させ、且つ、滑らかにするように、結果の封止材キャリア構造１３０の頂部表面がグラインドされ（或いはその他の方式で薄化され）得る。このグラインドはまた、封止材キャリア構造１３０の頂部表面を平坦化する。その結果、スタッドバンプ１２３は、封止材１３２を介する相互接続を形成し、平坦化された相互接続１２３の露出された表面１３３は、後続の処理工程に用いることができる良好なコンタクトを形成する。
ダイＩ／Ｏパッドを再分配することが望ましい実施例において、図１Ｆに図示するように封止材層１３２の平坦化された頂部表面１３３の上に再分配／配路配置１３６が形成され得る。再分配／配路層１３６は、銅堆積及びエッチングなどを含む任意の適切な再分配層形成手法を用いて形成及びパターニングされ得る。再分配／配路配置１３６は、図１Ｆに図示するように単一層という形を取り得るか、又は複数のサブ層（図示せず）を含み得る。再分配層１３６が形成された後、はんだバンプ１３８（又は任意の他の適切なデバイス相互接続）が、図１Ｇに示すように再分配層に画定される適切なＩ／Ｏパッド上に形成され得る。例示の実施例において、ファンアウトタイプの再分配が示されている（例えば、はんだバンプ及びそれらの関連するＩＯパッドが、結果のパッケージにおいてそれらの関連するダイコンタクトパッドに対して横方向外方に位置する）。しかし、他の実施例において、ファンイン又は他の再分配パターンが用いられ得る。
任意の再分配層形成手法が用いられ得るが、導体印刷手法がこの種の応用例において特にコスト効率がよくなり得ると考えられている。再分配を必要としない実施例において、相互接続１２３の平らな露出された表面１３３は、バンプされ得るか、又はその結果生じるパッケージのためのＩ／Ｏパッドとしてその他の方式で直接的に用いられ得る。
例示の実施例において、図１Ｈに図示するようにキャリア構造１５３を作成するため再分配層１３６の上に付加的な封止材層１５１が形成される。コンタクト封止材層１５１は、パッケージに対する外部Ｉ／Ｏコンタクトを形成するはんだバンプを少なくとも部分的に埋め込み、結果のパッケージに対する付加的な構造的サポートを提供するように機能する。
コンタクト封止材層１５１は、スクリーン印刷、スピンオンコーティング、ウエハモールディングなどの任意の適切な手法を用いてコンタクトバンプ１４１の上に付けられ得る。コンタクト封止材層１５１が付けられた後、キャリア構造１５３上のはんだバンプ１３８は、レーザーを用いて適宜又は必要に応じて任意の他の適切な手法により、デフラッシュされ得る。
コンタクト封止材層の適切な厚みは、外部ＩＯコンタクトを形成するはんだバンプの高さのための設計要件に部分的に依存し得る。しかし、多くの応用例において、はんだバンプの所望の高さは、良好な温度サイクル性能を促進するため比較的大きい可能性があり、これにより、比較的厚いコンタクト封止材層の形成が可能となる。この特性は、結果のパッケージのための構造的サポートを提供するため有利に用いられる。コンタクト封止材層は、結果のパッケージに対する構造的サポートに寄与し、キャリアは実質的に薄化され得、これは、結果のパッケージの全体的な厚みの低減に著しく寄与し得る。超薄パッケージの形成を促進するためコンタクト封止材層を用いる幾つかの他の利点は、２０１１年６月２４日に出願された米国出願番号１３／１６８，７０１に記載されており、これは、参照として本明細書に組み込まれる。米国出願番号１３／１６８，７０１は、コンタクト封止層を形成するための種々のアプローチも記載している。
コンタクト封止材層１５１が付けられた後、モールディングされたキャリア構造は、米国出願番号１３／１６８，７０１に記載されるようにパッケージの薄化及びシンギュレーションの両方のため、ハーフダイスされ得（図１Ｉ）、バックグラインドされ得る（図１Ｊ）。シンギュレーション溝１５６は、従来のギャングソーイング、レーザーアブレーションにより、又は任意の他の適切な手段により形成され得る。米国出願番号１３／１６８，７０１に記載されるように、ハーフダイシングの利点の一つは、それにより、シンギュレーション溝の深さが、バックグラインドがシンギュレーション溝より下のキャリア１０５の全てを犠牲にすることを保証するのに充分である限り、パッケージがバックグラインドオペレーションにより便宜的に分離され得る点である。バンプされモールディングされたキャリア構造１５３の頂部表面１５４は典型的に、バックグラインドオペレーションの間、取り外し可能なマウントテープに固定され得ることを理解されたい。
例示の実施例において、バックグラインドの間、キャリア１０５の多く（しかしすべてではない）が犠牲にされることに留意されたい。これにより、光干渉から良好に保護される、複数の完全に封止されるダイとなる。もちろん、代替の実施例において、更に多くの又は全てのキャリア構造１０５が、ダイの裏面を露出させるために犠牲にされてもよく、所望な場合、バックグラインドは更に、結果のパッケージを更に薄くするため、ダイ１２１及び周りの封止材層１３２を薄化することもできる。
説明されたプロセスは、多くのパッケージング施設において利用可能であることが多い低コスト製造装置及び／又は装置を用いて達成され得ることを理解されたい。これにより、ダイを完全に封止し、且つ、ダイＩ／Ｏパッドを現在可能であるよりずっと低コストで再分配するμＳＭＤパッケージの作成が促進される。例として、適度な製造レベルで、エポキシキャリア１０５を形成するためトランスファモールディング、スタッドバンプ相互接続１２３を形成するためのワイヤボンディング、封止手法としてのスクリーン印刷、及び低コスト再分配層形成手法の利用により、パッケージングのウエハ（キャリア）毎のトータル償却原価が実質的に低減され得ることが推定される。
さらに、説明されたアプローチは、特殊なモールドの作成、又は実装するために長い準備期間がかかりがちである処理工程を必要としないため、プロトタイピング及び製造が非常に速く達成され得ることも理解されたい。
図２の実施例において、結果のパッケージ１６０は、プラスチックベース１０５上に搭載されるダイ１２１を含み、ダイ１２１は、その上に複数のボンドパッド１２２を有する。ワイヤボンディングされたスタッドバンプ１２３が、関連するボンドパッド１２２に取り付けられる。プラスチック封止材材料１３２が、ダイ１２１を覆い、且つ、ダイ１２１のどの部分も周囲光に露出されないようにダイを入れるためプラスチックベース１０５と協働する。スタッドバンプ１２３の頂部表面は、滑らかで、且つ、プラスチック封止材材料１３２の頂部表面と実質的に平行である。プラスチック封止材材料１３２の上に導電性再分配層１３６が形成される。再分配層１３６は、複数のトレース及びはんだパッドを含む。これらのトレースは、関連するスタッドバンプ１２３を関連するはんだパッドに電気的に接続し、はんだパッドの少なくとも幾つかがそれらの関連するスタッドバンプに対して横方向にオフセットされる。再分配層において関連するはんだパッドにはんだバンプ１３８が取り付けられる。コンタクト封止材層１５１が、導電性再分配層を覆い、結果のパッケージに対する付加的な機械的サポートを提供するためはんだバンプ１３８を少なくとも部分的に埋め込む。ベース１０５の厚みは幅広く変化し得るが、幾つかのμＳＭＤパッケージ応用例において、ベースの厚みは、ダイ１２１の厚みより小さく、且つ、コンタクト封止層１５１の厚みより小さくし得る。
次に図３Ａ〜図３Ｅを参照して第２の実施例を説明する。この実施例は、図３Ｂに見られるようにキャリア３０５に多数のダイ凹部３０７が形成されることを除き、図１に関連して上述したプロセスに非常に類似するパッケージングプロセスを用いる。ダイ凹部３０７は、図３Ｃに図示するようにダイ１２１を受けるように配される。この実施例において、ダイ１２１は、それらが凹部に配置されるとき従来のダイ取り付け手法を用いてキャリアに積極的に取り付けられるわけではない。そうではなく、ダイは、キャリアに積極的に取り付けられることなく、ピックアンドプレース装置を用いて凹部３０７に挿入され得る。凹部は、ダイを適所に保持し、図３Ｄに示す後続のダイ封止のためキャリアに対してダイの位置を適切に定めるように機能する。ダイがキャリアの上で封止されるとき、封止材材料１３２の一部がダイ１２１の周り（即ち、ダイ１２１の側部）の凹部３０７における如何なるボイドをも充填し、それによりダイを適所に固定する。
第１の説明された実施例にあるように、キャリア３０５は低コストプラスチックから形成されることが好ましい。凹部は任意の適切な方式で形成され得る。しかし、好ましいアプローチにおいて、凹部はレーザーアブレーションによって形成される。レーザーアブレーションの利点の幾つかは、（１）プラスチックが非常に容易にアブレーションされるため凹部が比較的容易に形成され得ること、（２）レーザーアブレーション装置が比較的低コストのキャピタル装置であること、（３）凹部がインジェクションモールディングプロセスの一部として形成される場合に必要とされるような特別なモールドが必要とされないこと、（４）凹部が従来のエッチング手法により形成される場合に必要とされるような特別なエッチング装置又はケミカルが必要とされないこと、及び（５）所望な場合、他の印又は特徴（例えば、基準など）が、凹部と並列にキャリア上に容易につくられ得ることである。
凹部３０７の実際のサイズは、凹部３０７が受けるダイに対して変化してもよい。幾つかの実施例において、凹部は、それらが受けるダイのフットプリントよりわずかに大きいフットプリントを有する。比較的最小許容差があっても、従来のピックアンドプレース装置は、ダイをそれらの関連する凹部に容易に配置することができ、凹部は、後続の処理のためダイの位置を定めるための処理および封止の間、ダイの動きを適切に抑制する。他の実施例において、凹部はダイより著しく大きい可能性があり、キャリアを単に傾けて振動又は揺動させて、ダイがそれらの関連する凹部の基準角に自然に落ちるようにすることにより、ダイはそれらのそれぞれの凹部内に適切に配置され得る。配置され及び封止されると、封止材層１３２はダイを適所に保持する。このアプローチの潜在的な利点の一つは、それにより、より精密でないピックアンドプレース装置の利用が可能となる点である。更に他の実施例において、比較的従順な材料がキャリア３０５に用いられるとき、ダイが適所に積極的に押し入れられるように、ダイは凹部３０７よりわずかに大きくされ得る。このアプローチにより、ダイはキャリア自体によって適所に一層しっかりと保持される。
ダイ１２１が凹部３０７に配置された後、第１の実施例に関して上述したように及び図３Ｄに図示するようにダイがプラスチック封止材材料１３２で封止され得る。前述のように、ダイとそれらの関連する凹部との間にギャップがあるとき、封止材材料１３２の一部が、ダイ１２１の周り（即ち、その側部）の凹部３０７における如何なるボイドをも充填する。キュア又は硬化されると、封止材材料（これは例えばエポキシタイプの材料であり得る）はダイを適所に固定する。半導体パッケージングにおいて用いられる封止材材料に精通する者であれば、多くの封止が充填材材料を包含することが理解されよう。凹部３０７におけるギャップ及びボイドは非常に狭い可能性があり、典型的に、ボイドを封止材で充填することが望ましいため、より小さな直径の充填材を備えた又は充填材を全く備えない封止材を用いることが望ましい場合がある。
封止材層１３２が堆積された後、封止されたキャリア構造３３０が前述の実施例に類似する方式で処理され得、図３Ｅに図示するようなシンギュレーションされた集積回路パッケージ３６０となる。
図１Ａ〜図３Ｅに示す実施例において、ダイは完全に封止され、ダイ上のコンタクトの少なくとも幾つかが、再分配層１３６を介して再分配される。しかし、幾つかの実施例において、コンタクトの再分配を提供する必要はない。そのような実施例では、パッケージングプロセスは更に簡略化され得る。例として、幾つかの実施例において、ボンドパッド又は露出されたスタッドバンプのいずれかの直接上にはんだバンプが形成され得る。図４Ａ〜図４Ｄを参照して、完全に封止されるマイクロ表面実装デバイスを形成するためのこのようなプロセスの１つを次に説明する。この実施例において形成されるパッケージは、それらの下にあるダイに関連して再配分されないはんだバンプ４３８を含む。
まず、任意の適切なダイ取り付け手法を用いて図４Ａに図示するように、プラスチックキャリア４０５上に複数のはんだバンプされたダイ４２１が搭載される。図４Ｂに図示するようにダイ４２１の上にコンタクト封止層４５１が付けられる。上記の実施例にあるように、コンタクト封止層４５１は、スクリーン印刷、スピンオンコーティング、モールディングなどを含む任意の適切な手法を用いて付けられ得る。その後、コンタクト封止されたキャリア構造４５３上のはんだバンプ４３８は、適宜レーザーを用いて又は任意の他の適切な手法によりデフラッシュされ得る。
コンタクト封止材４５１が付けられた後、図４Ｃに示すようにキャリア構造はハーフダイスされ得る。ここでも、シンギュレーション溝４５６は、それらがキャリア４０５内に延びるようにダイ４２１より下に延びるように切り込まれることが好ましい。溝４５６が切り込まれた後、図４Ｄに図示するように結果のパッケージの薄化及びシンギュレーションの両方のため、キャリア４０５の裏面がバックグライディング又は他の適切な手法により薄化され得る。例示される環境において、キャリア４０５のバックグラインドは、キャリア４０５を実質的に薄化するがキャリア４０５をなくすことはない。従って、結果のパッケージ４６０におけるダイ４２１は完全に封止される。つまり、それらは、キャリア４０５の残りの部分とコンタクト封止材材料４５１との組み合わせにより完全に囲まれる。
図４Ａ〜図４Ｄに示す実施例において、ダイ４２１はキャリア４０５の平坦な表面上に搭載される。しかし、代替の実施例において、キャリアは、図５Ａに示すようにダイキャビティを含み得、これは、図３Ａ〜図３Ｅにおいて用いられるキャリアに類似する。この実施例において、図５Ｂに示すようにキャリア５０５に形成されるダイキャビティ５０６内にダイ５２１が置かれる。ここでも、ダイキャビティ５０６は、例えばレーザーアブレーションなど、任意の適切なメカニズムを用いて形成され得る。図５Ｃに図示するようにダイ５２１の上にコンタクト封止層５５１が付けられる。上記の実施例にあるように、コンタクト封止層５５１は、スクリーン印刷、スピンオンコーティング、モールディングなどを含む任意の適切な手法を用いて付けられ得る。その後、コンタクト封止されたキャリア構造５５３上のはんだバンプ５３８は、適宜レーザーを用いて又は任意の他の適切な手法によりデフラッシュされ得る。その後、図５Ｄに示すようにキャリア構造はハーフダイスされ得、図５Ｅに図示するように結果のパッケージの薄化及びシンギュレーションの両方のため、キャリア５０５の裏面はバックグライディング又は他の適切な手法により薄化され得る。
本発明の幾つかの実施例のみが詳細に説明されたが、本発明は、本発明の特許請求の範囲を逸脱することなく、多くの他の形式において実装され得ることを理解されたい。幾つかの非常に低コストの構成要素及び工程（例えばプラスチックキャリア、スクリーン印刷、ボンディングワイヤ相互接続、グラインディング、レーザーアブレーションなどの利用）が、μＳＭＤパッケージを形成するための非常に低コストアプローチを提供するために協働する。説明した組み合わせは非常にうまく機能するが、幾つかの場合において、１つ又は複数の説明した工程に対する他の既知のプロセスを代替するために一層適切とし得る及び／又はコスト効率のよい、利用可能な特定の装置を施設が有する可能性があることを理解されたい。そのため、説明したプロセスは、このような利用可能な資源を用いるように改変され得ると考えられる。従って、説明される実施例は、限定的ではなく例示的なものと考えるべきであり、本発明は本明細書に記載した詳細に限定されるべきではなく、添付の特許請求の範囲及びその等価物の範囲内で変更され得る。

Claims (12)

  1. 集積回路をパッケージする方法であって、
    プラスチックキャリア上に複数のダイを搭載することであって、前記ダイの各々が、それに固定されるワイヤボンドされたコンタクトスタッドを有する複数のＩ／Ｏパッドを含む、前記搭載することと、
    封止材キャリア構造を形成するために前記ダイを封止材材料で覆うことであって、前記封止材材料がスクリーン印刷とステンシル印刷との一方により付けられる、前記覆うことと、
    前記コンタクトスタッドの露出された部分が、滑らかで、前記封止材の第１の表面と実質的に同一平面にあるように、前記封止材の前記第１の表面と前記コンタクトスタッドとをグラインドすることと、
    前記封止材キャリア構造の上に導電性再分配構造を形成することであって、前記コンタクトスタッドの少なくとも幾つかが前記導電性再分配構造と電気的に通信しており、前記導電性再分配構造が複数のはんだパッドを含み、前記はんだパッドの各々が関連するコンタクトスタッドに電気的に接続され、前記はんだパッドの少なくとも幾つかが、それらの関連するコンタクトスタッドの中心に対してオフセットされる中心を有する、前記形成することと、
    前記はんだパッド上にはんだバンプをつくることと、
    前記はんだバンプの少なくとも一部を埋め込み、前記再分配構造を覆う第２の封止層を前記封止材キャリア構造の上に付けることと、
    を含む、方法。
  2. 請求項１に記載の方法であって、
    前記第２の封止材層の露出された頂部表面から前記キャリアへ延びるシンギュレーション溝を切り込むことと、
    前記シンギュレーション溝の形成後に、前記キャリアを薄化するように、しかし前記キャリアを完全には犠牲にしないように前記キャリアの裏面をグラインドすることであって、それにより、その裏面グラインドの後に、前記ダイのいかなる部分も周囲光に露出されないように前記キャリアと前記封止材材料との関連する部分により各ダイが囲まれる、前記グラインドすることと、
    を更に含み、
    前記キャリアの裏面のグラインドが、前記シンギュレーション溝を露出させるために充分な前記キャリアを犠牲にし、それにより、複数の個別のパッケージを形成するために前記封止材キャリア構造のシンギュレーションを達成する、方法。
  3. 請求項１に記載の方法であって、
    前記第２の封止材が付けられた後に、はんだバンプの一部をレーザーデフラッシュすることを更に含む、方法。
  4. 請求項１に記載の方法であって、
    前記キャリアがトランスファモールディングにより形成される、方法。
  5. 請求項１に記載の方法であって、
    前記第２の封止材層がスクリーン印刷により付けられる、方法。
  6. 集積回路をパッケージする方法であって、
    プラスチックキャリア上に複数のダイを搭載することであって、前記ダイの各々が、それに固定されるワイヤボンディングされたコンタクトスタッドを有する複数のＩ／Ｏパッドを含む、前記搭載することと、
    封止材キャリア構造を形成するために前記ダイと前記コンタクトスタッドの少なくとも一部とを封止材材料で覆うことと、
    前記コンタクトスタッドの露出された部分が、滑らかで、実質的に前記封止材と同一平面上となるように、前記封止材の第１の表面と前記コンタクトスタッドとをグラインドすることと、
    前記封止材キャリア構造の上に導電性再分配構造を形成することであって、前記コンタクトスタッドの少なくとも幾つかが前記導電性再分配構造と電気的に通信しており、前記導電性再分配構造が複数のはんだパッドを含み、前記はんだパッドの各々が関連するコンタクトスタッドに電気的に接続され、前記はんだパッドの少なくとも幾つかが、それらの関連するコンタクトスタッドの中心に対してオフセットされる中心を有する、前記形成することと、
    前記はんだパッド上にはんだバンプをつくることと、
    を含む、方法。
  7. 請求項６に記載の方法であって、
    はんだバンプの少なくとも一部を埋め込み、前記再分配構造を覆う第２の封止材を前記封止材キャリア構造の上に付けることを更に含む、方法。
  8. 請求項７に記載の方法であって、
    前記第２の封止材を付けた後に、前記キャリアを薄化するように、しかし前記キャリアを完全には犠牲にしないように前記キャリアの裏面をグラインドすることであって、それにより、その裏面グラインドの後に、前記ダイのどの部分も周囲光に露出されないように各ダイが前記キャリアと前記封止材材料との関連する部分により囲まれる、前記グラインドすることを更に含む、方法。
  9. 請求項８に記載の方法であって、
    前記封止材キャリア構造の頂部表面から前記キャリアへ延びるシンギュレーション溝を切り込むことを更に含み、
    前記シンギュレーション溝が、前記第２の封止材を付けた後で、前記キャリアの前記裏面のグラインド前に切り込まれ、
    前記キャリアの前記裏面のグラインドが、前記シンギュレーション溝を露出させるために充分な前記キャリアを犠牲にし、それにより、複数の個別のパッケージを形成するために前記封止材キャリア構造のシンギュレーションを達成する、方法。
  10. 請求項６に記載の方法であって、
    前記キャリアを薄化するように、しかし前記キャリアを完全には犠牲にしないように前記キャリアの裏面をグラインドすることであって、それにより、その裏面グラインドの後に、前記ダイのいかなる部分も周囲光に露出されないように前記キャリアと前記封止材材料との関連する部分により各ダイが囲まれる、前記グラインドすることを更に含む、方法。
  11. 請求項１０に記載の方法であって、
    前記キャリアの前記裏面のグラインドの前に、前記封止材キャリア構造の頂部表面から前記キャリアへ延びるシンギュレーション溝を切り込むことを更に含み、
    前記キャリアの前記裏面のグラインドが、前記シンギュレーション溝を露出させるために充分な前記キャリアを犠牲にし、それにより、複数の個別のパッケージを形成するために前記封止材キャリア構造のシンギュレーションを達成する、方法。
  12. 請求項６に記載の方法であって、
    前記キャリアがプラスチックから形成される、方法。
JP2014543559A 2011-11-22 2012-11-21 マイクロ表面実装デバイスパッケージング Active JP6576038B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/303,053 2011-11-22
US13/303,053 US8450151B1 (en) 2011-11-22 2011-11-22 Micro surface mount device packaging
PCT/US2012/066272 WO2013078323A1 (en) 2011-11-22 2012-11-21 Micro surface mount device packaging

Publications (3)

Publication Number Publication Date
JP2015504608A JP2015504608A (ja) 2015-02-12
JP2015504608A5 JP2015504608A5 (ja) 2016-01-14
JP6576038B2 true JP6576038B2 (ja) 2019-09-18

Family

ID=48426012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014543559A Active JP6576038B2 (ja) 2011-11-22 2012-11-21 マイクロ表面実装デバイスパッケージング

Country Status (4)

Country Link
US (1) US8450151B1 (ja)
JP (1) JP6576038B2 (ja)
CN (1) CN103918074B (ja)
WO (1) WO2013078323A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
KR101970291B1 (ko) * 2012-08-03 2019-04-18 삼성전자주식회사 반도체 패키지의 제조 방법
US9269675B2 (en) * 2013-10-18 2016-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9390993B2 (en) * 2014-08-15 2016-07-12 Broadcom Corporation Semiconductor border protection sealant
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9721799B2 (en) * 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
CN106601628A (zh) * 2016-12-30 2017-04-26 通富微电子股份有限公司 一种芯片的封装方法及芯片封装结构
WO2018135708A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135706A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135705A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135707A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지 제조용 트레이
KR101901989B1 (ko) 2017-01-17 2018-09-27 주식회사 네패스 반도체 패키지의 제조 방법
EP3389085B1 (en) * 2017-04-12 2019-11-06 Nxp B.V. Method of making a plurality of packaged semiconductor devices
US11488931B2 (en) 2018-02-23 2022-11-01 Chengdu Eswin Sip Technology Co., Ltd. Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same
WO2020170002A1 (en) * 2019-02-23 2020-08-27 Chengdu Eswin Sip Technology Co., Ltd. Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same
US10541220B1 (en) 2018-08-02 2020-01-21 Texas Instruments Incorporated Printed repassivation for wafer chip scale packaging
US11183460B2 (en) 2018-09-17 2021-11-23 Texas Instruments Incorporated Embedded die packaging with integrated ceramic substrate
US10650957B1 (en) 2018-10-31 2020-05-12 Texas Instruments Incorporated Additive deposition low temperature curable magnetic interconnecting layer for power components integration
US11031332B2 (en) 2019-01-31 2021-06-08 Texas Instruments Incorporated Package panel processing with integrated ceramic isolation
US10879155B2 (en) 2019-05-09 2020-12-29 Texas Instruments Incorporated Electronic device with double-sided cooling
KR102635853B1 (ko) * 2020-04-29 2024-02-13 주식회사 네패스라웨 반도체 패키지 및 이의 제조방법
CN113064333A (zh) * 2021-03-19 2021-07-02 北京智创芯源科技有限公司 一种微小晶片的光刻方法、晶片载片及光刻工装

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738568B2 (ja) * 1989-09-06 1998-04-08 新光電気工業株式会社 半導体チップモジュール
US5384691A (en) 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US6054772A (en) 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
JP2003298005A (ja) * 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2003297977A (ja) * 2002-03-28 2003-10-17 Sanyu Rec Co Ltd 電子部品の製造方法
US6803303B1 (en) * 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
US6936929B1 (en) 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
JP2006339354A (ja) * 2005-06-01 2006-12-14 Tdk Corp 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法
US8030138B1 (en) 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
JP2008300560A (ja) * 2007-05-30 2008-12-11 Sony Corp 半導体装置及びその製造方法
US8018050B2 (en) 2007-11-01 2011-09-13 National Semiconductor Corporation Integrated circuit package with integrated heat sink
US7749809B2 (en) 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US20090212428A1 (en) * 2008-02-22 2009-08-27 Advanced Chip Engineering Technology Inc. Re-distribution conductive line structure and the method of forming the same
JP5075890B2 (ja) 2008-09-03 2012-11-21 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
CN101924039B (zh) * 2009-06-15 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Also Published As

Publication number Publication date
CN103918074A (zh) 2014-07-09
WO2013078323A1 (en) 2013-05-30
US20130127043A1 (en) 2013-05-23
JP2015504608A (ja) 2015-02-12
CN103918074B (zh) 2017-06-09
US8450151B1 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
JP6576038B2 (ja) マイクロ表面実装デバイスパッケージング
TWI832448B (zh) 半導體裝置及其製造方法
TWI694548B (zh) 半導體裝置之製造方法
US8669140B1 (en) Method of forming stacked die package using redistributed chip packaging
CN103325690B (zh) 半导体封装及其形成方法
TWI512848B (zh) 封裝結構性元件
TWI549242B (zh) 多晶片封裝體
US20130127044A1 (en) Micro surface mount device packaging
CN107464789B (zh) 半导体装置
US8552540B2 (en) Wafer level package with thermal pad for higher power dissipation
US20100148357A1 (en) Method of packaging integrated circuit dies with thermal dissipation capability
US20060292752A1 (en) Method for fabricating board on chip (BOC) semiconductor package with circuit side polymer layer
US11380653B2 (en) Die stack structure and manufacturing method thereof
US9202753B2 (en) Semiconductor devices and methods of producing these
JP2009529804A (ja) 半導体デバイスのパッケージング
WO2008005161A2 (en) Semiconductor assemblies and manufacturing methods thereof
KR101532816B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
US11721654B2 (en) Ultra-thin multichip power devices
CN110867414B (zh) 保形虚设管芯
CN106129031B (zh) 芯片封装结构及其封装方法
US10163693B1 (en) Methods for processing semiconductor dice and fabricating assemblies incorporating same
US20170178993A1 (en) Electronic component and methods of manufacturing the same
JP5115295B2 (ja) 半導体装置およびその製造方法
KR102635853B1 (ko) 반도체 패키지 및 이의 제조방법
TW201839942A (zh) 半導體封裝

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180322

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180322

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180330

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190820

R150 Certificate of patent or registration of utility model

Ref document number: 6576038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250