JP2015504608A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015504608A5 JP2015504608A5 JP2014543559A JP2014543559A JP2015504608A5 JP 2015504608 A5 JP2015504608 A5 JP 2015504608A5 JP 2014543559 A JP2014543559 A JP 2014543559A JP 2014543559 A JP2014543559 A JP 2014543559A JP 2015504608 A5 JP2015504608 A5 JP 2015504608A5
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- encapsulant
- die
- contact
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000969 carrier Substances 0.000 claims 38
- 229910000679 solder Inorganic materials 0.000 claims 18
- 239000008393 encapsulating agent Substances 0.000 claims 15
- 239000003566 sealing material Substances 0.000 claims 10
- 239000000565 sealant Substances 0.000 claims 6
- 239000000463 material Substances 0.000 claims 3
- 238000004806 packaging method and process Methods 0.000 claims 2
- 238000007650 screen-printing Methods 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000005755 formation reaction Methods 0.000 claims 1
- 238000007639 printing Methods 0.000 claims 1
- 238000001721 transfer moulding Methods 0.000 claims 1
Claims (13)
- 集積回路をパッケージする方法であって、
プラスチックキャリア上に複数のダイを搭載することであって、前記ダイの各々が、それに固定されるワイヤボンドされたコンタクトスタッドを有する複数のI/Oパッドを含む、前記搭載することと、
封止材キャリア構造を形成するために前記ダイを封止材材料で覆うことであって、前記封止材材料がスクリーン印刷とステンシル印刷との一方により付けられる、前記覆うことと、
前記コンタクトスタッドの露出された部分が、滑らかで、前記封止材の第1の表面と実質的に同一平面にあるように、前記封止材の前記第1の表面と前記コンタクトスタッドとをグラインドすることと、
前記封止材キャリア構造の上に導電性再分配構造を形成することであって、前記コンタクトスタッドの少なくとも幾つかが前記導電性再分配構造と電気的に通信しており、前記導電性再分配構造が複数のはんだパッドを含み、前記はんだパッドの各々が関連するコンタクトスタッドに電気的に接続され、前記はんだパッドの少なくとも幾つかが、それらの関連するコンタクトスタッドの中心に対してオフセットされる中心を有する、前記形成することと、
前記はんだパッド上にはんだバンプをつくることと、
前記コンタクトバンプの少なくとも一部を埋め込み、前記再分配構造を覆う第2の封止層を前記封止材キャリア構造の上に付けることと、
を含む、方法。 - 請求項1に記載の方法であって、
前記第2の封止材層の露出された頂部表面から前記キャリアへ延びるシンギュレーション溝を切り込むことと、
前記シンギュレーション溝の形成後に、前記キャリアを薄化するように、しかし前記キャリアを完全には犠牲にしないように前記キャリアの裏面をグラインドすることであって、それにより、その裏面グラインドの後に、前記ダイのいかなる部分も周囲光に露出されないように前記キャリアと前記封止材材料との関連する部分により各ダイが囲まれる、前記グラインドすることと、
を更に含み、
前記キャリアの裏面のグラインドが、前記シンギュレーション溝を露出させるために充分な前記キャリアを犠牲にし、それにより、複数の個別のパッケージを形成するために前記封止材キャリア構造のシンギュレーションを達成する、方法。 - 請求項1に記載の方法であって、
前記第2の封止材が付けられた後に、はんだバンプの一部をレーザーデフラッシュすることを更に含む、方法。 - 請求項1に記載の方法であって、
前記キャリアがトランスファモールディングにより形成される、方法。 - 請求項1に記載の方法であって、
前記第2の封止材層がスクリーン印刷により付けられる、方法。 - 集積回路をパッケージングする方法であって、
キャリア上に複数のダイを搭載することであって、前記ダイの各々が、それに固定されるワイヤボンディングされたコンタクトスタッドを有する複数のI/Oパッドを含む、前記搭載することと、
封止材キャリア構造を形成するために前記ダイと前記コンタクトスタッドの少なくとも一部とを封止材材料で覆うことと、
前記コンタクトスタッドの露出された部分が、滑らかで、実質的に前記封止材と同一平面上となるように、前記封止材の第1の表面と前記コンタクトスタッドとをグラインドすることと、
前記封止材キャリア構造の上に導電性再分配構造を形成することであって、前記コンタクトスタッドの少なくとも幾つかが前記導電性再分配構造と電気的に通信しており、前記導電性再分配構造が複数のはんだパッドを含み、前記はんだパッドの各々が関連するコンタクトスタッドに電気的に接続され、前記はんだパッドの少なくとも幾つかが、それらの関連するコンタクトスタッドの中心に対してオフセットされる中心を有する、前記形成することと、
前記はんだパッド上にはんだバンプをつくることと、
を含む、方法。 - 請求項6に記載の方法であって、
はんだバンプの少なくとも一部を埋め込み、前記再分配構造を覆う第2の封止材を前記封止材キャリア構造の上に付けることを更に含む、方法。 - 請求項7に記載の方法であって、
前記第2の封止材を付けた後に、前記キャリアを薄化するように、しかし前記キャリアを完全には犠牲にしないように前記キャリアの裏面をグラインドすることであって、それにより、その裏面グラインドの後に、前記ダイのどの部分も周囲光に露出されないように各ダイが前記キャリアと前記封止材材料との関連する部分により囲まれる、前記グラインドすることを更に含む、方法。 - 請求項8に記載の方法であって、
前記封止材キャリア構造の頂部表面から前記キャリアへ延びるシンギュレーション溝を切り込むことを更に含み、
前記シンギュレーション溝が、前記第2の封止材を付けた後で、前記キャリアの前記裏面のグラインド前に切り込まれ、
前記キャリアの前記裏面のグラインドが、前記シンギュレーション溝を露出させるために充分な前記キャリアを犠牲にし、それにより、複数の個別のパッケージを形成するために前記封止材キャリア構造のシンギュレーションを達成する、方法。 - 請求項6に記載の方法であって、
前記キャリアを薄化するように、しかし前記キャリアを完全には犠牲にしないように前記キャリアの裏面をグラインドすることであって、それにより、その裏面グラインドの後に、前記ダイのいかなる部分も周囲光に露出されないように前記キャリアと前記封止材材料との関連する部分により各ダイが囲まれる、前記グラインドすることを更に含む、方法。 - 請求項10に記載の方法であって、
前記キャリアの前記裏面のグラインドの前に、前記封止材キャリア構造の頂部表面から前記キャリアへ延びるシンギュレーション溝を切り込むことを更に含み、
前記キャリアの前記裏面のグラインドが、前記シンギュレーション溝を露出させるために充分な前記キャリアを犠牲にし、それにより、複数の個別のパッケージを形成するために前記封止材キャリア構造のシンギュレーションを達成する、方法。 - 請求項6に記載の方法であって、
前記キャリアがプラスチックから形成される、方法。 - マイクロ表面実装集積回路パッケージであって、
プラスチックベースと、
前記プラスチックベース上に搭載され、その上に複数のボンドパッドを有するダイと、
各々関連するボンドパッドに取り付けられる複数のワイヤボンディングされたスタッドバンプと、
前記ダイを覆い、前記ダイのどの部分も周囲光に露出されないように前記ダイを入れるために前記プラスチックベースと協働するプラスチック封止材材料であって、前記スタッドバンプの頂部表面が、滑らかで、前記プラスチック封止材材料の頂部表面と実質的に平行である、前記プラスチック封止材材料と、
前記プラスチック封止材材料の上に形成される導電性再分配層であって、前記再分配層が複数のはんだパッドを含み、前記再分配層が、関連するスタッドバンプを関連するはんだパッドに電気的に接続するトレースを含み、前記はんだパッドの少なくとも幾つかが、それらの関連するスタッドバンプに対して横方向にオフセットされる、前記導電性再分配層と、
各々関連するはんだパッドに電気的に接続される複数のはんだコンタクトと、
前記導電性再分配層を覆うコンタクト封止材層であって、前記はんだコンタクトが少なくとも部分的に前記コンタクト封止材層に埋め込まれる、前記コンタクト封止材層と、
を含む、マイクロ表面実装集積回路パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/303,053 US8450151B1 (en) | 2011-11-22 | 2011-11-22 | Micro surface mount device packaging |
US13/303,053 | 2011-11-22 | ||
PCT/US2012/066272 WO2013078323A1 (en) | 2011-11-22 | 2012-11-21 | Micro surface mount device packaging |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015504608A JP2015504608A (ja) | 2015-02-12 |
JP2015504608A5 true JP2015504608A5 (ja) | 2016-01-14 |
JP6576038B2 JP6576038B2 (ja) | 2019-09-18 |
Family
ID=48426012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014543559A Active JP6576038B2 (ja) | 2011-11-22 | 2012-11-21 | マイクロ表面実装デバイスパッケージング |
Country Status (4)
Country | Link |
---|---|
US (1) | US8450151B1 (ja) |
JP (1) | JP6576038B2 (ja) |
CN (1) | CN103918074B (ja) |
WO (1) | WO2013078323A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8963336B2 (en) | 2012-08-03 | 2015-02-24 | Samsung Electronics Co., Ltd. | Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same |
KR101970291B1 (ko) * | 2012-08-03 | 2019-04-18 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
US9269675B2 (en) * | 2013-10-18 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
US9390993B2 (en) * | 2014-08-15 | 2016-07-12 | Broadcom Corporation | Semiconductor border protection sealant |
US9721799B2 (en) * | 2014-11-07 | 2017-08-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof |
US10079156B2 (en) | 2014-11-07 | 2018-09-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor package including dielectric layers defining via holes extending to component pads |
CN106601628A (zh) * | 2016-12-30 | 2017-04-26 | 通富微电子股份有限公司 | 一种芯片的封装方法及芯片封装结构 |
WO2018135706A1 (ko) * | 2017-01-17 | 2018-07-26 | 주식회사 네패스 | 반도체 패키지의 제조 방법 |
WO2018135707A1 (ko) * | 2017-01-17 | 2018-07-26 | 주식회사 네패스 | 반도체 패키지 제조용 트레이 |
KR101901988B1 (ko) | 2017-01-17 | 2018-09-27 | 주식회사 네패스 | 반도체 패키지의 제조 방법 |
WO2018135705A1 (ko) * | 2017-01-17 | 2018-07-26 | 주식회사 네패스 | 반도체 패키지의 제조 방법 |
WO2018135708A1 (ko) * | 2017-01-17 | 2018-07-26 | 주식회사 네패스 | 반도체 패키지의 제조 방법 |
EP3389085B1 (en) * | 2017-04-12 | 2019-11-06 | Nxp B.V. | Method of making a plurality of packaged semiconductor devices |
US11488931B2 (en) | 2018-02-23 | 2022-11-01 | Chengdu Eswin Sip Technology Co., Ltd. | Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same |
WO2020170002A1 (en) * | 2019-02-23 | 2020-08-27 | Chengdu Eswin Sip Technology Co., Ltd. | Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same |
US10541220B1 (en) | 2018-08-02 | 2020-01-21 | Texas Instruments Incorporated | Printed repassivation for wafer chip scale packaging |
US11183460B2 (en) | 2018-09-17 | 2021-11-23 | Texas Instruments Incorporated | Embedded die packaging with integrated ceramic substrate |
US10650957B1 (en) | 2018-10-31 | 2020-05-12 | Texas Instruments Incorporated | Additive deposition low temperature curable magnetic interconnecting layer for power components integration |
US11031332B2 (en) | 2019-01-31 | 2021-06-08 | Texas Instruments Incorporated | Package panel processing with integrated ceramic isolation |
US10879155B2 (en) | 2019-05-09 | 2020-12-29 | Texas Instruments Incorporated | Electronic device with double-sided cooling |
KR102635853B1 (ko) * | 2020-04-29 | 2024-02-13 | 주식회사 네패스라웨 | 반도체 패키지 및 이의 제조방법 |
CN113064333A (zh) * | 2021-03-19 | 2021-07-02 | 北京智创芯源科技有限公司 | 一种微小晶片的光刻方法、晶片载片及光刻工装 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2738568B2 (ja) * | 1989-09-06 | 1998-04-08 | 新光電気工業株式会社 | 半導体チップモジュール |
US5384691A (en) | 1993-01-08 | 1995-01-24 | General Electric Company | High density interconnect multi-chip modules including embedded distributed power supply elements |
US6054772A (en) | 1998-04-29 | 2000-04-25 | National Semiconductor Corporation | Chip sized package |
JP4526651B2 (ja) * | 1999-08-12 | 2010-08-18 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
US6825108B2 (en) * | 2002-02-01 | 2004-11-30 | Broadcom Corporation | Ball grid array package fabrication with IC die support structures |
JP2003298005A (ja) * | 2002-02-04 | 2003-10-17 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US6908784B1 (en) | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
JP2003297977A (ja) * | 2002-03-28 | 2003-10-17 | Sanyu Rec Co Ltd | 電子部品の製造方法 |
US6803303B1 (en) * | 2002-07-11 | 2004-10-12 | Micron Technology, Inc. | Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts |
US6936929B1 (en) | 2003-03-17 | 2005-08-30 | National Semiconductor Corporation | Multichip packages with exposed dice |
JP2006339354A (ja) * | 2005-06-01 | 2006-12-14 | Tdk Corp | 半導体ic及びその製造方法、並びに、半導体ic内蔵モジュール及びその製造方法 |
US8030138B1 (en) | 2006-07-10 | 2011-10-04 | National Semiconductor Corporation | Methods and systems of packaging integrated circuits |
JP2008300560A (ja) * | 2007-05-30 | 2008-12-11 | Sony Corp | 半導体装置及びその製造方法 |
US8018050B2 (en) | 2007-11-01 | 2011-09-13 | National Semiconductor Corporation | Integrated circuit package with integrated heat sink |
US7749809B2 (en) | 2007-12-17 | 2010-07-06 | National Semiconductor Corporation | Methods and systems for packaging integrated circuits |
US20090212428A1 (en) * | 2008-02-22 | 2009-08-27 | Advanced Chip Engineering Technology Inc. | Re-distribution conductive line structure and the method of forming the same |
JP5075890B2 (ja) | 2008-09-03 | 2012-11-21 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
JP2010219489A (ja) * | 2009-02-20 | 2010-09-30 | Toshiba Corp | 半導体装置およびその製造方法 |
CN101924039B (zh) * | 2009-06-15 | 2016-05-18 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
-
2011
- 2011-11-22 US US13/303,053 patent/US8450151B1/en active Active
-
2012
- 2012-11-21 CN CN201280054601.XA patent/CN103918074B/zh active Active
- 2012-11-21 WO PCT/US2012/066272 patent/WO2013078323A1/en active Application Filing
- 2012-11-21 JP JP2014543559A patent/JP6576038B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015504608A5 (ja) | ||
US8426255B2 (en) | Chip package structure and method for manufacturing the same | |
US20160118349A1 (en) | Semiconductor package | |
US8492181B2 (en) | Embedded wafer level optical package structure and manufacturing method | |
US20090026594A1 (en) | Thin Plastic Leadless Package with Exposed Metal Die Paddle | |
US8236613B2 (en) | Wafer level chip scale package method using clip array | |
US9111878B2 (en) | Method for forming a semiconductor device assembly having a heat spreader | |
JP2016503240A5 (ja) | ||
US8368192B1 (en) | Multi-chip memory package with a small substrate | |
US11735435B2 (en) | Quad flat no lead package and method of making | |
KR101352233B1 (ko) | 반도체 패키지 및 그 제조방법 | |
TW201532233A (zh) | 用於四方平面無引腳封裝的導線架結構、四方平面無引腳封裝及形成導線架結構的方法 | |
KR101085185B1 (ko) | 회로 기판 구조, 패키징 구조 및 이들의 제조 방법 | |
TWI431728B (zh) | 具強化式基座之半導體封裝構造 | |
US20130093086A1 (en) | Semiconductor package and method of fabricating the same | |
CN104465551B (zh) | 机械压合方式实现电性和散热的封装结构及工艺方法 | |
TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
TW201705316A (zh) | 晶片封裝製程及晶片封裝體 | |
JP2014003292A5 (ja) | ||
KR101594492B1 (ko) | 반도체 패키지 구조물 및 그 제작 방법 | |
CN103400826A (zh) | 半导体封装及其制造方法 | |
MY156107A (en) | Large panel leadframe | |
MY164814A (en) | Leadframe area array packaging technology | |
TWM482842U (zh) | 四方形扁平無引腳封裝(qfn)之內封外露散熱裝置結構改良 | |
TW201309126A (zh) | 小基板記憶卡封裝構造 |